JPH0536703A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0536703A JPH0536703A JP3188631A JP18863191A JPH0536703A JP H0536703 A JPH0536703 A JP H0536703A JP 3188631 A JP3188631 A JP 3188631A JP 18863191 A JP18863191 A JP 18863191A JP H0536703 A JPH0536703 A JP H0536703A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- type
- concentration
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】高速動作に適した半導体素子を有する半導体装
置を提供すること。 【構成】ｐ形ベース領域２と、この領域を挾んでその両
側に設けられた高濃度ｎ形エミッタ領域１及びｎ形コレ
クタ領域３と、第１領域内の少なくとも一部に設けられ
た、導電に寄与するキャリアを発生しない深い準位の不
純物イオンを有するｐ形ベース領域２２とを有する半導
体装置。 【効果】接合に逆バイアスを印加した際に、深い準位の
不純物イオンを有するｐ形ベース領域２２がｐ形ベース
領域２に広がる空乏層の幅を抑圧し、ｐ形ベース領域２
の中性領域の消失を防止できるため、この領域の幅を縮
小でき高速化を図れる。
置を提供すること。 【構成】ｐ形ベース領域２と、この領域を挾んでその両
側に設けられた高濃度ｎ形エミッタ領域１及びｎ形コレ
クタ領域３と、第１領域内の少なくとも一部に設けられ
た、導電に寄与するキャリアを発生しない深い準位の不
純物イオンを有するｐ形ベース領域２２とを有する半導
体装置。 【効果】接合に逆バイアスを印加した際に、深い準位の
不純物イオンを有するｐ形ベース領域２２がｐ形ベース
領域２に広がる空乏層の幅を抑圧し、ｐ形ベース領域２
の中性領域の消失を防止できるため、この領域の幅を縮
小でき高速化を図れる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に高速動作に適した半導体素子を有する半導体装置に関
する。
に高速動作に適した半導体素子を有する半導体装置に関
する。
【０００２】
【従来の技術】従来のバイポーラトランジスタを有する
半導体装置は、フィジックス オブセミコンダクター
デバイセス 第２版 エス エム サイ著 ジョン ウ
ィリー アンド サン社 第１４６頁（Physics of Sem
iconductor Devices，2ndEdition，S．M．Sze，John Wi
ley & Sons，Inc．ｐ．146）に記載されている。このバ
イポーラトランジスタの構造を図２（ａ）に示す。すな
わち、このバイポーラトランジスタは、表面側から高濃
度ｎ形エミッタ領域１、ｐ形ベース領域２、ｎ形コレク
タ領域３、高濃度ｎ形コレクタ領域４を設けて、ｎｐｎ
トランジスタを構成する。またその不純物分布を図２
（ｂ）に示す。高濃度ｎ形エミッタ領域の不純物濃度
１′、ｐ形ベース領域の不純物濃度２′、ｎ形コレクタ
領域の不純物濃度３′、高濃度ｎ形コレクタ領域の不純
物濃度４′はそれぞれ図のような分布を持つ。
半導体装置は、フィジックス オブセミコンダクター
デバイセス 第２版 エス エム サイ著 ジョン ウ
ィリー アンド サン社 第１４６頁（Physics of Sem
iconductor Devices，2ndEdition，S．M．Sze，John Wi
ley & Sons，Inc．ｐ．146）に記載されている。このバ
イポーラトランジスタの構造を図２（ａ）に示す。すな
わち、このバイポーラトランジスタは、表面側から高濃
度ｎ形エミッタ領域１、ｐ形ベース領域２、ｎ形コレク
タ領域３、高濃度ｎ形コレクタ領域４を設けて、ｎｐｎ
トランジスタを構成する。またその不純物分布を図２
（ｂ）に示す。高濃度ｎ形エミッタ領域の不純物濃度
１′、ｐ形ベース領域の不純物濃度２′、ｎ形コレクタ
領域の不純物濃度３′、高濃度ｎ形コレクタ領域の不純
物濃度４′はそれぞれ図のような分布を持つ。
【０００３】
【発明が解決しようとする課題】上記従来技術では、ト
ランジスタの高速化を図るためにｐ形ベース領域２の幅
を縮小すると、コレクタ−ベース接合に逆バイアスを印
加した際にｐ形ベース中性領域が消失し、コレクタ−エ
ミッタ間が短絡するパンチスルー現象を生じ、このため
ｐ形ベース領域２の幅の縮小が困難で高速動作の妨げと
なるという問題があった。一般的にスケーリング則に従
うと、パンチスルーを防止するためには、ｐ形ベース領
域２の幅を１／ａに縮小した場合、ｐ形ベース領域２の
キャリア濃度をａ2倍にする必要がある。しかしなが
ら、高濃度ｎ形エミッタ領域１にこのスケーリング則が
適応できない。これは、高濃度ｎ形エミッタ領域１のキ
ャリア濃度がすでに上限値であり、高速化のためにｐ形
ベース領域２と同様に高濃度ｎ形エミッタ領域１を浅く
することによって、高濃度ｎ形エミッタ領域１の総キャ
リア数がむしろ減少傾向にあるためである。このため
に、単純にスケーリング則に従ってｐ形ベース領域２の
キャリア濃度を高くすると電流利得の低下を招くため、
ｐ形ベース領域２のキャリア濃度を高濃度化できず、そ
のためｐ形ベース領域２の幅の縮小が制限され高速化の
妨げとなっていた。
ランジスタの高速化を図るためにｐ形ベース領域２の幅
を縮小すると、コレクタ−ベース接合に逆バイアスを印
加した際にｐ形ベース中性領域が消失し、コレクタ−エ
ミッタ間が短絡するパンチスルー現象を生じ、このため
ｐ形ベース領域２の幅の縮小が困難で高速動作の妨げと
なるという問題があった。一般的にスケーリング則に従
うと、パンチスルーを防止するためには、ｐ形ベース領
域２の幅を１／ａに縮小した場合、ｐ形ベース領域２の
キャリア濃度をａ2倍にする必要がある。しかしなが
ら、高濃度ｎ形エミッタ領域１にこのスケーリング則が
適応できない。これは、高濃度ｎ形エミッタ領域１のキ
ャリア濃度がすでに上限値であり、高速化のためにｐ形
ベース領域２と同様に高濃度ｎ形エミッタ領域１を浅く
することによって、高濃度ｎ形エミッタ領域１の総キャ
リア数がむしろ減少傾向にあるためである。このため
に、単純にスケーリング則に従ってｐ形ベース領域２の
キャリア濃度を高くすると電流利得の低下を招くため、
ｐ形ベース領域２のキャリア濃度を高濃度化できず、そ
のためｐ形ベース領域２の幅の縮小が制限され高速化の
妨げとなっていた。
【０００４】本発明の目的は、高速動作に適した半導体
素子を有する半導体装置を提供することにある。
素子を有する半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的は、（１）第１
導電形の半導体層よりなる第１領域と、該第１領域を挾
んでその両側に設けられた第１導電形と反対導電形の第
２導電形の半導体層よりなる第２領域及び第３領域と、
該第１領域内の少なくとも一部に設けられた、導電に寄
与するキャリアを発生しない深い準位の不純物イオンを
有する第４領域とを有することを特徴とする半導体装
置、（２）上記１記載の半導体装置において、上記第４
領域の深い準位の不純物イオン濃度が上記第１領域のキ
ャリア濃度より高いことを特徴とする半導体装置、
（３）上記１又は２記載の半導体装置において、上記第
４領域は、上記第１領域内に複数設けられていることを
特徴とする半導体装置、（４）上記１、２又は３記載の
半導体装置において、上記第１領域をベース領域とし、
上記第２及び第３領域の一方をコレクタ領域、他方をエ
ミッタ領域としてバイポーラトランジスタを構成するこ
とを特徴とする半導体装置、（５）半導体基板上に、第
１導電形の半導体層よりなるベース領域と、第１導電形
と反対導電形の第２導電形のコレクタ領域及びエミッタ
領域とよりなるバイポーラトランジスタを有する半導体
装置において、上記ベース領域は、キャリアを発生する
ための不純物と導電に寄与するキャリアを発生しない深
い準位の不純物イオンとを有することを特徴とする半導
体装置、（６）上記５記載の半導体装置において、上記
深い準位の不純物イオン濃度が上記キャリアを発生する
ための不純物濃度より高いことを特徴とする半導体装
置、（７）上記５又は６記載の半導体装置において、上
記深い準位の不純物イオンは、上記ベース領域の一部分
に存在することを特徴とする半導体装置によって達成さ
れる。
導電形の半導体層よりなる第１領域と、該第１領域を挾
んでその両側に設けられた第１導電形と反対導電形の第
２導電形の半導体層よりなる第２領域及び第３領域と、
該第１領域内の少なくとも一部に設けられた、導電に寄
与するキャリアを発生しない深い準位の不純物イオンを
有する第４領域とを有することを特徴とする半導体装
置、（２）上記１記載の半導体装置において、上記第４
領域の深い準位の不純物イオン濃度が上記第１領域のキ
ャリア濃度より高いことを特徴とする半導体装置、
（３）上記１又は２記載の半導体装置において、上記第
４領域は、上記第１領域内に複数設けられていることを
特徴とする半導体装置、（４）上記１、２又は３記載の
半導体装置において、上記第１領域をベース領域とし、
上記第２及び第３領域の一方をコレクタ領域、他方をエ
ミッタ領域としてバイポーラトランジスタを構成するこ
とを特徴とする半導体装置、（５）半導体基板上に、第
１導電形の半導体層よりなるベース領域と、第１導電形
と反対導電形の第２導電形のコレクタ領域及びエミッタ
領域とよりなるバイポーラトランジスタを有する半導体
装置において、上記ベース領域は、キャリアを発生する
ための不純物と導電に寄与するキャリアを発生しない深
い準位の不純物イオンとを有することを特徴とする半導
体装置、（６）上記５記載の半導体装置において、上記
深い準位の不純物イオン濃度が上記キャリアを発生する
ための不純物濃度より高いことを特徴とする半導体装
置、（７）上記５又は６記載の半導体装置において、上
記深い準位の不純物イオンは、上記ベース領域の一部分
に存在することを特徴とする半導体装置によって達成さ
れる。
【０００６】
【作用】上記（１）項の記載の場合の本発明の作用を説
明する。深い準位の不純物イオンがある第４領域が、接
合に逆バイアスを印加した際に、第１領域に広がる空乏
層の幅を抑圧し、ｐ形ベース中性領域の消失を防止でき
るため、第１領域の幅を縮小できるため素子の高速化が
図れる。また、第４領域の深い準位の不純物イオンは導
電に寄与するキャリアを発生しないため、第１領域内の
キャリア数は増加せず、電流利得を維持できる。
明する。深い準位の不純物イオンがある第４領域が、接
合に逆バイアスを印加した際に、第１領域に広がる空乏
層の幅を抑圧し、ｐ形ベース中性領域の消失を防止でき
るため、第１領域の幅を縮小できるため素子の高速化が
図れる。また、第４領域の深い準位の不純物イオンは導
電に寄与するキャリアを発生しないため、第１領域内の
キャリア数は増加せず、電流利得を維持できる。
【０００７】
【実施例】以下に、本発明の実施例を図面を用いて詳細
に説明する。 実施例１ 図１（ａ）に本発明の実施例１の半導体装置の一次元構
造図を示す。この半導体装置はバイポーラトランジスタ
を有し、表面側から高濃度のｎ形エミッタ領域１、ｐ形
ベース領域２、活性化していない、すなわち導電に寄与
するキャリアを発生しない深い準位の不純物イオンを有
するｐ形ベース領域２２、ｎ形コレクタ領域３、高濃度
ｎ形コレクタ領域４を設けて、ｎｐｎトランジスタを実
現している。図１（ｂ）にこのバイポーラトランジスタ
の不純物分布図を示す。深い準位の不純物イオンを有す
るｐ形ベース領域の不純物濃度２２′はｐ形ベース領域
の不純物濃度２′より高く、ほぼ同じ位置に分布してい
る。
に説明する。 実施例１ 図１（ａ）に本発明の実施例１の半導体装置の一次元構
造図を示す。この半導体装置はバイポーラトランジスタ
を有し、表面側から高濃度のｎ形エミッタ領域１、ｐ形
ベース領域２、活性化していない、すなわち導電に寄与
するキャリアを発生しない深い準位の不純物イオンを有
するｐ形ベース領域２２、ｎ形コレクタ領域３、高濃度
ｎ形コレクタ領域４を設けて、ｎｐｎトランジスタを実
現している。図１（ｂ）にこのバイポーラトランジスタ
の不純物分布図を示す。深い準位の不純物イオンを有す
るｐ形ベース領域の不純物濃度２２′はｐ形ベース領域
の不純物濃度２′より高く、ほぼ同じ位置に分布してい
る。
【０００８】図１に示したトランジスタの製造方法を以
下に説明する。まずキャリア濃度が約１０19ｃｍ~3の高
濃度ｎ形コレクタ領域４をアンチモンガラスからの拡散
により形成し、次いでキャリア濃度が約５×１０15ｃｍ
~3のｎ形コレクタ領域３をエピタキシャル成長により形
成する。その後表面側からイオン打込み法によりボロン
を添加してキャリア濃度が１０18ｃｍ~3程度のｐ形ベー
ス領域２を形成する。ここで後の熱処理温度によって決
まる活性化不純物濃度の上限以上に不純物を添加して不
純物濃度が５×１０18ｃｍ~3程度の深い準位の不純物イ
オンを有するｐ形ベース領域２２が同時に形成できる。
次いで、ヒ素をイオン打込み法で添加してアニールし、
キャリア濃度が５×１０20ｃｍ~3程度の高濃度ｎ形エミ
ッタ領域１を形成し、図１に示したトランジスタを製造
する。
下に説明する。まずキャリア濃度が約１０19ｃｍ~3の高
濃度ｎ形コレクタ領域４をアンチモンガラスからの拡散
により形成し、次いでキャリア濃度が約５×１０15ｃｍ
~3のｎ形コレクタ領域３をエピタキシャル成長により形
成する。その後表面側からイオン打込み法によりボロン
を添加してキャリア濃度が１０18ｃｍ~3程度のｐ形ベー
ス領域２を形成する。ここで後の熱処理温度によって決
まる活性化不純物濃度の上限以上に不純物を添加して不
純物濃度が５×１０18ｃｍ~3程度の深い準位の不純物イ
オンを有するｐ形ベース領域２２が同時に形成できる。
次いで、ヒ素をイオン打込み法で添加してアニールし、
キャリア濃度が５×１０20ｃｍ~3程度の高濃度ｎ形エミ
ッタ領域１を形成し、図１に示したトランジスタを製造
する。
【０００９】図３に上記トランジスタのバイアス印加時
のバンド構造図を示す。本図を用いて本発明のトランジ
スタの動作原理を説明する。本図におけるバイアス印加
条件はトランジスタを正常動作させる場合のものであ
り、ベース−エミッタ間には順バイアスＶBEが印加さ
れ、ベース−コレクタ間には逆バイアスＶBCが印加され
ている。ベース−コレクタ間に印加された逆バイアスに
よってベース領域側に形成される空乏層の幅は、浅い準
位の不純物イオン２ｉの数及び深い準位の不純物イオン
２２ｉの数の和で決定される。
のバンド構造図を示す。本図を用いて本発明のトランジ
スタの動作原理を説明する。本図におけるバイアス印加
条件はトランジスタを正常動作させる場合のものであ
り、ベース−エミッタ間には順バイアスＶBEが印加さ
れ、ベース−コレクタ間には逆バイアスＶBCが印加され
ている。ベース−コレクタ間に印加された逆バイアスに
よってベース領域側に形成される空乏層の幅は、浅い準
位の不純物イオン２ｉの数及び深い準位の不純物イオン
２２ｉの数の和で決定される。
【００１０】一方、ベース中性領域において電気的動作
に寄与するキャリアは、浅い準位の不純物イオン２ｉに
よって価電子帯に誘起された正孔２ｈであり、深い準位
の不純物イオン２２ｉは価電子帯に正孔を誘起しない。
このため、ベース領域のキャリア数は浅い準位の不純物
イオン２ｉの数で与えられ、エミッタ領域のキャリア数
に応じて浅い準位の不純物イオン２ｉの数を設定し、コ
レクタ−エミッタ間のパンチスルーを防止するために深
い準位の不純物イオン２２ｉの数を設定すれば良い。こ
れによって、高速化のためにベース領域の幅を縮小して
も電流利得と耐圧の両立が可能となった。
に寄与するキャリアは、浅い準位の不純物イオン２ｉに
よって価電子帯に誘起された正孔２ｈであり、深い準位
の不純物イオン２２ｉは価電子帯に正孔を誘起しない。
このため、ベース領域のキャリア数は浅い準位の不純物
イオン２ｉの数で与えられ、エミッタ領域のキャリア数
に応じて浅い準位の不純物イオン２ｉの数を設定し、コ
レクタ−エミッタ間のパンチスルーを防止するために深
い準位の不純物イオン２２ｉの数を設定すれば良い。こ
れによって、高速化のためにベース領域の幅を縮小して
も電流利得と耐圧の両立が可能となった。
【００１１】実施例２
図４（ａ）、（ｂ）に本発明の実施例２の半導体装置の
一次元構造図と不純物分布図を示す。本実施例では、ｐ
形ベース領域２内に、導電に寄与するキャリアを発生し
ない深い準位の不純物イオンを有するｐ形ベース領域２
２を、ｐ形ベース領域２とｎ形コレクタ領域３の接合部
に設けている。コレクタ−エミッタ間のパンチスルーを
防止するためには、ベース−コレクタ間に印加された逆
バイアスによってベース領域側に形成される空乏層の幅
を抑圧すれば良く、本実施例でも実施例１同様の効果が
得られた。
一次元構造図と不純物分布図を示す。本実施例では、ｐ
形ベース領域２内に、導電に寄与するキャリアを発生し
ない深い準位の不純物イオンを有するｐ形ベース領域２
２を、ｐ形ベース領域２とｎ形コレクタ領域３の接合部
に設けている。コレクタ−エミッタ間のパンチスルーを
防止するためには、ベース−コレクタ間に印加された逆
バイアスによってベース領域側に形成される空乏層の幅
を抑圧すれば良く、本実施例でも実施例１同様の効果が
得られた。
【００１２】さらに、高濃度のｎ形エミッタ領域１とｐ
形ベース領域２の接合部には深い準位の不純物イオンを
有するｐ形ベース領域２２が無いため、エミッタ−ベー
ス接合での空乏層の幅は維持され、トンネル電流の発生
に伴う不要のベース電流の増大を防止でき、低電流領域
まで安定した電流利得を得ることができた。なお、深い
準位の不純物イオンを有するｐ形ベース領域２２は、イ
オン打ち込み法によってｐ形ベース領域２とｎ形コレク
タ領域３の接合部にイオンを添加して形成した。
形ベース領域２の接合部には深い準位の不純物イオンを
有するｐ形ベース領域２２が無いため、エミッタ−ベー
ス接合での空乏層の幅は維持され、トンネル電流の発生
に伴う不要のベース電流の増大を防止でき、低電流領域
まで安定した電流利得を得ることができた。なお、深い
準位の不純物イオンを有するｐ形ベース領域２２は、イ
オン打ち込み法によってｐ形ベース領域２とｎ形コレク
タ領域３の接合部にイオンを添加して形成した。
【００１３】実施例３
図５（ａ）、（ｂ）に本発明の実施例３の半導体装置の
一次元構造図と不純物分布図を示す。本実施例では、ｐ
形ベース領域２内に、導電に寄与するキャリアを発生し
ない深い準位の不純物イオンを有するｐ形ベース領域２
２を複数設けている。これによって、各ｐ形ベース領域
２２の深い準位の不純物イオン濃度を低減しても、ベー
ス−コレクタ間に印加された逆バイアスによってベース
領域側に形成される空乏層の幅を抑圧でき、コレクタ−
エミッタ間のパンチスルーを防止できる。すなわち、不
純物濃度が固溶度の限界を超える程度まで過度に深い準
位の不純物イオンを添加した場合、結晶欠陥が発生して
コレクタ−エミッタ間の短絡を生じる危険性があるが、
本実施例に示すように深い準位の不純物イオンを有する
ｐ形ベース領域２２を複数に分割することで、結晶欠陥
の発生を防止できる。なお、実施例２同様にエミッタ−
ベース接合近傍に深い準位の不純物イオンを有するｐ形
ベース領域２２を設けなければ、トンネル電流の発生に
伴う不要のベース電流の増大を防止でき、低電流領域ま
で安定した電流利得を得ることができる。 深い準位の
不純物イオンを有するｐ形ベース領域２２を複数個設け
る方法としては、加速エネルギーを変えたイオン打ち込
み法を用いた。なお、この領域は不純物濃度を制御した
エピタキシャル成長法を用いても形成できる。
一次元構造図と不純物分布図を示す。本実施例では、ｐ
形ベース領域２内に、導電に寄与するキャリアを発生し
ない深い準位の不純物イオンを有するｐ形ベース領域２
２を複数設けている。これによって、各ｐ形ベース領域
２２の深い準位の不純物イオン濃度を低減しても、ベー
ス−コレクタ間に印加された逆バイアスによってベース
領域側に形成される空乏層の幅を抑圧でき、コレクタ−
エミッタ間のパンチスルーを防止できる。すなわち、不
純物濃度が固溶度の限界を超える程度まで過度に深い準
位の不純物イオンを添加した場合、結晶欠陥が発生して
コレクタ−エミッタ間の短絡を生じる危険性があるが、
本実施例に示すように深い準位の不純物イオンを有する
ｐ形ベース領域２２を複数に分割することで、結晶欠陥
の発生を防止できる。なお、実施例２同様にエミッタ−
ベース接合近傍に深い準位の不純物イオンを有するｐ形
ベース領域２２を設けなければ、トンネル電流の発生に
伴う不要のベース電流の増大を防止でき、低電流領域ま
で安定した電流利得を得ることができる。 深い準位の
不純物イオンを有するｐ形ベース領域２２を複数個設け
る方法としては、加速エネルギーを変えたイオン打ち込
み法を用いた。なお、この領域は不純物濃度を制御した
エピタキシャル成長法を用いても形成できる。
【００１４】実施例４
図６に本発明の実施例４の半導体装置の断面図を示す。
本実施例では、低濃度の真性ｐ形ベース領域２内のベー
ス−コレクタ接合部近傍に、導電に寄与するキャリアを
発生しない深い準位の不純物イオンを有するｐ形ベース
領域２２を設けている。これによって、真性ｐ形ベース
領域２を薄層化でき、トランジスタの高速化を図ること
ができる。なお、本実施例では、高濃度の外部ベース領
域２５には深い準位の不純物イオンを有する領域を設け
ず、外部ベース−コレクタ接合でのアバランシェ降伏耐
圧の低下を防止し、また外部ベース−コレクタ接合容量
が増大しない構造をとっている。
本実施例では、低濃度の真性ｐ形ベース領域２内のベー
ス−コレクタ接合部近傍に、導電に寄与するキャリアを
発生しない深い準位の不純物イオンを有するｐ形ベース
領域２２を設けている。これによって、真性ｐ形ベース
領域２を薄層化でき、トランジスタの高速化を図ること
ができる。なお、本実施例では、高濃度の外部ベース領
域２５には深い準位の不純物イオンを有する領域を設け
ず、外部ベース−コレクタ接合でのアバランシェ降伏耐
圧の低下を防止し、また外部ベース−コレクタ接合容量
が増大しない構造をとっている。
【００１５】この半導体装置の製造方法について説明す
る。基板１００にヒ素イオンをイオン打込み法で添加
し、高濃度ｎ形コレクタ領域４を形成する。この場合所
望のパターンのマスクを用いて行う。イオン打込みの際
にマスクを用いることは以下も同様である。リンを含む
エピタキシャル層を成長させ、ｎ形コレクタ領域３を形
成する。窒化シリコン（図示せず）を堆積し、ホトレジ
ストのパターンを用いて開口し、酸化してこの部分にシ
リコン酸化膜２００を形成する。次に、リンイオンを１
０20ｃｍ~3含む高濃度ｎ形コレクタ引き出し層５０をイ
オン打込み法で形成し、ボロンを１０19ｃｍ~3含む高濃
度ｐ形ベース領域２５を形成し、さらにイオン打込みと
８００℃の熱処理により、ボロンを５×１０18ｃｍ~3含
む深い準位の不純物イオンを有するｐ形ベース領域２２
とボロンを１×１０18ｃｍ~3含むｐ形ベース領域２を形
成し、さらにヒ素を１０21ｃｍ~3含む高濃度ｎ形エミッ
タ領域１をイオン打込みにより形成する。以後通常通り
電極、絶縁膜等形成して半導体層装置とする。
る。基板１００にヒ素イオンをイオン打込み法で添加
し、高濃度ｎ形コレクタ領域４を形成する。この場合所
望のパターンのマスクを用いて行う。イオン打込みの際
にマスクを用いることは以下も同様である。リンを含む
エピタキシャル層を成長させ、ｎ形コレクタ領域３を形
成する。窒化シリコン（図示せず）を堆積し、ホトレジ
ストのパターンを用いて開口し、酸化してこの部分にシ
リコン酸化膜２００を形成する。次に、リンイオンを１
０20ｃｍ~3含む高濃度ｎ形コレクタ引き出し層５０をイ
オン打込み法で形成し、ボロンを１０19ｃｍ~3含む高濃
度ｐ形ベース領域２５を形成し、さらにイオン打込みと
８００℃の熱処理により、ボロンを５×１０18ｃｍ~3含
む深い準位の不純物イオンを有するｐ形ベース領域２２
とボロンを１×１０18ｃｍ~3含むｐ形ベース領域２を形
成し、さらにヒ素を１０21ｃｍ~3含む高濃度ｎ形エミッ
タ領域１をイオン打込みにより形成する。以後通常通り
電極、絶縁膜等形成して半導体層装置とする。
【００１６】実施例５
図７に本発明の実施例５の半導体装置の断面図を示す。
本実施例では、ベース領域を多結晶シリコン層２５０で
引き出しており、外部ベース領域を微細化して外部ベー
ス−コレクタ接合容量を低減している。また、深い準位
の不純物イオンを有するｐ形ベース領域２２は表面から
約０．１μｍの深さに設け、高濃度ｎ形エミッタ領域１
は多結晶シリコン層１１０からヒ素の８００℃の熱拡散
で形成した。なお、図において、２０１はシリコン酸化
膜、１００１、１００２、１００３は電極である。
本実施例では、ベース領域を多結晶シリコン層２５０で
引き出しており、外部ベース領域を微細化して外部ベー
ス−コレクタ接合容量を低減している。また、深い準位
の不純物イオンを有するｐ形ベース領域２２は表面から
約０．１μｍの深さに設け、高濃度ｎ形エミッタ領域１
は多結晶シリコン層１１０からヒ素の８００℃の熱拡散
で形成した。なお、図において、２０１はシリコン酸化
膜、１００１、１００２、１００３は電極である。
【００１７】トランジスタの高速化は接合容量の低減及
び遮断周波数の向上によって実現され、本実施例の如く
接合容量を低減した場合、導電に寄与するキャリアを発
生しない深い準位の不純物イオンを有するｐ形ベース領
域２２を設けたことにより可能となった真性ｐ形ベース
領域２の薄層化の高速化に対する寄与はより一層顕著に
なる。また、本実施例では、高濃度ｎ形エミッタ領域１
を浅く形成した構造をとっており、これによって深い準
位の不純物イオンを有するｐ形ベース領域２２の高速化
に対する寄与はより一層顕著になる。
び遮断周波数の向上によって実現され、本実施例の如く
接合容量を低減した場合、導電に寄与するキャリアを発
生しない深い準位の不純物イオンを有するｐ形ベース領
域２２を設けたことにより可能となった真性ｐ形ベース
領域２の薄層化の高速化に対する寄与はより一層顕著に
なる。また、本実施例では、高濃度ｎ形エミッタ領域１
を浅く形成した構造をとっており、これによって深い準
位の不純物イオンを有するｐ形ベース領域２２の高速化
に対する寄与はより一層顕著になる。
【００１８】実施例６
図８に本発明の実施例６の半導体装置の断面図を示す。
本実施例では、ベース領域を活性領域の側面に自己整合
的に設けた多結晶シリコン層２５０で引き出しており、
外部ベース領域を微細化して外部ベース−コレクタ接合
容量を低減している。また、素子間の分離のためにｐ形
の基板１００に達する絶縁体層３００を設けて、コレク
タ−基板間の接合容量を低減している。さらに、多結晶
シリコン層２５０の上面及び側面に金属（金属化合物で
もよい）２１０を設けて、ベース領域の引き出し部での
抵抗を低減している。この構造を用いることによって、
導電に寄与するキャリアを発生しない深い準位の不純物
イオンを有するｐ形ベース領域２２を設けたことにより
可能となった真性ｐ形ベース領域２の薄層化の高速化に
対する寄与はより一層顕著になる。
本実施例では、ベース領域を活性領域の側面に自己整合
的に設けた多結晶シリコン層２５０で引き出しており、
外部ベース領域を微細化して外部ベース−コレクタ接合
容量を低減している。また、素子間の分離のためにｐ形
の基板１００に達する絶縁体層３００を設けて、コレク
タ−基板間の接合容量を低減している。さらに、多結晶
シリコン層２５０の上面及び側面に金属（金属化合物で
もよい）２１０を設けて、ベース領域の引き出し部での
抵抗を低減している。この構造を用いることによって、
導電に寄与するキャリアを発生しない深い準位の不純物
イオンを有するｐ形ベース領域２２を設けたことにより
可能となった真性ｐ形ベース領域２の薄層化の高速化に
対する寄与はより一層顕著になる。
【００１９】実施例７
図９に本発明の実施例７の半導体装置の断面図を示す。
本実施例では、支持基板５００上に設けたシリコン酸化
物からなる絶縁性基板４００上に、ｎ形エミッタ領域
１、ｐ形ベース領域２、ｎ形コレクタ領域３、高濃度ｎ
形コレクタ領域４を設けて、寄生容量を低減し高速化を
図っている。この半導体装置は次のようにして製造し
た。絶縁性基板４００上にホトレジストのパターンを用
いて熱酸化によりシリコン酸化膜４０１を形成し、ヒ素
を１×１０19ｃｍ~3含む高濃度ｎ形コレクタ領域４をイ
オン打込みにより形成し、次に、深い準位の不純物イオ
ンを有するｐ形ベース領域２２をイオンビームを細く絞
ったイオン打込みにより２つ設け、さらにこの領域を含
むｐ形ベース領域２全体にイオン打込みしてこの領域を
形成した。それぞれの不純物濃度は実施例４と同じであ
る。次にヒ素のイオン打込みによりｎ形エミッタ領域１
を形成した。ベース幅は０．２μｍとした。
本実施例では、支持基板５００上に設けたシリコン酸化
物からなる絶縁性基板４００上に、ｎ形エミッタ領域
１、ｐ形ベース領域２、ｎ形コレクタ領域３、高濃度ｎ
形コレクタ領域４を設けて、寄生容量を低減し高速化を
図っている。この半導体装置は次のようにして製造し
た。絶縁性基板４００上にホトレジストのパターンを用
いて熱酸化によりシリコン酸化膜４０１を形成し、ヒ素
を１×１０19ｃｍ~3含む高濃度ｎ形コレクタ領域４をイ
オン打込みにより形成し、次に、深い準位の不純物イオ
ンを有するｐ形ベース領域２２をイオンビームを細く絞
ったイオン打込みにより２つ設け、さらにこの領域を含
むｐ形ベース領域２全体にイオン打込みしてこの領域を
形成した。それぞれの不純物濃度は実施例４と同じであ
る。次にヒ素のイオン打込みによりｎ形エミッタ領域１
を形成した。ベース幅は０．２μｍとした。
【００２０】本実施例では、導電に寄与するキャリアを
発生しない深い準位の不純物イオンを有するｐ形ベース
領域２２を２つ設けた例を示している。このトランジス
タ構造では、素子間の分離が容易で微細化が可能で、導
電に寄与するキャリアを発生しない深い準位の不純物イ
オンを有するｐ形ベース領域２２を設けて真性ｐ形ベー
ス領域２を薄層化し、高速化がより有効になった。
発生しない深い準位の不純物イオンを有するｐ形ベース
領域２２を２つ設けた例を示している。このトランジス
タ構造では、素子間の分離が容易で微細化が可能で、導
電に寄与するキャリアを発生しない深い準位の不純物イ
オンを有するｐ形ベース領域２２を設けて真性ｐ形ベー
ス領域２を薄層化し、高速化がより有効になった。
【００２１】以上の各実施例において、半導体としてＧ
ａＡｓ等の他の半導体を用いても本発明の半導体装置を
実現できる。また、各実施例でのｐ形、ｎ形の導電型を
逆に用いることができるのは勿論である。
ａＡｓ等の他の半導体を用いても本発明の半導体装置を
実現できる。また、各実施例でのｐ形、ｎ形の導電型を
逆に用いることができるのは勿論である。
【００２２】
【発明の効果】本発明によれば、高速動作に適した半導
体素子を有する半導体装置を提供できる。
体素子を有する半導体装置を提供できる。
【図１】本発明の実施例１の半導体装置の一次元構造図
と不純物分布図である。
と不純物分布図である。
【図２】従来の半導体装置の一次元構造図と不純物分布
図である。
図である。
【図３】本発明の実施例１の半導体装置のバイアス印加
時のバンド構造図である。
時のバンド構造図である。
【図４】本発明の実施例２の半導体装置の一次元構造図
と不純物分布図である。
と不純物分布図である。
【図５】本発明の実施例３の半導体装置の一次元構造図
と不純物分布図である。
と不純物分布図である。
【図６】本発明の実施例４の半導体装置の断面図であ
る。
る。
【図７】本発明の実施例５の半導体装置の断面図であ
る。
る。
【図８】本発明の実施例６の半導体装置の断面図であ
る。
る。
【図９】本発明の実施例７の半導体装置の断面図であ
る。
る。
１ 高濃度ｎ形エミッタ領域
１′、２′、３′、４′、２２′ 不純物濃度
２ ｐ形ベース領域
２ｉ 浅い準位の不純物イオン
２ｈ 価電子帯に誘起された正孔
３ ｎ形コレクタ領域
４ 高濃度ｎ形コレクタ領域
２２ 深い準位の不純物イオンを有するｐ形ベース領域
２２ｉ 深い準位の不純物イオン
２５ 高濃度ｐ形ベース領域
５０ 高濃度ｎ形コレクタ引出し層
１００ 基板
１１０、２５０ 多結晶シリコン層
２００、２０１、４０１ シリコン酸化膜
２１０ 金属
３００ 絶縁体層
４００ 絶縁性基板
５００ 支持基板
１００１、１００２、１００３ 電極
Claims (7)
- 【請求項１】第１導電形の半導体層よりなる第１領域
と、該第１領域を挾んでその両側に設けられた第１導電
形と反対導電形の第２導電形の半導体層よりなる第２領
域及び第３領域と、該第１領域内の少なくとも一部に設
けられた、導電に寄与するキャリアを発生しない深い準
位の不純物イオンを有する第４領域とを有することを特
徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、上記
第４領域の深い準位の不純物イオン濃度が上記第１領域
のキャリア濃度より高いことを特徴とする半導体装置。 - 【請求項３】請求項１又は２記載の半導体装置におい
て、上記第４領域は、上記第１領域内に複数設けられて
いることを特徴とする半導体装置。 - 【請求項４】請求項１、２又は３記載の半導体装置にお
いて、上記第１領域をベース領域とし、上記第２及び第
３領域の一方をコレクタ領域、他方をエミッタ領域とし
てバイポーラトランジスタを構成することを特徴とする
半導体装置。 - 【請求項５】半導体基板上に、第１導電形の半導体層よ
りなるベース領域と、第１導電形と反対導電形の第２導
電形のコレクタ領域及びエミッタ領域とよりなるバイポ
ーラトランジスタを有する半導体装置において、上記ベ
ース領域は、キャリアを発生するための不純物と導電に
寄与するキャリアを発生しない深い準位の不純物イオン
とを有することを特徴とする半導体装置。 - 【請求項６】請求項５記載の半導体装置において、上記
深い準位の不純物イオン濃度が上記キャリアを発生する
ための不純物濃度より高いことを特徴とする半導体装
置。 - 【請求項７】請求項５又は６記載の半導体装置におい
て、上記深い準位の不純物イオンは、上記ベース領域の
一部分に存在することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18863191A JP3146024B2 (ja) | 1991-07-29 | 1991-07-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18863191A JP3146024B2 (ja) | 1991-07-29 | 1991-07-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536703A true JPH0536703A (ja) | 1993-02-12 |
| JP3146024B2 JP3146024B2 (ja) | 2001-03-12 |
Family
ID=16227083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18863191A Expired - Fee Related JP3146024B2 (ja) | 1991-07-29 | 1991-07-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146024B2 (ja) |
-
1991
- 1991-07-29 JP JP18863191A patent/JP3146024B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3146024B2 (ja) | 2001-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100570910B1 (ko) | 인듐이 도핑된 베이스를 갖는 실리콘 게르마늄 헤테로구조 바이폴라 트랜지스터 | |
| US20130313571A1 (en) | Silicon carbide bipolar junction transistor comprising shielding regions and methods of manufacturing the same | |
| US4717677A (en) | Fabricating a semiconductor device with buried oxide | |
| GB2056166A (en) | Hot-electron or hot-hole transistor | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| US6876060B2 (en) | Complimentary bipolar transistor | |
| JP2004128343A (ja) | 半導体装置 | |
| JPS6119171A (ja) | 縦型ｎｐｎトランジスタ構造体 | |
| US5969402A (en) | Reduction of depletion spreading sideways utilizing slots | |
| JP2008235560A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3146024B2 (ja) | 半導体装置 | |
| US6893931B1 (en) | Reducing extrinsic base resistance in an NPN transistor | |
| US20240006477A1 (en) | SUPER-ß BIPOLAR JUNCTION TRANSISTOR AND MANUFACTURING METHOD THEREFOR | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| RU2507633C1 (ru) | Биполярный транзистор на основе гетероэпитаксиальных структур и способ его изготовления | |
| JPH0574800A (ja) | シリコンヘテロ接合バイポーラトランジスタ | |
| JP3068510B2 (ja) | 半導体装置 | |
| JPS6241427B2 (ja) | ||
| US10797132B2 (en) | Heterojunction bipolar transistor fabrication using resist mask edge effects | |
| JP2004128344A (ja) | 半導体装置 | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| JP2888652B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |