JPH0535658A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0535658A JPH0535658A JP16980691A JP16980691A JPH0535658A JP H0535658 A JPH0535658 A JP H0535658A JP 16980691 A JP16980691 A JP 16980691A JP 16980691 A JP16980691 A JP 16980691A JP H0535658 A JPH0535658 A JP H0535658A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- clock
- memory access
- direct
- direct memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ジョブの実行およびまたはデータ
出力を保留する保留機能を有しないマイクロプロセッサ
１を具える情報処理装置に関し、保留機能を有しないマ
イクロプロセッサであっても直接記憶アクセス処理を可
能とすることを目的とする。 【構成】 直接記憶アクセス転送要求に応じて、前記マ
イクロプロセッサ１へのそのマイクロプロセッサ１の動
作に必要な外部クロックの供給を阻止するとともに、直
接記憶アクセス転送データを前記マイクロプロセッサ１
との共用バス２を介してメモリ３に転送する直接記憶ア
クセス制御手段４を具えるように構成する。
出力を保留する保留機能を有しないマイクロプロセッサ
１を具える情報処理装置に関し、保留機能を有しないマ
イクロプロセッサであっても直接記憶アクセス処理を可
能とすることを目的とする。 【構成】 直接記憶アクセス転送要求に応じて、前記マ
イクロプロセッサ１へのそのマイクロプロセッサ１の動
作に必要な外部クロックの供給を阻止するとともに、直
接記憶アクセス転送データを前記マイクロプロセッサ１
との共用バス２を介してメモリ３に転送する直接記憶ア
クセス制御手段４を具えるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ジョブの実行およびま
たはデータ出力を保留する保留機能を有しないマイクロ
プロセッサを具える情報処理装置に関するものである。
たはデータ出力を保留する保留機能を有しないマイクロ
プロセッサを具える情報処理装置に関するものである。
【０００２】
【従来の技術】従来、この種の情報処理装置における保
留機能を有しないマイクロプロセッサにおいては、一方
のジョブの実行についての動作中に他方のジョブを実行
するに際し、一方のジョブの実行に関する動作を停止さ
せてしまうと、停止時点でのその一方のジョブの実行お
よびデータ出力の状態は保留されてはいない。
留機能を有しないマイクロプロセッサにおいては、一方
のジョブの実行についての動作中に他方のジョブを実行
するに際し、一方のジョブの実行に関する動作を停止さ
せてしまうと、停止時点でのその一方のジョブの実行お
よびデータ出力の状態は保留されてはいない。
【０００３】
【発明が解決しようとする課題】したがって、前述のよ
うなマイクロプロセッサを有する情報処理装置において
は、直接記憶アクセス処理のジョブを実行させることが
できないという問題点がある。
うなマイクロプロセッサを有する情報処理装置において
は、直接記憶アクセス処理のジョブを実行させることが
できないという問題点がある。
【０００４】本発明は、このような問題点を解消するこ
とを目的として、保留機能を有しないマイクロプロセッ
サであっても直接記憶アクセス処理が可能な情報処理装
置を提供しようとするものである。
とを目的として、保留機能を有しないマイクロプロセッ
サであっても直接記憶アクセス処理が可能な情報処理装
置を提供しようとするものである。
【０００５】
【課題を解決するための手段】本発明による情報処理装
置は、前述された目的を達成するために、図１の原理構
成のブロック図に示されているように、ジョブの実行お
よびまたはデータ出力を保留する保留機能を有しないマ
イクロプロセッサ１を具える情報処理装置において、直
接記憶アクセス転送要求に応じて、前記マイクロプロセ
ッサ１へのそのマイクロプロセッサ１の動作に必要な外
部クロックの供給を阻止するとともに、直接記憶アクセ
ス転送データを前記マイクロプロセッサ１との共用バス
２を介してメモリ３に転送する直接記憶アクセス制御手
段４を具えることを特徴とするものである。
置は、前述された目的を達成するために、図１の原理構
成のブロック図に示されているように、ジョブの実行お
よびまたはデータ出力を保留する保留機能を有しないマ
イクロプロセッサ１を具える情報処理装置において、直
接記憶アクセス転送要求に応じて、前記マイクロプロセ
ッサ１へのそのマイクロプロセッサ１の動作に必要な外
部クロックの供給を阻止するとともに、直接記憶アクセ
ス転送データを前記マイクロプロセッサ１との共用バス
２を介してメモリ３に転送する直接記憶アクセス制御手
段４を具えることを特徴とするものである。
【０００６】
【作用】直接記憶アクセス転送要求に応じて、直接記憶
アクセス制御手段４はマイクロプロセッサ１への外部ク
ロックの供給を阻止する。この外部クロックの供給を阻
止することにより、マイクロプロセッサ１のジョブの実
行およびまたはデータ出力の動作が休止状態になる。こ
のマイクロプロセッサ１の動作の休止状態を利用して、
直接記憶アクセス制御手段４は直接記憶アクセス転送デ
ータを共用バス２を介してメモリ３に転送する。
アクセス制御手段４はマイクロプロセッサ１への外部ク
ロックの供給を阻止する。この外部クロックの供給を阻
止することにより、マイクロプロセッサ１のジョブの実
行およびまたはデータ出力の動作が休止状態になる。こ
のマイクロプロセッサ１の動作の休止状態を利用して、
直接記憶アクセス制御手段４は直接記憶アクセス転送デ
ータを共用バス２を介してメモリ３に転送する。
【０００７】
【実施例】次に、本発明による情報処理装置の具体的一
実施例につき、図面を参照しつつ説明する。なお、図２
に示されているブロック回路図に付されている各符号
ａ，ｂ，ｃ... はその付されている箇所の信号波形とし
て図３に示されている各波形(a),(b),(c)...に対応して
いる。
実施例につき、図面を参照しつつ説明する。なお、図２
に示されているブロック回路図に付されている各符号
ａ，ｂ，ｃ... はその付されている箇所の信号波形とし
て図３に示されている各波形(a),(b),(c)...に対応して
いる。
【０００８】図２において、入出力インターフェース11
を介して図示されない周辺機器等から直接記憶アクセス
制御回路ＤＭＡＣ12に与えられる図３(a) に示されてい
る直接記憶アクセス（ＤＭＡ）転送要求信号が図示され
ている“Ｌ”状態のときであって直接記憶アクセス転送
要求がされていない場合には、ＤＭＡ転送要求信号と同
波形のＤＭＡＣ12からのクロック切替信号によって第１
および第２のクロック切替回路13,14 は図示されている
状態にある。
を介して図示されない周辺機器等から直接記憶アクセス
制御回路ＤＭＡＣ12に与えられる図３(a) に示されてい
る直接記憶アクセス（ＤＭＡ）転送要求信号が図示され
ている“Ｌ”状態のときであって直接記憶アクセス転送
要求がされていない場合には、ＤＭＡ転送要求信号と同
波形のＤＭＡＣ12からのクロック切替信号によって第１
および第２のクロック切替回路13,14 は図示されている
状態にある。
【０００９】この状態においては、クロック生成回路15
において生成されるマイクロプロセッサユニットＭＰＵ
16のジョブの実行およびデータ出力の動作に必要なマイ
クロプロセッサユニット（ＭＰＵ）クロックが、図３
(b) に示されているようにマイクロプロセッサユニット
（ＭＰＵ）外部信号としてＭＰＵ16に与えられるように
なる。
において生成されるマイクロプロセッサユニットＭＰＵ
16のジョブの実行およびデータ出力の動作に必要なマイ
クロプロセッサユニット（ＭＰＵ）クロックが、図３
(b) に示されているようにマイクロプロセッサユニット
（ＭＰＵ）外部信号としてＭＰＵ16に与えられるように
なる。
【００１０】したがって、このＭＰＵ16においてはその
ＭＰＵ外部信号、言い換えればＭＰＵクロックにもとづ
いてジョブの実行および図３(c) に示されているアドレ
スデータを含むデータ出力の通常処理を行なって共用バ
スであるアドレスデータ線17を介してメモリ18にデータ
の書込みおよび読出しを行なう。
ＭＰＵ外部信号、言い換えればＭＰＵクロックにもとづ
いてジョブの実行および図３(c) に示されているアドレ
スデータを含むデータ出力の通常処理を行なって共用バ
スであるアドレスデータ線17を介してメモリ18にデータ
の書込みおよび読出しを行なう。
【００１１】また、第１および第２のクロック切替回路
13,14 は図示されている状態にある場合には、ＭＰＵ16
からは図３(d) に示されているシステム同期をとるため
のシステムクロックが第２のクロック切替回路14を介し
て図３(e) に示されているように直接記憶アクセス制御
（ＤＭＡＣ）クロックとしてＤＭＡＣ12に与えられる。
13,14 は図示されている状態にある場合には、ＭＰＵ16
からは図３(d) に示されているシステム同期をとるため
のシステムクロックが第２のクロック切替回路14を介し
て図３(e) に示されているように直接記憶アクセス制御
（ＤＭＡＣ）クロックとしてＤＭＡＣ12に与えられる。
【００１２】ところで、図３(a) に示されているＤＭＡ
転送要求信号が図示されている“Ｈ”状態のときであっ
て直接記憶アクセス転送要求がされている場合には、ク
ロック切替信号により第１および第２のクロック切替回
路13,14 は図示されている状態から反転状態となる。
転送要求信号が図示されている“Ｈ”状態のときであっ
て直接記憶アクセス転送要求がされている場合には、ク
ロック切替信号により第１および第２のクロック切替回
路13,14 は図示されている状態から反転状態となる。
【００１３】この状態においては、クロック生成回路15
において生成されるＭＰＵクロックはＭＰＵ16にＭＰＵ
外部信号としての供給は阻止され、このＭＰＵクロック
に代わって第１のクロック切替回路13から接地信号が図
３(b) に示されているようにＭＰＵ外部信号としてＭＰ
Ｕ16に与えられるようになる。したがって、ＭＰＵ16の
ジョブの実行およびデータ出力の動作が休止状態、言い
換えれば一時停止状態となってメモリ18へのデータの書
込みおよび読出しが行なわれなくなる。
において生成されるＭＰＵクロックはＭＰＵ16にＭＰＵ
外部信号としての供給は阻止され、このＭＰＵクロック
に代わって第１のクロック切替回路13から接地信号が図
３(b) に示されているようにＭＰＵ外部信号としてＭＰ
Ｕ16に与えられるようになる。したがって、ＭＰＵ16の
ジョブの実行およびデータ出力の動作が休止状態、言い
換えれば一時停止状態となってメモリ18へのデータの書
込みおよび読出しが行なわれなくなる。
【００１４】一方、ＤＭＡＣ12には、クロック生成回路
15において生成されるＤＭＡＣ12の直接記憶アクセス処
理の動作に必要な図３(f) に示されている直接記憶アク
セス（ＤＭＡ）時クロックが、第２のクロック切替回路
14を介して図３(e) に示されているようにＤＭＡＣクロ
ックとして与えられるようになる。
15において生成されるＤＭＡＣ12の直接記憶アクセス処
理の動作に必要な図３(f) に示されている直接記憶アク
セス（ＤＭＡ）時クロックが、第２のクロック切替回路
14を介して図３(e) に示されているようにＤＭＡＣクロ
ックとして与えられるようになる。
【００１５】したがって、このＤＭＡＣ12においてはそ
のＤＭＡＣクロックにもとづいて図３(g) に示されてい
るアドレスデータ出力、入出力インターフェース11を介
して供給される図３(h) に示されている直接記憶アクセ
ス（ＤＭＡ）転送データのデータ出力および図３(i) に
示されている書込み信号出力等の直接記憶アクセス処理
を行なってアドレスデータ線17を介してメモリ18にＤＭ
Ａ転送データの書込みを行なう。こうして、再びＤＭＡ
転送要求信号が“Ｌ”状態となって直接記憶アクセス転
送要求がされなくなると、前述のＭＰＵ16による一時停
止前状態から通常処理に戻る。
のＤＭＡＣクロックにもとづいて図３(g) に示されてい
るアドレスデータ出力、入出力インターフェース11を介
して供給される図３(h) に示されている直接記憶アクセ
ス（ＤＭＡ）転送データのデータ出力および図３(i) に
示されている書込み信号出力等の直接記憶アクセス処理
を行なってアドレスデータ線17を介してメモリ18にＤＭ
Ａ転送データの書込みを行なう。こうして、再びＤＭＡ
転送要求信号が“Ｌ”状態となって直接記憶アクセス転
送要求がされなくなると、前述のＭＰＵ16による一時停
止前状態から通常処理に戻る。
【００１６】本発明におけるマイクロプロセッサ１は本
実施例におけるＭＰＵ16に対応し、本発明における共用
バス２は本実施例におけるアドレスデータ線17に対応
し、本発明におけるメモリ３は本実施例におけるメモリ
18に対応するとともに、本発明における直接記憶アクセ
ス制御手段４はＤＭＡＣ12に対応している。
実施例におけるＭＰＵ16に対応し、本発明における共用
バス２は本実施例におけるアドレスデータ線17に対応
し、本発明におけるメモリ３は本実施例におけるメモリ
18に対応するとともに、本発明における直接記憶アクセ
ス制御手段４はＤＭＡＣ12に対応している。
【００１７】
【発明の効果】以上に説明したように、本発明によれ
ば、マイクロプロセッサの動作に必要な外部クロックの
供給を阻止してマイクロプロセッサを休止状態とし、言
い換えればマイクロプロセッサに見かけ上において保留
機能を持たせるようにすることにより、保留機能を有し
ないマイクロプロセッサであっても直接記憶アクセス処
理を可能とする。
ば、マイクロプロセッサの動作に必要な外部クロックの
供給を阻止してマイクロプロセッサを休止状態とし、言
い換えればマイクロプロセッサに見かけ上において保留
機能を持たせるようにすることにより、保留機能を有し
ないマイクロプロセッサであっても直接記憶アクセス処
理を可能とする。
【図１】本発明による情報処理装置の原理構成を説明す
るための原理ブロック図である。
るための原理ブロック図である。
【図２】本発明による情報処理装置の具体的実施例のブ
ロック回路図である。
ロック回路図である。
【図３】図２のおいて説明した各波形のタイミングチャ
ート図である。
ート図である。
１ マイクロプロセッサ ２ 共用バス ３ メモリ ４ 直接記憶アクセス制御手段 11 入出力インターフェース 12 直接記憶アクセス制御回路 13,14 クロック切替回路 15 クロック生成回路 16 マイクロプロセッサユニット 17 アドレスデータ線 18 メモリ
Claims (1)
- 【請求項１】 ジョブの実行およびまたはデータ出力を
保留する保留機能を有しないマイクロプロセッサ１を具
える情報処理装置において、 直接記憶アクセス転送要求に応じて、前記マイクロプロ
セッサ１へのそのマイクロプロセッサ１の動作に必要な
外部クロックの供給を阻止するとともに、直接記憶アク
セス転送データを前記マイクロプロセッサ１との共用バ
ス２を介してメモリ３に転送する直接記憶アクセス制御
手段４を具えることを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16980691A JPH0535658A (ja) | 1991-07-10 | 1991-07-10 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16980691A JPH0535658A (ja) | 1991-07-10 | 1991-07-10 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535658A true JPH0535658A (ja) | 1993-02-12 |
Family
ID=15893244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16980691A Withdrawn JPH0535658A (ja) | 1991-07-10 | 1991-07-10 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535658A (ja) |
-
1991
- 1991-07-10 JP JP16980691A patent/JPH0535658A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3598321B2 (ja) | 異なる周波数で動作するバス間でやりとりされるバッファリングデータ | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JP3803196B2 (ja) | 情報処理装置、情報処理方法および記録媒体 | |
| JPH0535658A (ja) | 情報処理装置 | |
| JPH03122745A (ja) | Ｄｍａ制御方式 | |
| JP3162459B2 (ja) | データ処理装置 | |
| JPH03656B2 (ja) | ||
| JP2679440B2 (ja) | 情報処理装置 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JP2001243170A (ja) | データ転送装置 | |
| JPS63292356A (ja) | Ｄｍａ制御装置 | |
| JPH03228163A (ja) | データ転送装置 | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| JPH03131955A (ja) | メモリコントローラ装置 | |
| JPS62212826A (ja) | マルチジヨブシステムにおける画面制御装置 | |
| JP2007257169A (ja) | アクセス制御方法及び情報処理装置 | |
| JPH0736822A (ja) | Ｄｍａ転送回路 | |
| JPH06202981A (ja) | 情報処理装置及び、該情報処理装置におけるステータスデータ転送制御方法 | |
| JPH05298248A (ja) | データ転送制御方式 | |
| JPS608932A (ja) | バツフア記憶装置のデ−タ記憶方法 | |
| JPH05143718A (ja) | 画像処理装置 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JP2001022691A (ja) | データ交換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |