JPH0535651A - デジタル信号処理ｌｓｉ - Google Patents

Abstract

(57)【要約】 【目的】 スリープ状態において外部データを内部メモ
リに転送する方法を改善したデジタル信号処理ＬＳＩに
関し、ＤＭＡ転送をプログラム命令によらずハード的に
処理することにより実行ステップを削減し消費電力を低
減することを目的とする。 【構成】 シーケンス制御部２に、スリープ状態にある
ときにインタフエイス部３からのデータ読込み完了フラ
グＳＩが入力されると該完了フラグSIをトリガとしてＤ
ＭＡ転送命令を生成する特殊命令生成部22を設ける。そ
して該シーケンス制御部２は該ＤＭＡ転送命令にもとず
いて、インタフエイス部３から内部ＲＡＭ４へのデータ
転送を、命令発生部１を介さずに直接制御するように構
成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スリープ状態において
外部データを内部メモリに転送する方法を改善したデジ
タル信号処理ＬＳＩに関する。

【０００２】最近の電池駆動通信装置等に用いられるデ
ジタル信号処理ＬＳＩ（ＤＳＰ）では、信号処理時以外
にはシステムクロックを停止させて消費電力を削減する
スリープ機能を有するが、スリープ状態における外部デ
ータの入出力処理時にもできるだけ電力消費が少ないこ
とが望まれる。

【０００３】

【従来の技術】図４は従来のデジタル信号処理ＬＳＩの
要部を示す図である。図において、命令発生部１は、プ
ログラムカウンタ11の指示により、命令ＲＯＭ12から命
令が順次読出され、命令レジスタ22、23に保持される。
シーケンス制御部２は、デーコーダ21を有し、命令発生
部１から順次入力されるマイクロ命令をデコードして各
部の動作制御を行う。

【０００４】インタフエイス部３は、このＤＳＰと外部
とのデータ入出力を取り扱う部分であり、外部から入力
されるシリアルデータを一時的に保持するＩレジスタ31
を有する。４は内部ＲＡＭで、内部データバス５を介し
てインタフエイス部３との間でパラレルデータの遣り取
りを行う。

【０００５】インタフエイス部３は、外部から供給され
る外部クロックに同期してシリアルに外部データを取込
み、同一ＬＳＩ内部の他の部分との間でデータを遣り取
りする場合にはシステムクロックとの非同期乗換を行
う。

【０００６】また、本ＬＳＩには、命令によりＬＳＩ内
部でのシステムクロックの供給を停止して、処理不実行
時の電力の消費を抑止する機能（スリープ機能）を有す
るものである。

【０００７】システムクロックが停止するとスイッチン
グ素子の反転動作が行われなくなるので、消費電力が大
幅に低減する。低消費電力用のシステムでは、トランジ
スタ素子がＣＭＯＳ構造であり、これらの素子の消費電
力は動作クロックに比例するからである。

【０００８】スリープ状態にある場合には、システムク
ロックの供給停止により全て部分の動作が停止する。し
かし、インタフエイス部３は外部クロックに基づいて、
システムクロックとは無関係に動作しており、スリープ
状態にあっても外部からのデータの入力は行われる。そ
して、インターフエイス部３に対する外部からのデータ
入力が完了したときには、このデータを内部ＲＡＭ４に
転送してレジスタを空ける必要がある。

【０００９】従来技術においては、このデータ転送は以
下の如く処理される。外部データの入力が完了するとイ
ンタフエイス部３はＳＩフラグを０から１にして、シー
ケンス制御部２にデータの入力完了を通知する。シーケ
ンス制御部２は、このＳＩフラグを受けて、停止してい
たシステムクロックを再起動させるとともに、命令発生
部１にデータ入力割込み信号ＳＩＮＴを出力する。命令
発生部１は、このＳＩＮＴ信号によりプログラムカウン
タ21の値を、インタフエイス部３から内部ＲＡＭ４への
データ転送を指令する割込み処理ルーチンの先頭番地ｉ
にセットして、割込み処理ルーチンによりデータ転送が
行われる。

【００１０】図５は、従来のスリープ時データ転送のタ
イムチャートで、スリープ状態中の割込み処理によりデ
ータ転送が行われる様子を示す。命令ＲＯＭのアドレス
ｉから始まる割込み処理ルーチンでは、インタフエイス
部３に入力されたデータを内部ＲＡＭ５に書き込む命令
を実行し、これにより外部から入力したデータをＬＳＩ
内部に取り込む。命令実行後は、元のルーチンにリター
ンしてその後に記述してある命令（ｎ−１）のスリープ
命令により再びスリープ状態に戻る。

【００１１】インタフエイス部へ外部からのデータ入力
が完了した後に、この割込み処理を行って元のスリープ
状態に戻るまで、５サイクルの実行ステップが必要であ
る。

【００１２】

【発明が解決しようとする課題】上記、プログラム命令
によってスリープ状態時にデータの入出力を行う従来の
方式では、 割込み処理ルーチンへのジャンプとそこからの復帰
を行うため、命令実行のステップが増え消費電力が軽減
されない。

【００１３】 命令発生部の制御を行う必要があり、
制御回路の構成が複雑になり、ブロック間の制御信号線
数が増える。 データ転送のためのサービスルーチンを用意する必
要があり、命令ＲＯＭのメモリ容量が増加する。

【００１４】等の問題がある。本発明は上記問題に鑑み
創出されたもので、スリープ状態における入力データの
ＤＭＡ転送をプログラム命令によらずハード的に処理す
ることにより実行ステップを削減し消費電力を低減する
ことを目的とする。

【００１５】

【課題を解決するための手段】図１は本発明のデジタル
信号処理ＬＳＩの原理構成図である。上記課題は、図１
に示すように、プログラムされた命令を順次出力する命
令発生部１と、命令発生部１からの命令を解読して各部
の動作制御を行うシーケンス制御部２と、外部から入力
されるシリアルデータを一時蓄積しパラレルデータに変
換して出力するインタフエイス部３と、シーケンス制御
部からの指令によりインタフエイス部３からのパラレル
データが書込まれる内部ＲＡＭ４とを有するデジタル信
号処理ＬＳＩにおいて、スリープ状態にあるときに、イ
ンタフエイス部からのデータ読込み完了フラグＳＩが入
力されると該完了フラグSIをトリガとしてＤＭＡ転送命
令を生成する特殊命令生成部22をシーケンス制御部２内
に設け、該シーケンス制御部２は該ＤＭＡ転送命令にも
とずいて、インタフエイス部３から内部ＲＡＭ４へのデ
ータ転送を、命令発生部１を介さずに直接制御すること
を特徴とする本発明のデジタル信号処理ＬＳＩにより解
決される。

【００１６】

【作用】スリープ時にインタフエイス部３からのＳＩフ
ラグＯＮにより、シーケンス制御部２の特殊命令生成部
22がＤＭＡ転送命令を発生し、シーケンス制御部２はこ
れをデコードしてＤＭＡ転送を直接制御するので、プロ
グラム発生部１にデータ転送用の割込み処理ルーチンを
用意する必要がなく、またプログラム発生部１はスリー
プ命令がロード状態のままでデータ転送が行われる。

【００１７】このため、またインタフエイス部３に入力
されたデータは１実行ステップ？？で内部ＲＡＭに書き
込まれる。このようにスリープ時にデータ入力があって
も、プログラムに依存しないハードウエアで内部ＲＡＭ
への転送が行われるので、実行ステップ数を減らすこと
ができて消費電力の増加を抑えることができる。また、
スログラムにスリープ時データ転送用の割込み処理ルー
チンを持つ必要がなくなるので、命令ＲＯＭのメモリ容
量を増加させずに済む。

【００１８】

【実施例】以下添付図により本発明の実施例を説明す
る。図２は、本発明のデジタル信号処理ＬＳＩの要部構
成図、図３は本発明のスリープ時データ転送のタイムチ
ャートである。なお、全図を通じて、同一符号は同一対
象物を表す。

【００１９】図２において、シーケンス制御部２に、デ
コーダ21、特殊命令生成部22と、セレクタ23とを設け
る。特殊命令生成部22は組合せ論理回路で構成され、ス
リープ命令によってＬＳＩがスリープ状態にあるときに
SIフラグが"H" になるとＤＭＡ転送命令を生成する機能
を有する。セレクタ23は、命令発生部１からのプログラ
ムによる命令と、特殊命令発生部22からの命令のいずれ
かを選択してデコーダ21に出力する。デコーダ21はこれ
を解読して、各部に対して制御信号を送出し動作を制御
する。

【００２０】図３は、スリープ状態における内部ＲＡＭ
へのデータ転送処理時のタイムチャートであり、この図
を共に用いてスリープ時のデータ転送の動作を説明す
る。プログラムカウンタ11は、アドレスデータｎ−１で
命令ＲＯＭのスリープ命令を指定し、次のサイクルで命
令レジスタ13に、その次のサイクルで命令レジスタ14に
保持されＬＳＩはスリープ状態にある。一方インタフエ
イス部３のＩレジスタ31には、スリープ状態にあっても
外部クロックによってシリアルデータが順次入力して、
Ｔ時点で外部データ入力が完了してデータが確定したと
する。インタフエイス部３は、ＳＩフラグＳＩを"H" と
してシーケンス制御部３に入力データが確定したことを
通知する。すると、シーケンス制御部の特殊命令生成部
22はこのＳＩフラグをトリガとしてＤＭＡ転送命令を生
成し、図示せぬ優先順位判定部が他の特殊命令の発生の
有無や優先順位判定を行い優先度の高い特殊命令が他に
発生していない場合にはこのＤＭＡ転送命令が特殊命令
生成部22から出力される。一方セレクタ23は命令発生部
からのスリープ命令の代わりにこのＤＭＡ転送命令を選
択してデコーダ21に入力するように制御される。デコー
ダ21はこの命令をデコードして書込イネーブル信号ＷＥ
を内部ＲＡＭ４に送出し、内部バス５を介してインタフ
エイス部３から内部ＲＡＭ４へののデータ転送が１サイ
クルで行われる。これらの処理中に、命令発生部１は停
止状態にあり、プログラムカウンタ11は歩進しないの
で、各レジスタの値はＤＭＡ転送前のスリープ命令を保
持した状態が維持されている。データ転送完了によって
インタフエイス部３からのＳＩフラグが"L" となると、
プログラム発生部１からスリープ命令がセレクタ23によ
って再度選択されてデコーダ21に入力し、デコーダ21で
解読・実行され再びスリープ状態に入る。

【００２１】このように、データ転送の開始を常にハー
ドウエアで監視していることにより、従来行っていた命
令発生部１内でのプログラムカウンタ11への割込み処理
ルーチンの開始番地をセットする必要がなくなり、シー
ケンス制御部単独でインタフエイス部から内部ＲＡＭへ
のデータ転送の制御を行うことが可能となり、こための
分岐命令やサービスルーチンを必要としないので消費電
力の増加が小さくまたプログラムステップ数を減少でき
る。

【００２２】

【発明の効果】以上説明した如く本発明によれば、スリ
ープ状態での内部ＲＡＭへのデータ転送に必要な命令ス
テップ数が削減され、またデータ転送の完了後に直ちに
スリープ状態に戻れるため、消費電力が低減化する。さ
らにスリープ状態中のデータ転送用の割込み処理ルーチ
ンを特別に用意する必要が無くなり、命令のスタティッ
ク・ステップ数が減少して命令ＲＯＭのメモリ容量を削
減できるとういう効果がある。

【図面の簡単な説明】

【図１】 本発明のデジタル信号処理ＬＳＩの原理構成
図

【図２】 本発明のデジタル信号処理ＬＳＩの要部構成
図

【図３】 本発明のスリープ時データ転送のタイムチャ
ート

【図４】 従来のデジタル信号処理ＬＳＩの要部を示す
図

【図５】 従来のスリープ時データ転送のタイムチャー
ト

【符号の説明】

１─命令発生部、２─シーケンス制御部、22─特殊命令
発生部、３─インタフエイス部、４─内部ＲＡＭ

Claims (1)

1. 【特許請求の範囲】 【請求項１】 プログラムされた命令を順次出力する
   命令発生部(1) と、該命令発生部(1) からの命令を解読
   して各部の動作制御を行うシーケンス制御部(2) と、外
   部から入力されるシリアルデータを一時蓄積しパラレル
   データに変換して出力するインタフエイス部(3) と、前
   記シーケンス制御部(2) に制御されて前記インタフエイ
   ス部(3) からのパラレルデータが書込まれる内部ＲＡＭ
   (4) とを有するデジタル信号処理ＬＳＩにおいて、 スリープ状態にあるときに、前記インタフエイス部(3)
   からのデータ読込み完了フラグSIが入力されると該完了
   フラグSIをトリガとしてＤＭＡ転送命令を生成する特殊
   命令生成部(22)を該シーケンス制御部(2) 内に設け、該
   シーケンス制御部(2) は該ＤＭＡ転送命令にもとずい
   て、前記インタフエイス部(3) から前記内部ＲＡＭ(4)
   へのデータ転送を、命令発生部(1) を介さずに直接制御
   することを特徴とするデジタル信号処理ＬＳＩ。