JPH05347357A - 抵抗素子多層配線基板の製造方法 - Google Patents
抵抗素子多層配線基板の製造方法Info
- Publication number
- JPH05347357A JPH05347357A JP15644792A JP15644792A JPH05347357A JP H05347357 A JPH05347357 A JP H05347357A JP 15644792 A JP15644792 A JP 15644792A JP 15644792 A JP15644792 A JP 15644792A JP H05347357 A JPH05347357 A JP H05347357A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- sio
- resistance
- resistance film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 (修正有)
【構成】絶縁膜3上の抵抗素子2形成を行うとき絶縁膜
3上にエッチング残りのがなく、膜端部を順テ−パ形状
にでるエッチング液を見出し、特にその絶縁膜3が、反
応性が高いポリイミドのような有機膜であっても絶縁膜
にダメ−ジを与えることなく完全に除去でき、下層の回
路パタ−ンとを接続するためのスル−ホ−ル形成を容易
にでき、信頼性が高く接続が出来る薄膜抵抗素子を含む
多層配線基板の製造が出来る。ここで、エッチング液組
成は、フッ化水素、塩酸、リン酸、フッ化アンモニウム
の混合液である。 【効果】高性能、高信頼性に薄膜抵抗素子を含む多層配
線基板の製造方法を与えるものである。
3上にエッチング残りのがなく、膜端部を順テ−パ形状
にでるエッチング液を見出し、特にその絶縁膜3が、反
応性が高いポリイミドのような有機膜であっても絶縁膜
にダメ−ジを与えることなく完全に除去でき、下層の回
路パタ−ンとを接続するためのスル−ホ−ル形成を容易
にでき、信頼性が高く接続が出来る薄膜抵抗素子を含む
多層配線基板の製造が出来る。ここで、エッチング液組
成は、フッ化水素、塩酸、リン酸、フッ化アンモニウム
の混合液である。 【効果】高性能、高信頼性に薄膜抵抗素子を含む多層配
線基板の製造方法を与えるものである。
Description
【0001】
【産業上の利用分野】本発明は、すくなくとも、クロム
(Cr)、珪素(Si)、酸素(O)からなる材料(以
後、Cr・SiO2)の薄膜抵抗素子を含む多層配線基板
の製造方法に係り、特に絶縁膜上のAl/Cr・SiO2
等からなる積層金属膜を加工して下層の回路パタ−ンと
電気的導通を信頼性が高く得るためのスル−ホ−ル形成
プロセスを提供するものである。このためには、絶縁膜
上に形成されたAl/Cr・SiO2等の積層膜がポリイ
ミドの様な有機膜の上に形成された場合においても、C
r・SiO2のエッチング残りが発生すること無く絶縁膜
上に形成され、また、Al/Cr・SiO2等の積層金属
膜の加工の端部を順テ−パ形状に加工できれば、下層の
回路パタ−ンと電気的導通を信頼性高く得ることができ
る薄膜抵抗素子を含む多層配線基板の製造方法に関す
る。
(Cr)、珪素(Si)、酸素(O)からなる材料(以
後、Cr・SiO2)の薄膜抵抗素子を含む多層配線基板
の製造方法に係り、特に絶縁膜上のAl/Cr・SiO2
等からなる積層金属膜を加工して下層の回路パタ−ンと
電気的導通を信頼性が高く得るためのスル−ホ−ル形成
プロセスを提供するものである。このためには、絶縁膜
上に形成されたAl/Cr・SiO2等の積層膜がポリイ
ミドの様な有機膜の上に形成された場合においても、C
r・SiO2のエッチング残りが発生すること無く絶縁膜
上に形成され、また、Al/Cr・SiO2等の積層金属
膜の加工の端部を順テ−パ形状に加工できれば、下層の
回路パタ−ンと電気的導通を信頼性高く得ることができ
る薄膜抵抗素子を含む多層配線基板の製造方法に関す
る。
【0002】
【従来の技術】計算機等に使用される電子回路において
は、高速デジタル信号の伝送に伴う反射ノイズを抑える
ため、集積回路素子と伝送線路とのインピ−ダンス整合
を取る目的で、伝送線路インピ−ダンスと同一の抵抗値
を持つ抵抗器で終端する。いわゆる整合終端方式が採用
されている。そのため、集積回路を基板に搭載する際に
は、該集積回路素子のパッケ−ジまたは、その周辺に、
終端用抵抗器も同時に配置して、伝送線路等の終端処理
を行なう。ところで、このインピ−ダンス整合のための
抵抗素子は、従来、個別の部品としてプリント基板やマ
ルチチップモジュ−ル基板に外付けしていた。しかし、
個別部品では、小型化に限度があり、実装密度向上に適
さない。
は、高速デジタル信号の伝送に伴う反射ノイズを抑える
ため、集積回路素子と伝送線路とのインピ−ダンス整合
を取る目的で、伝送線路インピ−ダンスと同一の抵抗値
を持つ抵抗器で終端する。いわゆる整合終端方式が採用
されている。そのため、集積回路を基板に搭載する際に
は、該集積回路素子のパッケ−ジまたは、その周辺に、
終端用抵抗器も同時に配置して、伝送線路等の終端処理
を行なう。ところで、このインピ−ダンス整合のための
抵抗素子は、従来、個別の部品としてプリント基板やマ
ルチチップモジュ−ル基板に外付けしていた。しかし、
個別部品では、小型化に限度があり、実装密度向上に適
さない。
【0003】そこで、抵抗素子を実装基板に内蔵できれ
ば、集積回路素子の実装密度を大幅に向上し得る。その
方法としては、多層配線構造からなる実装基板の或る層
の絶縁膜表面に抵抗体薄膜を形成し、次いで、エッチン
グ工程により所望の抵抗値を持つ素子形状に加工し下層
の回路パタ−ンとを電気的導通を得るためのスルーホ−
ルを形成し配線材料で接続する方法が有利である。この
方法によれば、実装密度向上だけでなく、パタ−ン精度
即ち抵抗値精度の高い終端抵抗素子が形成できる上に、
配線長の短縮による信号伝播速度向上に大きな効果があ
る。さて、この終端抵抗素子と上部配線とのオ−ミック
コンタクトを十分に確保するためには、抵抗材料と配線
材料を連続で成膜する方法が有効である。しかし、配線
材料の膜厚が厚いと、十分なパタ−ン形成精度が確保し
にくいという問題がある。そこで、この連続成膜により
形成する配線材料の膜厚を薄くしておき、次いで抵抗膜
及び薄い配線材料からなる2層膜のパタ−ンをエッチン
グ工程により形成し、その後、必要な膜厚だけ配線材料
を成膜して電極パタ−ンを形成し終端抵抗素子を形成す
るというプロセスを用いれば、さらに高精度の薄膜抵抗
素子を含む多層配線基板の製造が可能となる。
ば、集積回路素子の実装密度を大幅に向上し得る。その
方法としては、多層配線構造からなる実装基板の或る層
の絶縁膜表面に抵抗体薄膜を形成し、次いで、エッチン
グ工程により所望の抵抗値を持つ素子形状に加工し下層
の回路パタ−ンとを電気的導通を得るためのスルーホ−
ルを形成し配線材料で接続する方法が有利である。この
方法によれば、実装密度向上だけでなく、パタ−ン精度
即ち抵抗値精度の高い終端抵抗素子が形成できる上に、
配線長の短縮による信号伝播速度向上に大きな効果があ
る。さて、この終端抵抗素子と上部配線とのオ−ミック
コンタクトを十分に確保するためには、抵抗材料と配線
材料を連続で成膜する方法が有効である。しかし、配線
材料の膜厚が厚いと、十分なパタ−ン形成精度が確保し
にくいという問題がある。そこで、この連続成膜により
形成する配線材料の膜厚を薄くしておき、次いで抵抗膜
及び薄い配線材料からなる2層膜のパタ−ンをエッチン
グ工程により形成し、その後、必要な膜厚だけ配線材料
を成膜して電極パタ−ンを形成し終端抵抗素子を形成す
るというプロセスを用いれば、さらに高精度の薄膜抵抗
素子を含む多層配線基板の製造が可能となる。
【0004】さて、本願においては、抵抗膜としてCr
・SiO2合金、電極及び配線材料としては、Alを用い
ることを前提とする。
・SiO2合金、電極及び配線材料としては、Alを用い
ることを前提とする。
【0005】ここで、抵抗膜及び薄い配線材料からなる
積層膜を、独立パタ−ンとなる様にホトリソ工程による
エッチング加工を施す必要がある。この時、工程簡略化
の観点から、一回だけのホトリソ工程により本積層膜
を、一挙に加工出来ることが望ましい。また、特にCr
・SiO2エッチング時に絶縁膜上に形成されたAl/
Cr・SiO2積層膜のパタ−ン端部が順テ−パ形状に加
工出来るようにしなければならない。これは、その後工
程のAl電極成膜時に絶縁膜上に形成された、Al/Cr
・SiO2積層膜のパタ−ン端部におけるAl電極膜のカ
バレジを確保し、このAl膜のクラックを防止するため
である。また、絶縁膜上にCr・SiO2のエッチング残
りがあると下層の回路パタ−ンと接続するためのスル−
ホ−ル形成が出来なくなる。
積層膜を、独立パタ−ンとなる様にホトリソ工程による
エッチング加工を施す必要がある。この時、工程簡略化
の観点から、一回だけのホトリソ工程により本積層膜
を、一挙に加工出来ることが望ましい。また、特にCr
・SiO2エッチング時に絶縁膜上に形成されたAl/
Cr・SiO2積層膜のパタ−ン端部が順テ−パ形状に加
工出来るようにしなければならない。これは、その後工
程のAl電極成膜時に絶縁膜上に形成された、Al/Cr
・SiO2積層膜のパタ−ン端部におけるAl電極膜のカ
バレジを確保し、このAl膜のクラックを防止するため
である。また、絶縁膜上にCr・SiO2のエッチング残
りがあると下層の回路パタ−ンと接続するためのスル−
ホ−ル形成が出来なくなる。
【0006】さらに、特に大型計算機やス−パ−コンピ
ュ−タにおいては、実装遅延時間短縮の目的でマイクロ
チップキャリヤやマルチモジュ−ル基板等の実装基板に
ポリイミドの様な誘電率の低い有機絶縁材料を用いた薄
膜多層配線基板が用いられる傾向にある。そこで、上記
の終端抵抗素子をポリイミドの様な有機膜上に形成する
必要も出てきた。
ュ−タにおいては、実装遅延時間短縮の目的でマイクロ
チップキャリヤやマルチモジュ−ル基板等の実装基板に
ポリイミドの様な誘電率の低い有機絶縁材料を用いた薄
膜多層配線基板が用いられる傾向にある。そこで、上記
の終端抵抗素子をポリイミドの様な有機膜上に形成する
必要も出てきた。
【0007】従って、抵抗膜のエッチングとしては、有
機膜上に形成された抵抗膜でも十分にエッチング除去出
来ると同時に、下地有機膜にダメ−ジを与えては、下層
の回路パタ−ンとの接続のためのスル−ホ−ル形成が出
来無くなる。
機膜上に形成された抵抗膜でも十分にエッチング除去出
来ると同時に、下地有機膜にダメ−ジを与えては、下層
の回路パタ−ンとの接続のためのスル−ホ−ル形成が出
来無くなる。
【0008】さて、従来の薄膜抵抗素子形成方法として
は、特開昭60−83301号公報に記載のように、硝
酸とフッ化水素の混合液が挙げられる。しかし、このエ
ッチング液でAl/Cr・SiO2積層膜をエッチング加
工したところ次の2つの問題が発生した。第1の問題と
して、従来のエッチング液を使用すると、Cr・SiO2膜
のエッチング残りが発生し易く、特にポリイミドの様な
有機膜上に成膜されたCr・SiO2膜に対しては、この
現象が著しい。このため、Cr・SiO2膜を除去した領
域に下層の回路パタ−ンとの接続用のスル−ホ−ル加工
に悪影響をおよぼし電気的導通を信頼性高く得ることが
出来ない。また、さらにAl/Cr・SiO2膜上に薄膜
を重ねる際の密着性を阻害する等の問題が発生した。第
2に、Cr・SiO2膜のアンダ−カットが発生しAlが
ひさし状になってしまうことである。このため、後続の
Al電極形成工程においてそのAl電極膜にCr・SiO2
膜端部よりマイクロクラックが発生する問題が生じた。
これは、Cr・SiO2膜のアンダ−カットが、Al膜の
付き回りを阻害するためである。このクラックは、Al
断線の原因となる可能性があり信頼性の重大問題であ
る。またAlひさしの下の隙間に溜った汚染物の染み出
しにより下層の回路パタ−ンとの接続用のスル−ホ−ル
加工に悪影響をおよぼす。
は、特開昭60−83301号公報に記載のように、硝
酸とフッ化水素の混合液が挙げられる。しかし、このエ
ッチング液でAl/Cr・SiO2積層膜をエッチング加
工したところ次の2つの問題が発生した。第1の問題と
して、従来のエッチング液を使用すると、Cr・SiO2膜
のエッチング残りが発生し易く、特にポリイミドの様な
有機膜上に成膜されたCr・SiO2膜に対しては、この
現象が著しい。このため、Cr・SiO2膜を除去した領
域に下層の回路パタ−ンとの接続用のスル−ホ−ル加工
に悪影響をおよぼし電気的導通を信頼性高く得ることが
出来ない。また、さらにAl/Cr・SiO2膜上に薄膜
を重ねる際の密着性を阻害する等の問題が発生した。第
2に、Cr・SiO2膜のアンダ−カットが発生しAlが
ひさし状になってしまうことである。このため、後続の
Al電極形成工程においてそのAl電極膜にCr・SiO2
膜端部よりマイクロクラックが発生する問題が生じた。
これは、Cr・SiO2膜のアンダ−カットが、Al膜の
付き回りを阻害するためである。このクラックは、Al
断線の原因となる可能性があり信頼性の重大問題であ
る。またAlひさしの下の隙間に溜った汚染物の染み出
しにより下層の回路パタ−ンとの接続用のスル−ホ−ル
加工に悪影響をおよぼす。
【0009】以上のように従来の薄膜抵抗素子の形成方
法では、Al/Cr・SiO2積層膜の加工においてC
r・SiO2膜のエッチング力が不十分なためにエッチン
グ残りが発生し易く、特に下地がポリイミド等の有機膜
である場合に、その傾向が著しいという問題があった。
このため、下層の回路パタ−ンとの接続用スル−ホ−ル
加工に悪影響をおよぼし電気的導通を信頼性高く得るこ
とが出来ない。Cr・SiO2膜端部が、アンダ−カッ
トとなりこの後工程のAl電極成膜時にそのAl膜にマイ
クロクラックの発生が起こり、信頼性に劣る問題があっ
た。
法では、Al/Cr・SiO2積層膜の加工においてC
r・SiO2膜のエッチング力が不十分なためにエッチン
グ残りが発生し易く、特に下地がポリイミド等の有機膜
である場合に、その傾向が著しいという問題があった。
このため、下層の回路パタ−ンとの接続用スル−ホ−ル
加工に悪影響をおよぼし電気的導通を信頼性高く得るこ
とが出来ない。Cr・SiO2膜端部が、アンダ−カッ
トとなりこの後工程のAl電極成膜時にそのAl膜にマイ
クロクラックの発生が起こり、信頼性に劣る問題があっ
た。
【0010】
【発明が解決しようとする課題】しかしながら、上記従
来技術は、絶縁膜上のAl/Cr・SiO2積層膜の加工
を施す時、Cr・SiO2膜のエッチング力が不十分なた
めにエッチング残りが発生し易く、特に下地がポリイミ
ド等の有機膜である場合に、その傾向が著しい。また、
Cr・SiO2膜端部が、アンダ−カットとなりAlがひ
さし状となりひさしの下の隙間に溜った汚染物の染み出
しにより下層との回路パタ−ン接続用のスル−ホ−ル加
工に悪影響がでる。
来技術は、絶縁膜上のAl/Cr・SiO2積層膜の加工
を施す時、Cr・SiO2膜のエッチング力が不十分なた
めにエッチング残りが発生し易く、特に下地がポリイミ
ド等の有機膜である場合に、その傾向が著しい。また、
Cr・SiO2膜端部が、アンダ−カットとなりAlがひ
さし状となりひさしの下の隙間に溜った汚染物の染み出
しにより下層との回路パタ−ン接続用のスル−ホ−ル加
工に悪影響がでる。
【0011】本発明の目的は、上記問題を解決するた
め、新たなCr・SiO2膜のエッチング液を開発し絶縁
膜特に、ポリイミド等の有機膜上に成膜されたAl/C
r・SiO2積層膜をエッチング残りなく、また、Al/
Cr・SiO2積層膜端部を順テ−パ形状に加工でき、下
層の回路パタ−ンとの接続用スル−ホ−ルの加工が精度
良くできる薄膜抵抗素子を含む多層配線基板の製造方法
を提供することにある。
め、新たなCr・SiO2膜のエッチング液を開発し絶縁
膜特に、ポリイミド等の有機膜上に成膜されたAl/C
r・SiO2積層膜をエッチング残りなく、また、Al/
Cr・SiO2積層膜端部を順テ−パ形状に加工でき、下
層の回路パタ−ンとの接続用スル−ホ−ルの加工が精度
良くできる薄膜抵抗素子を含む多層配線基板の製造方法
を提供することにある。
【0012】
【課題を解決するための手段】上記問題を達成するため
に、量産性、再現性の観点よりウエットエッチングによ
り新たなCr・SiO2膜のエッチング液を開発し、薄膜
抵抗素子を含む多層配線基板の製造を行った。
に、量産性、再現性の観点よりウエットエッチングによ
り新たなCr・SiO2膜のエッチング液を開発し、薄膜
抵抗素子を含む多層配線基板の製造を行った。
【0013】このエッチング液は、有機絶縁膜上に成
膜されたCr・SiO2膜でもエッチング残りの無いよう
に、十分な除去力を持つこと、Alに対しても適切な
エッチング力を持ち、結果としてAl/Cr・SiO2膜
端部を順テ−パ形状となること、適切なエッチング速
度を持つこと、などをもとに新規Cr・SiO2膜エッチ
ング液組成物を開発し、薄膜抵抗素子を含む多層配線基
板の製造を行った。
膜されたCr・SiO2膜でもエッチング残りの無いよう
に、十分な除去力を持つこと、Alに対しても適切な
エッチング力を持ち、結果としてAl/Cr・SiO2膜
端部を順テ−パ形状となること、適切なエッチング速
度を持つこと、などをもとに新規Cr・SiO2膜エッチ
ング液組成物を開発し、薄膜抵抗素子を含む多層配線基
板の製造を行った。
【0014】
【作用】本発明の薄膜抵抗素子を含む多層配線基板の製
造方法は、絶縁膜上に形成されたAl/Cr・SiO2
膜をウエットエッチングにより加工を施すときにエッチ
ング残りの発生しやすい、例えば、ポリイミドのような
有機膜上に成膜された、Cr・SiO2薄膜に対しても十
分なエッチング力を持つエッチング液を見出し下層の回
路パタ−ンとの接続用スル−ホ−ルの加工が精度良くで
きることを特徴とした製造方法である。。また、上層の
金属であるAlに対して、Cr・SiO2膜端部から順テ
−パ形状に加工できることも特徴とした。
造方法は、絶縁膜上に形成されたAl/Cr・SiO2
膜をウエットエッチングにより加工を施すときにエッチ
ング残りの発生しやすい、例えば、ポリイミドのような
有機膜上に成膜された、Cr・SiO2薄膜に対しても十
分なエッチング力を持つエッチング液を見出し下層の回
路パタ−ンとの接続用スル−ホ−ルの加工が精度良くで
きることを特徴とした製造方法である。。また、上層の
金属であるAlに対して、Cr・SiO2膜端部から順テ
−パ形状に加工できることも特徴とした。
【0015】
【実施例】本発明の実施例について図1を用いて製造方
法を以下に説明する。まず本発明の実験に用いた試料に
ついて述べる。基板としては、アルミナ系セラミック基
板(10cm×10cm)または、板ガラス(10cm×
10cm)を用いた。この基板に回路パタ−ンを形成
し、これらの基板全面にポリイミドをスピン塗布し、所
定温度で段階的にベ−クおよび硬化させた。ポリイミド
の最終膜厚は、14μmとした。これをスパッタ装置に
入れ、所定条件で真空加熱乾燥を行い、ポリイミド表面
に、Cr・SiO2(組成Cr:SiO2=66wt%:3
4wt%)、Alの順に連続スパッタ成膜を行った
(1)。スパッタ条件は、以下の通りである。
法を以下に説明する。まず本発明の実験に用いた試料に
ついて述べる。基板としては、アルミナ系セラミック基
板(10cm×10cm)または、板ガラス(10cm×
10cm)を用いた。この基板に回路パタ−ンを形成
し、これらの基板全面にポリイミドをスピン塗布し、所
定温度で段階的にベ−クおよび硬化させた。ポリイミド
の最終膜厚は、14μmとした。これをスパッタ装置に
入れ、所定条件で真空加熱乾燥を行い、ポリイミド表面
に、Cr・SiO2(組成Cr:SiO2=66wt%:3
4wt%)、Alの順に連続スパッタ成膜を行った
(1)。スパッタ条件は、以下の通りである。
【0016】1)Cr・SiO2スパッタ 投入電力(RF)=1.0 kw(2分) 0.5 kw(2分) 0.25kw(2分) Ar圧力=0.2 Pa 2)Alスパッタ 投入電力(DC)=4.0 kw(8分40秒) Ar圧力=0.2 Pa 3)Cr・SiO2膜厚:2000Å 4)Al膜厚:4000Å 以上のように成膜した、Al/Cr・SiO2薄膜上に
ポジ形レジストを用いて所定の条件によりレジストパタ
−ンを形成した(2)。次いで、このレジストパタ−ン
をマスクとして、Alのエッチングを行なった。Alの
エッチング条件は、以下の通りである。
ポジ形レジストを用いて所定の条件によりレジストパタ
−ンを形成した(2)。次いで、このレジストパタ−ン
をマスクとして、Alのエッチングを行なった。Alの
エッチング条件は、以下の通りである。
【0017】Alのエッチング条件: 1)エッチング液組成:リン酸78部(体積分率) 硝 酸 2部(体積分率) 酢 酸15部(体積分率) 水 5部(体積分率) 2)液 温:40℃ 3)エッチング時間:ジャストエッチング時間+30秒 上記、Alエッチング液を調製し、これを、ウォ−タバ
ス中、所定温度に加温し、上記基板をエッチング液中に
浸漬静置し、Alをエッチングした。次に上記条件によ
りAlエッチングの完了したサンプル基板を続けてCr
・SiO2膜のエッチングを行なった(3)。次いで、サ
ンプル基板を洗浄、乾燥後、ホトレジスト剥離液を用い
てレジストを剥離した(4)。その後、上記各工程を終
えたサンプル基板に下層の回路パタ−ンと接続するため
に絶縁膜にスル−ホ−ルを形成する(5)。形成方法
は、ドライエッチング技術又は、ウエットエッチング技
術のどちらを用いても形成できる。次に、下層と上層を
電気的導通を得るために基板表面全域にアルミニウム膜
をスパッタ成膜する(6)。スパッタ条件は、以下の通
りである。
ス中、所定温度に加温し、上記基板をエッチング液中に
浸漬静置し、Alをエッチングした。次に上記条件によ
りAlエッチングの完了したサンプル基板を続けてCr
・SiO2膜のエッチングを行なった(3)。次いで、サ
ンプル基板を洗浄、乾燥後、ホトレジスト剥離液を用い
てレジストを剥離した(4)。その後、上記各工程を終
えたサンプル基板に下層の回路パタ−ンと接続するため
に絶縁膜にスル−ホ−ルを形成する(5)。形成方法
は、ドライエッチング技術又は、ウエットエッチング技
術のどちらを用いても形成できる。次に、下層と上層を
電気的導通を得るために基板表面全域にアルミニウム膜
をスパッタ成膜する(6)。スパッタ条件は、以下の通
りである。
【0018】Alスパッタ 投入電力(DC)=4.0kw(1時間20分) Ar圧
力=0.2Pa Al膜厚:4μm 基板全面にAlスパッタ成膜されたサンプル基板を、電
極形成部分を除く上記Cr・SiO2膜上のAl膜をウエ
ットエッチングにより除去する(7)。
力=0.2Pa Al膜厚:4μm 基板全面にAlスパッタ成膜されたサンプル基板を、電
極形成部分を除く上記Cr・SiO2膜上のAl膜をウエ
ットエッチングにより除去する(7)。
【0019】以上のような工程で、薄膜抵抗素子を含む
多層配線基板を製造した。しかし、従来技術では、Cr
・SiO2膜のエッチングの際(エッチング組成は、表1
中、No.1)、有機絶縁膜のポリイミド表面にエッチ
ング残りが多く、次の工程でのスル−ホ−ル形成に悪影
響を及ぼした。これは、従来技術でのCr・SiO2膜の
エッチング液の、除去能力が弱く完全にエッチング出来
ないために発生した。そこで、Cr・SiO2膜のエッチ
ングを量産性、再現性、の観点よりウエットエッチング
方法で薄膜抵抗素子の形成を行い新規なCr・SiO2膜
のエッチング液を探索し、薄膜抵抗素子を含む多層配線
基板の製造を行った。
多層配線基板を製造した。しかし、従来技術では、Cr
・SiO2膜のエッチングの際(エッチング組成は、表1
中、No.1)、有機絶縁膜のポリイミド表面にエッチ
ング残りが多く、次の工程でのスル−ホ−ル形成に悪影
響を及ぼした。これは、従来技術でのCr・SiO2膜の
エッチング液の、除去能力が弱く完全にエッチング出来
ないために発生した。そこで、Cr・SiO2膜のエッチ
ングを量産性、再現性、の観点よりウエットエッチング
方法で薄膜抵抗素子の形成を行い新規なCr・SiO2膜
のエッチング液を探索し、薄膜抵抗素子を含む多層配線
基板の製造を行った。
【0020】
【表1】
【0021】表1に新規なCr・SiO2膜のエッチング
液組成を示す。
液組成を示す。
【0022】表1中、No.2のエッチング液組成は、
エッチング残りは、無いもののCr・SiO2膜のアンダ
−カットが発生し、隙間に溜った汚染物の染み出しによ
り下層との回路パタ−ン接続用のスル−ホ−ル加工に悪
影響がでた。No.3のエッチング液組成は、ポリイミ
ド表面にエッチング残りが発生した。Cr・SiO2膜の
アンダ−カット無く、パタ−ン端部は、順テ−パ形状で
良い結果を得た。
エッチング残りは、無いもののCr・SiO2膜のアンダ
−カットが発生し、隙間に溜った汚染物の染み出しによ
り下層との回路パタ−ン接続用のスル−ホ−ル加工に悪
影響がでた。No.3のエッチング液組成は、ポリイミ
ド表面にエッチング残りが発生した。Cr・SiO2膜の
アンダ−カット無く、パタ−ン端部は、順テ−パ形状で
良い結果を得た。
【0023】No.4のエッチング液組成は、No.3同
様の結果となった。No.5のエッチング液組成は、エ
ッチング残りも無く、Cr・SiO2膜のアンダ−カット
も無ない結果となり満足するものが得られた。特にポリ
イミド表面にエッチング残りを無くすことができた。
様の結果となった。No.5のエッチング液組成は、エ
ッチング残りも無く、Cr・SiO2膜のアンダ−カット
も無ない結果となり満足するものが得られた。特にポリ
イミド表面にエッチング残りを無くすことができた。
【0024】以上述べてきたように、新規なCr・Si
O2膜の最適なエッチング液組成を見出すことが出来、
これを用いてエッチング残りなく、Cr・SiO2膜のア
ンダ−カットをゼロにでき膜端部をじ順テ−パ形状に加
工出来たことが示された。そこで、このエッチング液組
成を用いて、ポリイミド薄膜上のAl/Cr・SiO2の
2層膜をエッチングして薄膜抵抗素子を含む多層配線基
板の製造を行った所、信頼性が高い下層との回路パタ−
ン接続用のスル−ホ−ル加工が出来た。また、電極用A
l膜にCr・SiO2膜端部からのマイクロクラックの発
生が無い、信頼性の高い薄膜抵抗素子の形成が出来た。
O2膜の最適なエッチング液組成を見出すことが出来、
これを用いてエッチング残りなく、Cr・SiO2膜のア
ンダ−カットをゼロにでき膜端部をじ順テ−パ形状に加
工出来たことが示された。そこで、このエッチング液組
成を用いて、ポリイミド薄膜上のAl/Cr・SiO2の
2層膜をエッチングして薄膜抵抗素子を含む多層配線基
板の製造を行った所、信頼性が高い下層との回路パタ−
ン接続用のスル−ホ−ル加工が出来た。また、電極用A
l膜にCr・SiO2膜端部からのマイクロクラックの発
生が無い、信頼性の高い薄膜抵抗素子の形成が出来た。
【0025】なを、本発明の製造方法で適用しているC
r・SiO2膜のエッチング液組成は、Al/Cr・Si
O2膜が形成されている絶縁膜が上記実施例に限定され
るものではなく、SiO2膜などにも適用できる。
r・SiO2膜のエッチング液組成は、Al/Cr・Si
O2膜が形成されている絶縁膜が上記実施例に限定され
るものではなく、SiO2膜などにも適用できる。
【0026】
【発明の効果】本発明は、高性能、高信頼性の薄膜抵抗
素子を含む多層配線基板の製造方法を与えるものであ
り、特に、Al/Cr・SiO2の多層金属薄膜をウェッ
トエッチング加工するにあたり、Cr・SiO2のエッチ
ングの際にCr・SiO2膜がポリイミドの様な有機薄膜
上に形成された場合においても、Cr・SiO2のエッチ
ング残りが発生することなく出来ること、また、アンダ
−カットが発生しないため隙間に溜った汚染物の染み出
しが無いことにより、信頼性が高い下層との回路パタ−
ン接続用のスル−ホ−ル加工が出来る。また、Al/C
r・SiO2積層膜を順テ−パ形状に加工できる。従っ
て、集積回路素子のマイクロチップキャリヤあるいは、
マルチチップモジュ−ル基板等の実装基板に内臓され
る、薄膜抵抗素子を信頼性高く形成できる。
素子を含む多層配線基板の製造方法を与えるものであ
り、特に、Al/Cr・SiO2の多層金属薄膜をウェッ
トエッチング加工するにあたり、Cr・SiO2のエッチ
ングの際にCr・SiO2膜がポリイミドの様な有機薄膜
上に形成された場合においても、Cr・SiO2のエッチ
ング残りが発生することなく出来ること、また、アンダ
−カットが発生しないため隙間に溜った汚染物の染み出
しが無いことにより、信頼性が高い下層との回路パタ−
ン接続用のスル−ホ−ル加工が出来る。また、Al/C
r・SiO2積層膜を順テ−パ形状に加工できる。従っ
て、集積回路素子のマイクロチップキャリヤあるいは、
マルチチップモジュ−ル基板等の実装基板に内臓され
る、薄膜抵抗素子を信頼性高く形成できる。
【0027】また、本発明で適用しているのエッチング
液は、1回のホトレジスト工程で、エッチング液を切り
替えながら上層から順にエッチングを施すことが出来、
その間レジストが剥離することがないため、プロセスが
大巾に簡略化できる。
液は、1回のホトレジスト工程で、エッチング液を切り
替えながら上層から順にエッチングを施すことが出来、
その間レジストが剥離することがないため、プロセスが
大巾に簡略化できる。
【0028】また、エッチング力が強いため、有機薄膜
の様な反応性に富む下地材料の上に形成されたCr・S
iO2に対してもエッチング力を失わない。このことか
らも判るようにプロセス変動による膜質変化に対しても
ある程度対応できるものであり、Al/Cr・SiO2成
膜プロセスに対するマ−ジンが広く、かつ下地絶縁膜に
依らず、完全なCr・SiO2エッチング除去が達成でき
る。
の様な反応性に富む下地材料の上に形成されたCr・S
iO2に対してもエッチング力を失わない。このことか
らも判るようにプロセス変動による膜質変化に対しても
ある程度対応できるものであり、Al/Cr・SiO2成
膜プロセスに対するマ−ジンが広く、かつ下地絶縁膜に
依らず、完全なCr・SiO2エッチング除去が達成でき
る。
【図1】本発明の薄膜抵抗素子を含む多層配線基板の製
造方法で見い出したエッチング液での製造方法を示す図
である。
造方法で見い出したエッチング液での製造方法を示す図
である。
【図2】従来技術で使用したエッチング液での製造方法
を示す図である。
を示す図である。
1…Al層、2…Cr・SiO2層、3…ポリイミド絶縁
層、4…ムライト基板または青板ガラス、5…レジスト
パタ−ン、6…下層回路パタ−ン、7…エッチング残
渣、8…エッチング汚染物、9…Al電極層、10…A
l電極マイクロクラック、11…変形したスル−ホ−
ル、12…Cr・SiO2のアンダ−カット。
層、4…ムライト基板または青板ガラス、5…レジスト
パタ−ン、6…下層回路パタ−ン、7…エッチング残
渣、8…エッチング汚染物、9…Al電極層、10…A
l電極マイクロクラック、11…変形したスル−ホ−
ル、12…Cr・SiO2のアンダ−カット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 稔 神奈川県秦野市堀山下1番地株式会社日立 製作所神奈川工場内
Claims (7)
- 【請求項1】絶縁層上に、抵抗膜を膜厚0.1〜0.5μ
mに形成する工程、上記抵抗膜全面にアルミニウムを膜
厚0.1〜10μmに形成する工程、上記アルミニウム
膜上にホトレジストのパタ−ンを形成する工程、ウエッ
トエッチング法により上記アルミニウム膜を所定のパタ
−ンに形成する工程、続いてウエットエッチング法によ
り、アルミニウム膜が除去された領域の抵抗膜を除去す
る工程、上記ホトレジストを除去する工程、さらに、上
記各工程を終えた基板に下層の回路パタ−ンと接続する
ためにスル−ホ−ルを形成する工程、下層と上層を電気
的導通を得るために基板表面全域に膜厚0.1〜10μ
mのアルミニウム膜を形成する工程、電極形成部分を除
く上記抵抗膜上のアルミニウム膜をウエットエッチング
法により除去する工程を含むことを特徴とする抵抗素子
多層配線基板の製造方法。 - 【請求項2】該抵抗膜において、その材料が、クロム及
び二酸化珪素の混合物であり、クロム/二酸化珪素重量
比が3〜1の組成であることを特徴とする請求項1記載
の抵抗素子多層配線基板の製造方法。 - 【請求項3】請求項1記載の抵抗素子形成に用いるエッ
チング液として無機酸、フッ酸、フッ化アンモニウムか
らなることを特徴とする抵抗膜のエッチング液組成物。 - 【請求項4】該抵抗膜のエッチング液において、無機酸
が、塩酸及びリン酸の混合物であることを、特徴とする
請求項3記載の抵抗膜のエッチング液組成物。 - 【請求項5】該抵抗膜が有機絶縁膜表面上に形成されて
いることを特徴とする請求項1記載の抵抗素子多層配線
基板の製造方法。 - 【請求項6】該抵抗膜が有機絶縁膜表面上に形成されて
いても抵抗膜がエッチング出来、かつエッチング残りが
ないことを特徴とする請求項4記載の抵抗膜のエッチン
グ液組成物。 - 【請求項7】上層回路パタ−ンと下層回路パタ−ンを電
気的導通を信頼性高く得ることができることを特徴とす
る請求項1記載の抵抗素子多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15644792A JPH05347357A (ja) | 1992-06-16 | 1992-06-16 | 抵抗素子多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15644792A JPH05347357A (ja) | 1992-06-16 | 1992-06-16 | 抵抗素子多層配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05347357A true JPH05347357A (ja) | 1993-12-27 |
Family
ID=15627953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15644792A Pending JPH05347357A (ja) | 1992-06-16 | 1992-06-16 | 抵抗素子多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05347357A (ja) |
-
1992
- 1992-06-16 JP JP15644792A patent/JPH05347357A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04185693A (ja) | 抵抗膜のエッチング液組成物及びそれを使用したエッチング方法 | |
JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
US7005722B2 (en) | RC terminator and production method therefor | |
JPH05347357A (ja) | 抵抗素子多層配線基板の製造方法 | |
JPH0513933A (ja) | プリント配線板の導体パターン及びその形成方法 | |
JP2960536B2 (ja) | 薄膜抵抗素子の形成方法 | |
US6808641B2 (en) | Method of wiring formation and method for manufacturing electronic components | |
JPH05259615A (ja) | 回路導体の形成方法 | |
JP2530008B2 (ja) | 配線基板の製造方法 | |
JP2003347706A (ja) | 導電膜の形成方法 | |
JPH0151076B2 (ja) | ||
US20180054899A1 (en) | Circuit board and method of forming same | |
JP4328134B2 (ja) | プリント配線基板の製造方法 | |
JPH10135077A (ja) | 薄膜キャパシタ | |
JP2000082877A (ja) | 薄膜回路基板の製造方法 | |
JPS62295494A (ja) | 高速素子実装用回路基板の製造方法 | |
JPH05308182A (ja) | 膜回路基板の製造方法 | |
JPH07161712A (ja) | パターン形成方法 | |
JPS6155799B2 (ja) | ||
JPH05183273A (ja) | 多層配線基板装置とその製造方法ならびにそれを用いた電子装置 | |
JP2699924B2 (ja) | セラミック基板及びその製造方法 | |
JPH06275938A (ja) | 微細配線の形成方法 | |
JPH0682909B2 (ja) | 抵抗体付セラミック回路板の製造方法 | |
JPH0684907A (ja) | 薄膜多層基板の製造方法 | |
JP2001168494A (ja) | プリント基板の製造方法 |