JPH05344006A - 巡回符号生成装置及び巡回符号生成方法 - Google Patents
巡回符号生成装置及び巡回符号生成方法Info
- Publication number
- JPH05344006A JPH05344006A JP15206392A JP15206392A JPH05344006A JP H05344006 A JPH05344006 A JP H05344006A JP 15206392 A JP15206392 A JP 15206392A JP 15206392 A JP15206392 A JP 15206392A JP H05344006 A JPH05344006 A JP H05344006A
- Authority
- JP
- Japan
- Prior art keywords
- input
- check bit
- change
- code word
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 巡回符号生成装置及び方法に関し、入力の符
号語に対して一部内容を書き換えて巡回符号を新たに生
成する装置及び方法において、入力符号語の検査ビット
部を全て０にする操作を不要とすることにより、符号語
検査部と符号語生成部とを構成する手段の共通化を可能
とし、構成を簡単化することを目的とする。 【構成】 入力巡回符号の一部を書き換えて新たな巡回
符号を生成する装置において、一部を書き換えたことに
より変化した入力符号語を生成多項式で割った剰余を演
算し、変化した符号語中の検査ビットと上記剰余との排
他的論理和を取り、この排他的論理和を変化した符号語
中の新たな検査ビットとして新たな符号語を生成するよ
うに構成する。
号語に対して一部内容を書き換えて巡回符号を新たに生
成する装置及び方法において、入力符号語の検査ビット
部を全て０にする操作を不要とすることにより、符号語
検査部と符号語生成部とを構成する手段の共通化を可能
とし、構成を簡単化することを目的とする。 【構成】 入力巡回符号の一部を書き換えて新たな巡回
符号を生成する装置において、一部を書き換えたことに
より変化した入力符号語を生成多項式で割った剰余を演
算し、変化した符号語中の検査ビットと上記剰余との排
他的論理和を取り、この排他的論理和を変化した符号語
中の新たな検査ビットとして新たな符号語を生成するよ
うに構成する。
Description
【０００１】
【産業上の利用分野】本発明は、入力の符号語の情報ビ
ットの内容を書き換えた場合の巡回符号生成装置及び方
法に関する。図１０に本発明及び従来技術に適用される
巡回符号の符号語の構成を示す。同図において、周知の
ように、符号語は情報ビットと検査ビットからなってい
る。情報ビットは実際に通信に用いるデータであり、検
査ビットは誤り訂正能力を付加するために付けられたビ
ットである。検査ビットとして、本発明では巡回符号を
用いる。
ットの内容を書き換えた場合の巡回符号生成装置及び方
法に関する。図１０に本発明及び従来技術に適用される
巡回符号の符号語の構成を示す。同図において、周知の
ように、符号語は情報ビットと検査ビットからなってい
る。情報ビットは実際に通信に用いるデータであり、検
査ビットは誤り訂正能力を付加するために付けられたビ
ットである。検査ビットとして、本発明では巡回符号を
用いる。
【０００２】
【従来の技術】図１１は従来の中継装置における巡回符
号生成回路の構成例を示すブロック図である。同図にお
いて、剰余演算回路１１１とエラー訂正回路１１２は符
号語検査回路を構成しており、検査ビット初期値化回路
１１４、剰余演算回路１１５、及びセレクタ１１６は巡
回符号生成回路を構成している。
号生成回路の構成例を示すブロック図である。同図にお
いて、剰余演算回路１１１とエラー訂正回路１１２は符
号語検査回路を構成しており、検査ビット初期値化回路
１１４、剰余演算回路１１５、及びセレクタ１１６は巡
回符号生成回路を構成している。
【０００３】符号語検査回路と巡回符号生成回路とは、
ともに剰余演算回路を含んでいることに着目される。中
継装置１１０に入力される符号語は、エラーを含んでい
る可能性があるので、これを正しい符号語にするため
に、入力符号語を生成多項式で割った余りを剰余演算回
路１１１により求め、この剰余によりエラー訂正回路１
１２は符号語のエラービットを判定し、訂正することに
より、入力符号語を正しい符号語にする。
ともに剰余演算回路を含んでいることに着目される。中
継装置１１０に入力される符号語は、エラーを含んでい
る可能性があるので、これを正しい符号語にするため
に、入力符号語を生成多項式で割った余りを剰余演算回
路１１１により求め、この剰余によりエラー訂正回路１
１２は符号語のエラービットを判定し、訂正することに
より、入力符号語を正しい符号語にする。
【０００４】次いで、この正しい符号語に対して情報ビ
ット処理部１１３で中継に必要なビット変換を施して符
号語を変化させる。変化した符号語中の情報ビットの変
化に対応して、検査ビットを作成し直す必要がある。こ
のために、従来は検査ビット初期値化回路１１４にて検
査ビットをオール０としていた。そして、検査ビットオ
ール０の符号語を生成多項式で割った余りを剰余演算回
路１１５により求め、この剰余を新たな検査ビットと
し、セレクタ１１６にてオール０の検査ビットを上記新
たな検査ビットに置き換えて、正しい符号語として、中
継装置１１０から出力していた。
ット処理部１１３で中継に必要なビット変換を施して符
号語を変化させる。変化した符号語中の情報ビットの変
化に対応して、検査ビットを作成し直す必要がある。こ
のために、従来は検査ビット初期値化回路１１４にて検
査ビットをオール０としていた。そして、検査ビットオ
ール０の符号語を生成多項式で割った余りを剰余演算回
路１１５により求め、この剰余を新たな検査ビットと
し、セレクタ１１６にてオール０の検査ビットを上記新
たな検査ビットに置き換えて、正しい符号語として、中
継装置１１０から出力していた。
【０００５】上記のように、従来の巡回符号生成の回路
構成では、入力符号語の検査には、受信した符号語を直
接剰余回路１１１に入力し、その剰余から符号語に生じ
た誤りを判別しているので、検査ビット初期値化回路は
存在していない。一方、情報ビット処理部１１３による
処理の後は、巡回符号生成回路においては、検査ビット
初期値化回路１１４を介してから剰余演算回路１１５に
て剰余を求めていた。
構成では、入力符号語の検査には、受信した符号語を直
接剰余回路１１１に入力し、その剰余から符号語に生じ
た誤りを判別しているので、検査ビット初期値化回路は
存在していない。一方、情報ビット処理部１１３による
処理の後は、巡回符号生成回路においては、検査ビット
初期値化回路１１４を介してから剰余演算回路１１５に
て剰余を求めていた。
【０００６】
【発明が解決しようとする課題】このように、中継装置
等の、入力の符号語に対して一部内容を書き換えて巡回
符号を新たに生成する従来の装置においては、検査回路
中の剰余演算回路には入力が直接接続されており、巡回
符号生成回路では検査ビット初期値化回路を介して入力
が接続されているので、検査回路中の剰余演算回路１１
１と、巡回符号生成回路中の剰余演算回路１１５とを単
一の回路で共用することが出来ないという問題がある。
また、入力符号語の検査ビット部に全て０を代入しなけ
ればならならず、処理が煩雑であるという問題がある。
さらに、中継装置等の出力の符号語の再計算のために、
検査ビット初期値化回路が必要であるので、回路構成が
複雑となるという問題がある。
等の、入力の符号語に対して一部内容を書き換えて巡回
符号を新たに生成する従来の装置においては、検査回路
中の剰余演算回路には入力が直接接続されており、巡回
符号生成回路では検査ビット初期値化回路を介して入力
が接続されているので、検査回路中の剰余演算回路１１
１と、巡回符号生成回路中の剰余演算回路１１５とを単
一の回路で共用することが出来ないという問題がある。
また、入力符号語の検査ビット部に全て０を代入しなけ
ればならならず、処理が煩雑であるという問題がある。
さらに、中継装置等の出力の符号語の再計算のために、
検査ビット初期値化回路が必要であるので、回路構成が
複雑となるという問題がある。
【０００７】本発明の目的は、入力の符号語に対して一
部内容を書き換えて巡回符号を新たに生成する装置にお
いて、入力符号語の検査ビット部を全て０にする操作を
不要とすることにより、符号語検査部と符号語生成部と
を構成する回路の共通化を可能とし、回路構成を簡単化
することにある。
部内容を書き換えて巡回符号を新たに生成する装置にお
いて、入力符号語の検査ビット部を全て０にする操作を
不要とすることにより、符号語検査部と符号語生成部と
を構成する回路の共通化を可能とし、回路構成を簡単化
することにある。
【０００８】
【課題を解決するための手段】図１は、本発明の第一の
態様の原理説明図である。同図において、入力巡回符号
の一部を書き換えて新たな巡回符号を生成する装置にお
ける巡回符号生成装置が示されており、１は上記一部を
書き換えたことにより変化した入力符号語を生成多項式
で割った余りを演算する生成多項式剰余演算手段、２は
変化した符号語中の検査ビットと、生成多項式剰余演算
手段１の出力との排他的論理和を取る排他的論理和手
段、３は排他的論理和手段２の出力を変化した符号語中
の新たな検査ビットとして新たな符号語を生成する選択
手段である。
態様の原理説明図である。同図において、入力巡回符号
の一部を書き換えて新たな巡回符号を生成する装置にお
ける巡回符号生成装置が示されており、１は上記一部を
書き換えたことにより変化した入力符号語を生成多項式
で割った余りを演算する生成多項式剰余演算手段、２は
変化した符号語中の検査ビットと、生成多項式剰余演算
手段１の出力との排他的論理和を取る排他的論理和手
段、３は排他的論理和手段２の出力を変化した符号語中
の新たな検査ビットとして新たな符号語を生成する選択
手段である。
【０００９】図２は、本発明の第二の態様の原理説明図
である。同図において、入力巡回符号の一部を書き換え
て新たな巡回符号を生成する装置における巡回符号生成
装置が示されており、４は入力符号語の変更前の情報
と、入力符号語の変更後の情報と、入力符号語の変更位
置に基づいて、入力符号語中の検査ビットの変化を生成
する検査ビット変化生成手段、５は変化した符号語中の
検査ビットと、検査ビット変化生成手段４の出力との排
他的論理和を取る排他的論理和手段、６は排他的論理和
手段５の出力を変化した符号語中の新たな検査ビットと
して新たな符号語を生成する選択手段である。
である。同図において、入力巡回符号の一部を書き換え
て新たな巡回符号を生成する装置における巡回符号生成
装置が示されており、４は入力符号語の変更前の情報
と、入力符号語の変更後の情報と、入力符号語の変更位
置に基づいて、入力符号語中の検査ビットの変化を生成
する検査ビット変化生成手段、５は変化した符号語中の
検査ビットと、検査ビット変化生成手段４の出力との排
他的論理和を取る排他的論理和手段、６は排他的論理和
手段５の出力を変化した符号語中の新たな検査ビットと
して新たな符号語を生成する選択手段である。
【００１０】図３は、本発明の第三の態様の原理説明図
である。同図において、入力巡回符号の一部を書き換え
て新たな巡回符号を生成する装置における故障検出装置
が示されており、１は一部を書き換えたことにより変化
した符号語を生成多項式で割った余りを演算する生成多
項式剰余演算手段、２は入力符号語の変更前の情報と、
入力符号語の変更後の情報と、入力符号語の変更位置に
基づいて、入力符号語中の検査ビットの変化を生成する
検査ビット変化生成手段、７は生成多項式剰余演算手段
１の出力と検査ビット変化生成手段４の出力とが不一致
となるとき故障情報を出力する比較手段である。
である。同図において、入力巡回符号の一部を書き換え
て新たな巡回符号を生成する装置における故障検出装置
が示されており、１は一部を書き換えたことにより変化
した符号語を生成多項式で割った余りを演算する生成多
項式剰余演算手段、２は入力符号語の変更前の情報と、
入力符号語の変更後の情報と、入力符号語の変更位置に
基づいて、入力符号語中の検査ビットの変化を生成する
検査ビット変化生成手段、７は生成多項式剰余演算手段
１の出力と検査ビット変化生成手段４の出力とが不一致
となるとき故障情報を出力する比較手段である。
【００１１】
【作用】図１に示した本発明の第一の態様によれば、生
成多項式剰余演算手段１の出力に得られる剰余中の
“１”は、対応する位置の検査ビットが上記一部を書き
換えたことにより変化すべきことを示しており、従って
この位置の検査ビットを反転すべく排他的論理和手段２
により生成多項式剰余演算手段１の出力と符号語中の検
査ビットとの排他的論理和を取り、新たな検査ビットと
する。選択手段３では、こうして得られた新たな検査ビ
ットで元の検査ビットを書き換えて、この書き換えた検
査ビットと情報ビットとからなる符号語を正しい符号語
として出力する。セレクタ７の出力に得られた正しい符
号語を生成多項式で割ると、当然のことながら余りは０
となる。
成多項式剰余演算手段１の出力に得られる剰余中の
“１”は、対応する位置の検査ビットが上記一部を書き
換えたことにより変化すべきことを示しており、従って
この位置の検査ビットを反転すべく排他的論理和手段２
により生成多項式剰余演算手段１の出力と符号語中の検
査ビットとの排他的論理和を取り、新たな検査ビットと
する。選択手段３では、こうして得られた新たな検査ビ
ットで元の検査ビットを書き換えて、この書き換えた検
査ビットと情報ビットとからなる符号語を正しい符号語
として出力する。セレクタ７の出力に得られた正しい符
号語を生成多項式で割ると、当然のことながら余りは０
となる。
【００１２】この第一の態様によれば、剰余演算をする
前に符号語中の検査ビットを初期値０にする必要はな
く、直接に入力された符号語を剰余演算手段に入力でき
るので、符号語検査回路中の剰余演算手段（例えば、図
１１の剰余演算回路１１１）と回路を共通化できる。図
２に示した本発明の第二の態様によれば、検査ビット変
化生成手段４は変更前の情報と変更後の情報と変更位置
に基づいて、検査ビット中の変化した位置を“１”とす
る符号を出力する。即ち、検査ビット変化生成手段４の
出力中の“１”は、対応する位置の検査ビットが上記一
部を書き換えたことにより変化すべきことを示してお
り、従ってこの位置の検査ビットを反転すべく排他的論
理和手段５により検査ビット変化生成手段４の出力と符
号語中の検査ビットとの排他的論理和を取り、新たな検
査ビットとする。選択手段６では、図１の選択手段３と
同様に新たな検査ビットで元の検査ビットを書き換え
て、この書き換えた検査ビットと情報ビットとからなる
符号語を正しい符号語として出力する。セレクタ７の出
力に得られた正しい符号語を生成多項式で割ると、当然
のことながら余りは０となる。
前に符号語中の検査ビットを初期値０にする必要はな
く、直接に入力された符号語を剰余演算手段に入力でき
るので、符号語検査回路中の剰余演算手段（例えば、図
１１の剰余演算回路１１１）と回路を共通化できる。図
２に示した本発明の第二の態様によれば、検査ビット変
化生成手段４は変更前の情報と変更後の情報と変更位置
に基づいて、検査ビット中の変化した位置を“１”とす
る符号を出力する。即ち、検査ビット変化生成手段４の
出力中の“１”は、対応する位置の検査ビットが上記一
部を書き換えたことにより変化すべきことを示してお
り、従ってこの位置の検査ビットを反転すべく排他的論
理和手段５により検査ビット変化生成手段４の出力と符
号語中の検査ビットとの排他的論理和を取り、新たな検
査ビットとする。選択手段６では、図１の選択手段３と
同様に新たな検査ビットで元の検査ビットを書き換え
て、この書き換えた検査ビットと情報ビットとからなる
符号語を正しい符号語として出力する。セレクタ７の出
力に得られた正しい符号語を生成多項式で割ると、当然
のことながら余りは０となる。
【００１３】この第二の態様によれば、予め正しい符号
語から一部値を変更させたことにともなって検査ビット
を再計算する場合に、変化させる前の値と変化後の値か
ら検査ビット変化生成手段４により、その検査ビットの
変化を計算する回路の構成が可能となり、従来のような
検査ビット初期値化回路は不要になる。図３に示した本
発明の第三の態様によれば、剰余演算手段１の出力と検
査ビット変化生成手段４の出力とが不一致となったとき
は、故障情報を出力するので、自律的な故障検出が可能
となる。
語から一部値を変更させたことにともなって検査ビット
を再計算する場合に、変化させる前の値と変化後の値か
ら検査ビット変化生成手段４により、その検査ビットの
変化を計算する回路の構成が可能となり、従来のような
検査ビット初期値化回路は不要になる。図３に示した本
発明の第三の態様によれば、剰余演算手段１の出力と検
査ビット変化生成手段４の出力とが不一致となったとき
は、故障情報を出力するので、自律的な故障検出が可能
となる。
【００１４】尚、図１〜図３に示した原理は、ハードウ
エア及びソフトウエアのいずれよよっても実現可能であ
る。
エア及びソフトウエアのいずれよよっても実現可能であ
る。
【００１５】
【実施例】図４は本発明の第一の態様の実施例による巡
回符号生成回路を示すブロック図である。同図におい
て、１６ビット並列入力ＣＲＣ−１０符号語生成回路が
示されており、４１は剰余演算回路であって図１の剰余
演算手段１に相当するもの、４２は排他的論理和回路で
あって図１の排他的論理和手段に相当するもの、４３は
セレクタ（ＳＥＬ）であって図１の選択手段３に相当す
るものである。４４及び４５はそれぞれＤ型フリップフ
ロップである。１６ビットの入力データ（ＤＡＴＡ）
は、剰余演算回路４１に入力されて生成多項式で割った
余りが求められる。この剰余の各ビットと、フリップフ
ロップ４４にラッチされている入力データ中の検査ビッ
トである元の検査ビット（ＣＲＣ）の各ビットの値との
排他的論理和（ＸＯＲ）を１０個のＸＯＲからなる排他
的論理和回路４２で求める。セレクタ４３は排他的論理
和回路４２の出力が“１”のときは排他的論理和回路４
２の出力を選択し、排他的論理和回路４２の出力が
“０”のときはフリップフロップ４４の出力の符号語中
の対応する検査ビットを出力する。こうして、新たな検
査ビットが得られ、フリップフロップ４５において、入
力データである符号語の検査ビット領域（ＣＲＣ領域）
に書き込まれる。
回符号生成回路を示すブロック図である。同図におい
て、１６ビット並列入力ＣＲＣ−１０符号語生成回路が
示されており、４１は剰余演算回路であって図１の剰余
演算手段１に相当するもの、４２は排他的論理和回路で
あって図１の排他的論理和手段に相当するもの、４３は
セレクタ（ＳＥＬ）であって図１の選択手段３に相当す
るものである。４４及び４５はそれぞれＤ型フリップフ
ロップである。１６ビットの入力データ（ＤＡＴＡ）
は、剰余演算回路４１に入力されて生成多項式で割った
余りが求められる。この剰余の各ビットと、フリップフ
ロップ４４にラッチされている入力データ中の検査ビッ
トである元の検査ビット（ＣＲＣ）の各ビットの値との
排他的論理和（ＸＯＲ）を１０個のＸＯＲからなる排他
的論理和回路４２で求める。セレクタ４３は排他的論理
和回路４２の出力が“１”のときは排他的論理和回路４
２の出力を選択し、排他的論理和回路４２の出力が
“０”のときはフリップフロップ４４の出力の符号語中
の対応する検査ビットを出力する。こうして、新たな検
査ビットが得られ、フリップフロップ４５において、入
力データである符号語の検査ビット領域（ＣＲＣ領域）
に書き込まれる。
【００１６】剰余演算回路４１はＣＲＣ剰余演算回路４
１１とＤ型フリップフロップ４１２とからなっている。
剰余演算回路４１の構成自体は、図１１に示した従来の
剰余演算回路１１５と同一である。ＣＲＣ剰余演算回路
４１１の機能を図５により説明する。ＣＲＣ剰余演算回
路４１１のＤ入力には入力データＤが入力され、Ｃ入力
には剰余演算回路４１の出力である前回の剰余（１０ビ
ット）が入力される。図５において、横軸はこれら入力
データＤと前回の剰余Ｃを示し、縦軸は今回の剰余Ｑを
示す。ＤとＣの各ビットには、出力Ｑの各ビットに対応
してどのビットの排他的論理和をとるかが○印で示され
ている。例えば、出力Ｑの第０ビットは、入力データＤ
中の１，Ａ，Ｂ，Ｃ，Ｄ，Ｅビット及び前回の剰余Ｃ中
の３，９ビットの排他的論理和を取ることにより得られ
る。同様に、出力Ｑの第９ビットは、入力データＤ中の
９，Ａ，Ｂ，Ｃ，Ｄビット及び前回の剰余Ｃ中の２，
８，９ビットの排他的論理和を取ることにより得られ
る。出力Ｑの他のビットについても、同様に図５の○印
から入力データＤ及び前回の剰余Ｃのどのビットの排他
的論理和から得られるかがわかる。
１１とＤ型フリップフロップ４１２とからなっている。
剰余演算回路４１の構成自体は、図１１に示した従来の
剰余演算回路１１５と同一である。ＣＲＣ剰余演算回路
４１１の機能を図５により説明する。ＣＲＣ剰余演算回
路４１１のＤ入力には入力データＤが入力され、Ｃ入力
には剰余演算回路４１の出力である前回の剰余（１０ビ
ット）が入力される。図５において、横軸はこれら入力
データＤと前回の剰余Ｃを示し、縦軸は今回の剰余Ｑを
示す。ＤとＣの各ビットには、出力Ｑの各ビットに対応
してどのビットの排他的論理和をとるかが○印で示され
ている。例えば、出力Ｑの第０ビットは、入力データＤ
中の１，Ａ，Ｂ，Ｃ，Ｄ，Ｅビット及び前回の剰余Ｃ中
の３，９ビットの排他的論理和を取ることにより得られ
る。同様に、出力Ｑの第９ビットは、入力データＤ中の
９，Ａ，Ｂ，Ｃ，Ｄビット及び前回の剰余Ｃ中の２，
８，９ビットの排他的論理和を取ることにより得られ
る。出力Ｑの他のビットについても、同様に図５の○印
から入力データＤ及び前回の剰余Ｃのどのビットの排他
的論理和から得られるかがわかる。
【００１７】図６は図５に示した各排他的論理和回路と
入出力線との結線図である。例えば、図５における入力
データＤの第５ビットと出力Ｑの第４ビットの交点にあ
る排他的論理和回路６０を考える。この場合、Ｄの第Ａ
ビットとＱの第４ビットの交点にある排他的論理和回路
６１の出力が、今考えている排他的論理和回路（ＸＯ
Ｒ）６０の一つの入力に入り、入力データＤの第４ビッ
トが排他的論理和回路６０の他の入力に入る。
入出力線との結線図である。例えば、図５における入力
データＤの第５ビットと出力Ｑの第４ビットの交点にあ
る排他的論理和回路６０を考える。この場合、Ｄの第Ａ
ビットとＱの第４ビットの交点にある排他的論理和回路
６１の出力が、今考えている排他的論理和回路（ＸＯ
Ｒ）６０の一つの入力に入り、入力データＤの第４ビッ
トが排他的論理和回路６０の他の入力に入る。
【００１８】こうして得られた１０ビットの出力ＱはＤ
型フリップフロップ４１２にラッチされる。Ｄ型フリッ
プフロップ４１２には符号語毎にリセット信号ＣＬＣＲ
ＳＴが入力されて内容がクリアされる。図７は本発明の
第二の態様の実施例による巡回符号生成回路を示すブロ
ック図である。同図において、１６ビット並列入力ＣＲ
Ｃ−１０符号語生成回路が示されており、７１は検査ビ
ット変化生成回路であって図２の検査ビット変化生成手
段４に相当するもの、７２は排他的論理和回路であって
図２の排他的論理和手段５に相当するもの、７３はセレ
クタ（ＳＥＬ）であって図２の選択手段６に相当するも
のである。７４はＤ型フリップフロップである。検査ビ
ット変化生成回路７１は８個のＸＯＲからなる排他的論
理和回路７１１と変換テーブル７１２からなっている。
排他的論理和回路７１１では、入力符号語の変更前の８
ビットの情報と、入力符号語の変更後の８ビットの情報
との排他的論理和が取られる。従って、排他的論理和回
路７１１の出力には変更すべきデータの位置が“１”な
っている８ビットのデータが出力される。変換テーブル
７１２には、排他的論理和回路７１１からの８ビットの
データと、変更すべき位置を示す変更アドレスの６ビッ
トが入力される。変換テーブルはＲＯＭで構成され、そ
の内容の一例を図８に示す。図８において、例えば、入
力される変更データが“１ａ”で、入力される変更アド
レスが“４”の場合、変換テーブル７１２からは“ｆ
ｄ”が出力される。これにより、検査ビットの変更すべ
き位置がわかる。
型フリップフロップ４１２にラッチされる。Ｄ型フリッ
プフロップ４１２には符号語毎にリセット信号ＣＬＣＲ
ＳＴが入力されて内容がクリアされる。図７は本発明の
第二の態様の実施例による巡回符号生成回路を示すブロ
ック図である。同図において、１６ビット並列入力ＣＲ
Ｃ−１０符号語生成回路が示されており、７１は検査ビ
ット変化生成回路であって図２の検査ビット変化生成手
段４に相当するもの、７２は排他的論理和回路であって
図２の排他的論理和手段５に相当するもの、７３はセレ
クタ（ＳＥＬ）であって図２の選択手段６に相当するも
のである。７４はＤ型フリップフロップである。検査ビ
ット変化生成回路７１は８個のＸＯＲからなる排他的論
理和回路７１１と変換テーブル７１２からなっている。
排他的論理和回路７１１では、入力符号語の変更前の８
ビットの情報と、入力符号語の変更後の８ビットの情報
との排他的論理和が取られる。従って、排他的論理和回
路７１１の出力には変更すべきデータの位置が“１”な
っている８ビットのデータが出力される。変換テーブル
７１２には、排他的論理和回路７１１からの８ビットの
データと、変更すべき位置を示す変更アドレスの６ビッ
トが入力される。変換テーブルはＲＯＭで構成され、そ
の内容の一例を図８に示す。図８において、例えば、入
力される変更データが“１ａ”で、入力される変更アド
レスが“４”の場合、変換テーブル７１２からは“ｆ
ｄ”が出力される。これにより、検査ビットの変更すべ
き位置がわかる。
【００１９】１６ビットの入力データ中の情報ビットを
除く１０ビットの検査ビットと、変換テーブル７１２の
１０ビットの出力とは、排他的論理和回路７２に入力さ
れ、各ビット毎に排他的論理和が取られる。セレクタ７
３は排他的論理和回路７２の出力が“１”のときは排他
的論理和回路７２の出力を選択し、排他的論理和回路７
２の出力が“０”のときは入力データ中の検査ビットを
出力する。こうして、新たな検査ビットが得られ、フリ
ップフロップ７４において、入力データである符号語の
検査ビット領域（ＣＲＣ領域）に書き込まれる。
除く１０ビットの検査ビットと、変換テーブル７１２の
１０ビットの出力とは、排他的論理和回路７２に入力さ
れ、各ビット毎に排他的論理和が取られる。セレクタ７
３は排他的論理和回路７２の出力が“１”のときは排他
的論理和回路７２の出力を選択し、排他的論理和回路７
２の出力が“０”のときは入力データ中の検査ビットを
出力する。こうして、新たな検査ビットが得られ、フリ
ップフロップ７４において、入力データである符号語の
検査ビット領域（ＣＲＣ領域）に書き込まれる。
【００２０】図７の構成において、書き換える情報ビッ
トの位置が予め決まっている場合には、その位置を与え
る必要はない。上記第一及び第二の実施例において、入
力データは、１６ビットに限らず、また、並列入力に代
えて直列入力としてもよい。さらに、ＣＲＣ−１０符号
を利用した例を説明したが、他の符号化を採用してもよ
い。また、剰余演算回路及び差分検出回路の構成は、排
他的論理和回路（ＸＯＲゲート）で構成した例を説明し
たが、ＲＯＭを用いてもよい。
トの位置が予め決まっている場合には、その位置を与え
る必要はない。上記第一及び第二の実施例において、入
力データは、１６ビットに限らず、また、並列入力に代
えて直列入力としてもよい。さらに、ＣＲＣ−１０符号
を利用した例を説明したが、他の符号化を採用してもよ
い。また、剰余演算回路及び差分検出回路の構成は、排
他的論理和回路（ＸＯＲゲート）で構成した例を説明し
たが、ＲＯＭを用いてもよい。
【００２１】図９は本発明が適用される一分野としての
通信中継システムのブロック図である。図９において、
ＣＲＣ剰余演算回路９１及び誤訂正回路９２は、図１１
の剰余演算回路１１１及びエラー訂正回路１１２に相当
する部分で入力符号語の検査回路を構成している。情報
ビット処理部９３は図１１の情報ビット処理部１１３に
相当する部分である。ＸＯＲ回路９４及び変換回路９５
は図７に示した実施例における排他的論理和回路７１１
及び変換テーブル７１２に相当する部分である。また、
ＣＲＣ剰余演算回路９６、ＸＯＲ回路９８及びセレクタ
９９は、図１における剰余演算手段１、排他的論理和手
段２、及び選択手段３に相当する部分である。さらに、
ＣＲＣ剰余演算回路９６の出力と変換回路９５の出力と
の比較をする比較器９７は、図３における比較手段７に
相当する。
通信中継システムのブロック図である。図９において、
ＣＲＣ剰余演算回路９１及び誤訂正回路９２は、図１１
の剰余演算回路１１１及びエラー訂正回路１１２に相当
する部分で入力符号語の検査回路を構成している。情報
ビット処理部９３は図１１の情報ビット処理部１１３に
相当する部分である。ＸＯＲ回路９４及び変換回路９５
は図７に示した実施例における排他的論理和回路７１１
及び変換テーブル７１２に相当する部分である。また、
ＣＲＣ剰余演算回路９６、ＸＯＲ回路９８及びセレクタ
９９は、図１における剰余演算手段１、排他的論理和手
段２、及び選択手段３に相当する部分である。さらに、
ＣＲＣ剰余演算回路９６の出力と変換回路９５の出力と
の比較をする比較器９７は、図３における比較手段７に
相当する。
【００２２】入力符号語が図９に示す通信中継システム
に入力されると、中継システムは誤り訂正回路９２で訂
正を行い、情報ビット処理部９３において情報ビットの
内容から通信に必要な情報ビットの変更を行う。中継シ
ステムから符号語を出力する際に、転送路上での誤りを
検出するために、ＣＲＣ剰余演算回路９６、ＸＯＲ回路
９８及びセレクタ９９により図４の回路によるのと同様
の正しい出力符号語を形成するとともに、情報ビット処
理部９３でのデータ処理にエラーが存在すると、エラー
が比較器９７の出力に得られる。
に入力されると、中継システムは誤り訂正回路９２で訂
正を行い、情報ビット処理部９３において情報ビットの
内容から通信に必要な情報ビットの変更を行う。中継シ
ステムから符号語を出力する際に、転送路上での誤りを
検出するために、ＣＲＣ剰余演算回路９６、ＸＯＲ回路
９８及びセレクタ９９により図４の回路によるのと同様
の正しい出力符号語を形成するとともに、情報ビット処
理部９３でのデータ処理にエラーが存在すると、エラー
が比較器９７の出力に得られる。
【００２３】以上の本発明の実施例の説明では、巡回符
号生成方式をハードウエアにより実現する場合を説明し
たが、ソフトウエアにより適切なアルゴリズムをもちい
ても同様の巡回符号生成が可能である。
号生成方式をハードウエアにより実現する場合を説明し
たが、ソフトウエアにより適切なアルゴリズムをもちい
ても同様の巡回符号生成が可能である。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
巡回符号生成時に、符号語チェックと符号語生成の回路
または、アルゴリズムにおいて、両者の構成が共通回路
が可能となる。また、情報ビットに対する操作中に生じ
た誤りを検出することができ、自律的な故障検出が可能
となる。
巡回符号生成時に、符号語チェックと符号語生成の回路
または、アルゴリズムにおいて、両者の構成が共通回路
が可能となる。また、情報ビットに対する操作中に生じ
た誤りを検出することができ、自律的な故障検出が可能
となる。
【図１】本発明の第一の態様の原理説明図である。
【図２】本発明の第二の態様の原理説明図である。
【図３】本発明の第三の態様の原理説明図である。
【図４】本発明の第一の態様の一実施例を示すブロック
図である。
図である。
【図５】図４におけるＣＲＣ剰余演算回路の機能説明図
である。
である。
【図６】図５における各排他的論理和回路き入出力線と
の結線図である。
の結線図である。
【図７】本発明の第二の態様の一実施例を示すブロック
図である。
図である。
【図８】図７における変換テーブルの内容を示す図であ
る。
る。
【図９】本発明が適用される通信中継システムのブロッ
ク図である。
ク図である。
【図１０】本発明及び従来技術に適用される巡回符号の
符号語の構成を示す図である。
符号語の構成を示す図である。
【図１１】従来の中継ソフトウエアにおける巡回符号生
成回路の構成例を示すブロック図である。
成回路の構成例を示すブロック図である。
１…剰余演算手段 ２…排他的論理和手段 ３…選択手段 ４…検査ビット変化生成手段 ５…排他的論理和手段 ６…選択手段 ７…比較手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 向井 春郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 黒柳 智司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 初鹿野 一雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (6)
- 【請求項１】 入力巡回符号の一部を書き換えて新たな
巡回符号を生成する装置において、 一部を書き換えたことにより変化した入力符号語を生成
多項式で割った余りを演算する生成多項式剰余演算手段
（１）と、 該変化した符号語中の検査ビットと、該生成多項式剰余
演算手段（１）の出力との排他的論理和を取る排他的論
理和手段（２）と、 該排他的論理和手段（２）の出力を該変化した符号語中
の新たな検査ビットとして新たな符号語を生成する選択
手段（３）と、 を具備することを特徴とする巡回符号生成装置。 - 【請求項２】 入力巡回符号の一部を書き換えて新たな
巡回符号を生成する装置において、 入力符号語の変更前の情報と、該入力符号語の変更後の
情報と、該入力符号語の変更位置に基づいて、該入力符
号語中の検査ビットの変化を生成する検査ビット変化生
成手段（４）と、 変化した入力符号語中の検査ビットと、該検査ビット変
化生成手段（４）の出力との排他的論理和を取る排他的
論理和手段（５）と、 該排他的論理和手段（５）の出力を該変化した符号語中
の新たな検査ビットとして新たな符号語を生成する選択
手段（６）と、 を具備することを特徴とする巡回符号生成装置。 - 【請求項３】 入力巡回符号の一部を書き換えて新たな
巡回符号を生成する装置において、 一部を書き換えたことにより変化した入力符号語を生成
多項式で割った余りを演算する生成多項式剰余演算手段
（１）と、 入力符号語の変更前の情報と、該入力符号語の変更後の
情報と、該入力符号語の変更位置に基づいて、該入力符
号語中の検査ビットの変化を生成する検査ビット変化生
成手段（４）と、 該生成多項式剰余演算手段（１）の出力と該検査ビット
変化生成手段（４）の出力とが不一致となるとき故障情
報を出力する比較手段（７）と、 を具備することを特徴とする故障検出装置。 - 【請求項４】 入力巡回符号の一部を書き換えて新たな
巡回符号を生成する方法において、 一部を書き換えたことにより変化した入力符号語を生成
多項式で割った余りを演算し、 該変化した符号語中の検査ビットと、該余りとの排他的
論理和を取り、 該排他的論理和を該変化した符号語中の新たな検査ビッ
トとして新たな符号語を生成することを特徴とする巡回
符号生成方法。 - 【請求項５】 入力巡回符号の一部を書き換えて新たな
巡回符号を生成する方法において、 入力符号語の変更前の情報と、該入力符号語の変更後の
情報と、該入力符号語の変更位置に基づいて、該入力符
号語中の検査ビットの変化を生成し、 変化した入力符号語中の検査ビットと、該入力符号語中
の検査ビットの変化との排他的論理和を取り、 該排他的論理和を該変化した符号語中の新たな検査ビッ
トとして新たな符号語を生成することを特徴とする巡回
符号生成方法。 - 【請求項６】 入力巡回符号の一部を書き換えて新たな
巡回符号を生成する方法において、 一部を書き換えたことにより変化した入力符号語を生成
多項式で割った余りを演算し、 入力符号語の変更前の情報と、該入力符号語の変更後の
情報と、該入力符号語の変更位置に基づいて、該入力符
号語中の検査ビットの変化を生成し、 該余りと該検査ビットの変化とが不一致となるとき故障
情報を出力することを特徴とする故障検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15206392A JPH05344006A (ja) | 1992-06-11 | 1992-06-11 | 巡回符号生成装置及び巡回符号生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15206392A JPH05344006A (ja) | 1992-06-11 | 1992-06-11 | 巡回符号生成装置及び巡回符号生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05344006A true JPH05344006A (ja) | 1993-12-24 |
Family
ID=15532250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15206392A Withdrawn JPH05344006A (ja) | 1992-06-11 | 1992-06-11 | 巡回符号生成装置及び巡回符号生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05344006A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006503382A (ja) * | 2002-10-09 | 2006-01-26 | アナログ デバイシーズ インク | 小型ガロア体乗算器エンジン |
| US7469374B2 (en) | 2004-08-23 | 2008-12-23 | Oki Semiconductor Co., Ltd. | Circuit for generating a cyclic code |
| JP2010193217A (ja) * | 2009-02-18 | 2010-09-02 | Mitsubishi Electric Corp | 中継装置および中継装置の中継方法 |
-
1992
- 1992-06-11 JP JP15206392A patent/JPH05344006A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006503382A (ja) * | 2002-10-09 | 2006-01-26 | アナログ デバイシーズ インク | 小型ガロア体乗算器エンジン |
| US7469374B2 (en) | 2004-08-23 | 2008-12-23 | Oki Semiconductor Co., Ltd. | Circuit for generating a cyclic code |
| JP2010193217A (ja) * | 2009-02-18 | 2010-09-02 | Mitsubishi Electric Corp | 中継装置および中継装置の中継方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0680491B2 (ja) | 有限体の演算回路 | |
| JPH0728227B2 (ja) | Ｂｃｈ符号の復号装置 | |
| JPS5846741A (ja) | 復号器 | |
| JPH05344006A (ja) | 巡回符号生成装置及び巡回符号生成方法 | |
| KR100281946B1 (ko) | 신드롬 계산 장치 | |
| JPH0241032A (ja) | 誤り訂正装置 | |
| US4253182A (en) | Optimization of error detection and correction circuit | |
| JP3071482B2 (ja) | パケット受信機の誤り訂正回路 | |
| KR950008485B1 (ko) | 단일에러정정용 리드-솔로몬 복호기 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JP2676860B2 (ja) | 信号伝送方式 | |
| JPH071876B2 (ja) | Ｂｃｈ符号の復号装置 | |
| JP2805328B2 (ja) | バースト誤り訂正方法 | |
| KR940007422B1 (ko) | 버퍼레지스터를 사용하지 않는 rs 복호시스템 | |
| JPS6142305B2 (ja) | ||
| JP2594261B2 (ja) | 符号誤り検出訂正装置 | |
| JP2600130B2 (ja) | 誤り訂正回路 | |
| JP2000099410A (ja) | メモリ制御回路と情報処理装置 | |
| JPS6232825B2 (ja) | ||
| JPS61169952A (ja) | メモリ１ビツトエラ−修正機能の自動確認方法 | |
| JPH0652002A (ja) | データチェック方法及び回路 | |
| JPH1168582A (ja) | 誤り訂正方法 | |
| KR930010354B1 (ko) | 갈로아체상에서의 연산회로 | |
| JPH06303149A (ja) | Ｂｃｈ符号の復号装置 | |
| JPH0472309B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |