JPH05343962A - パルス・ディスクリミネータ - Google Patents
パルス・ディスクリミネータInfo
- Publication number
- JPH05343962A JPH05343962A JP15073692A JP15073692A JPH05343962A JP H05343962 A JPH05343962 A JP H05343962A JP 15073692 A JP15073692 A JP 15073692A JP 15073692 A JP15073692 A JP 15073692A JP H05343962 A JPH05343962 A JP H05343962A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- hysteresis
- discriminator
- comparator
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【構成】 パルスの波高弁別等に使用されるパルス・デ
ィスクリミネータにおいて、抵抗とコンデンサを用いて
正帰還をかけ、微分型ヒステリシスを持たせる。 【効果】 入力信号に重畳するノイズによる誤動作や入
力波形の振幅変動による位相ずれを防止することができ
る。
ィスクリミネータにおいて、抵抗とコンデンサを用いて
正帰還をかけ、微分型ヒステリシスを持たせる。 【効果】 入力信号に重畳するノイズによる誤動作や入
力波形の振幅変動による位相ずれを防止することができ
る。
Description
【０００１】
【産業上の利用分野】本発明はパルスの波高弁別等々に
使用されるパルス・ディスクリミネータに関するもので
ある。
使用されるパルス・ディスクリミネータに関するもので
ある。
【０００２】
【従来の技術】従来、パルスの波高弁別等々に使用され
るパルス・ディスクリミネータには、抵抗のみで正帰還
をかけることによってヒステリシスをもたせたコンパレ
ータが使用されていた。
るパルス・ディスクリミネータには、抵抗のみで正帰還
をかけることによってヒステリシスをもたせたコンパレ
ータが使用されていた。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
例では、ヒステリシスの幅が狭いとノイズの影響を受け
やすくチャタリングの原因となり、逆にヒステリシスの
幅が広いと図１のように入力波形の振幅変動による位相
ずれが大きくなり、ジッタ等の問題となっていた。
例では、ヒステリシスの幅が狭いとノイズの影響を受け
やすくチャタリングの原因となり、逆にヒステリシスの
幅が広いと図１のように入力波形の振幅変動による位相
ずれが大きくなり、ジッタ等の問題となっていた。
【０００４】
【課題を解決するための手段】本発明によれば、パルス
の波高弁別等々に使用されるパルス・ディスクリミネー
タに抵抗とコンデンサとで正帰還をかけた微分型ヒステ
リシスをもたせることによって、入力信号にのるノイズ
に対し強くし、同時に入力波形の振幅変動による位相ず
れを極力抑えるものである。
の波高弁別等々に使用されるパルス・ディスクリミネー
タに抵抗とコンデンサとで正帰還をかけた微分型ヒステ
リシスをもたせることによって、入力信号にのるノイズ
に対し強くし、同時に入力波形の振幅変動による位相ず
れを極力抑えるものである。
【０００５】
【実施例】（実施例１）以下、本発明の一実施例を図面
に基づいて説明する。図２は本実施例１の構成図であ
る。図２において２は基準電圧をえるためのツェナーダ
イオード、３は前記ツェナーダイオードに逆方向電流を
与える為の電流制限抵抗、５はオープンコレクタ出力コ
ンパレータ４にヒステリシスを持たせる為の帰還抵抗、
６、７はコンパレータ４の微分型のヒステリシスを持た
せる為の抵抗とコンデンサ、８はコンパレータ４の出力
を得る為のプルアップ抵抗、１はパルス・ディスクリミ
ネータへの正弦波発生源である。
に基づいて説明する。図２は本実施例１の構成図であ
る。図２において２は基準電圧をえるためのツェナーダ
イオード、３は前記ツェナーダイオードに逆方向電流を
与える為の電流制限抵抗、５はオープンコレクタ出力コ
ンパレータ４にヒステリシスを持たせる為の帰還抵抗、
６、７はコンパレータ４の微分型のヒステリシスを持た
せる為の抵抗とコンデンサ、８はコンパレータ４の出力
を得る為のプルアップ抵抗、１はパルス・ディスクリミ
ネータへの正弦波発生源である。
【０００６】この様に、パルスの波高弁別等々に使用さ
れるパルス・ディスクリミネータに抵抗とコンデンサと
で正帰還をかけた微分型ヒステリシスをもたせることに
よって、入力信号にのるノイズに対し強くし、同時に入
力波形の振幅変動による位相ずれを極力抑えるものであ
る。
れるパルス・ディスクリミネータに抵抗とコンデンサと
で正帰還をかけた微分型ヒステリシスをもたせることに
よって、入力信号にのるノイズに対し強くし、同時に入
力波形の振幅変動による位相ずれを極力抑えるものであ
る。
【０００７】（実施例２）以下、本発明の実施例２を図
面に基づいて説明する。図３は本実施例２の構成図であ
る。図３において、９は２段目のオープンコレクタ出力
コンパレータ、１０は前記コンパレータ９の出力を得る
為のプルアップ抵抗である。次に図４は本実施例の各部
の波形を示した図である。
面に基づいて説明する。図３は本実施例２の構成図であ
る。図３において、９は２段目のオープンコレクタ出力
コンパレータ、１０は前記コンパレータ９の出力を得る
為のプルアップ抵抗である。次に図４は本実施例の各部
の波形を示した図である。
【０００８】この様に、抵抗とコンデンサとで正帰還を
かけた微分型ヒステリシスをもつオープンコレクタ出力
コンパレータの後段にもう一段コンパレータを設けるこ
とによって入力信号にのるノイズに対し強くし、同時に
入力波形の振幅変動による位相ずれを極力抑え、さらに
出力波形を方形波にすることができ入力側に閾値、及び
入力立ち上がり時間等々の制限を大幅に緩和することが
可能となる。
かけた微分型ヒステリシスをもつオープンコレクタ出力
コンパレータの後段にもう一段コンパレータを設けるこ
とによって入力信号にのるノイズに対し強くし、同時に
入力波形の振幅変動による位相ずれを極力抑え、さらに
出力波形を方形波にすることができ入力側に閾値、及び
入力立ち上がり時間等々の制限を大幅に緩和することが
可能となる。
【０００９】（実施例３）以下、本発明の実施例３を図
面に基づいて説明する。図５は本実施例３の構成図であ
る。図５において、９は２段目のオープンコレクタ出力
コンパレータ、１０は前記コンパレータ９の出力を得る
為のプルアップ抵抗、１１は前記コンパレータにヒステ
リシスを持たせる為の帰還抵抗である。
面に基づいて説明する。図５は本実施例３の構成図であ
る。図５において、９は２段目のオープンコレクタ出力
コンパレータ、１０は前記コンパレータ９の出力を得る
為のプルアップ抵抗、１１は前記コンパレータにヒステ
リシスを持たせる為の帰還抵抗である。
【００１０】この様に、抵抗とコンデンサとで正帰還を
かけた微分型ヒステリシスをもつオープンコレクタ出力
コンパレータの後段にもう一段コンパレータを設け、該
２段目のコンパレータにもヒステリシスを設けることに
よって入力信号にのるノイズに対し強くし、同時に入力
波形の振幅変動による位相ずれを極力抑え、さらに出力
波形を方形波にし、入力側に閾値、及び入力立ち上がり
時間等々の制限を大幅に緩和し、又回路内で生ずるノイ
ズに対しても強くするものである。
かけた微分型ヒステリシスをもつオープンコレクタ出力
コンパレータの後段にもう一段コンパレータを設け、該
２段目のコンパレータにもヒステリシスを設けることに
よって入力信号にのるノイズに対し強くし、同時に入力
波形の振幅変動による位相ずれを極力抑え、さらに出力
波形を方形波にし、入力側に閾値、及び入力立ち上がり
時間等々の制限を大幅に緩和し、又回路内で生ずるノイ
ズに対しても強くするものである。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
パルスの波高弁別等々に使用されるパルス・ディスクリ
ミネータに抵抗とコンデンサとで正帰還をかけた微分型
ヒステリシスをもたせることによって、入力信号にのる
ノイズに対し強くし、同時に入力波形の振幅変動による
位相ずれを極力抑えるものである。
パルスの波高弁別等々に使用されるパルス・ディスクリ
ミネータに抵抗とコンデンサとで正帰還をかけた微分型
ヒステリシスをもたせることによって、入力信号にのる
ノイズに対し強くし、同時に入力波形の振幅変動による
位相ずれを極力抑えるものである。
【図１】従来技術の問題点を示す波形図。
【図２】第１の実施例を示す構成図。
【図３】第２の実施例を示す構成図。
【図４】第２の実施例の各部の波形を示す図。
【図５】第３の実施例を示す構成図。
４，５ コンパレータ ５，１１ 帰還抵抗 ８，１０ プルアップ抵抗
フロントページの続き (72)発明者 町野 斉 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 石津 雅則 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内
Claims (2)
- 【請求項１】 抵抗とコンデンサとで正帰還をかけ、微
分型ヒステリシスをもたせたことを特徴とするパルス・
ディスクリミネータ。 - 【請求項２】 抵抗とコンデンサとで正帰還をかけた微
分型ヒステリシスをもつオープンコレクタ出力コンパレ
ータの後段にもう一段コンパレータを設けたことを特徴
とする請求項１記載のパルス・ディスクリミネータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15073692A JPH05343962A (ja) | 1992-06-10 | 1992-06-10 | パルス・ディスクリミネータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15073692A JPH05343962A (ja) | 1992-06-10 | 1992-06-10 | パルス・ディスクリミネータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343962A true JPH05343962A (ja) | 1993-12-24 |
Family
ID=15503294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15073692A Pending JPH05343962A (ja) | 1992-06-10 | 1992-06-10 | パルス・ディスクリミネータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343962A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001324849A (ja) * | 2000-05-18 | 2001-11-22 | Canon Inc | 画像形成装置および画像形成装置の色ずれ処理方法 |
| JP2013034188A (ja) * | 2011-06-28 | 2013-02-14 | General Electric Co <Ge> | ２重比較器を利用して、信号フィードバックなしで精密な信号整流およびタイミングシステムを容易にするための方法 |
| JP2021182779A (ja) * | 2017-09-13 | 2021-11-25 | ニッタン株式会社 | 信号検出回路 |
-
1992
- 1992-06-10 JP JP15073692A patent/JPH05343962A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001324849A (ja) * | 2000-05-18 | 2001-11-22 | Canon Inc | 画像形成装置および画像形成装置の色ずれ処理方法 |
| JP4649013B2 (ja) * | 2000-05-18 | 2011-03-09 | キヤノン株式会社 | カラー画像形成装置 |
| JP2013034188A (ja) * | 2011-06-28 | 2013-02-14 | General Electric Co <Ge> | ２重比較器を利用して、信号フィードバックなしで精密な信号整流およびタイミングシステムを容易にするための方法 |
| JP2021182779A (ja) * | 2017-09-13 | 2021-11-25 | ニッタン株式会社 | 信号検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4277754A (en) | Digital frequency-phase comparator | |
| US4524291A (en) | Transition detector circuit | |
| GB2059725A (en) | Zero-crossing comparator with threshold validation | |
| US5019722A (en) | Threshold crossing detection with improved noise rejection | |
| US3952213A (en) | Delayed pulse generating circuit | |
| JPH05343962A (ja) | パルス・ディスクリミネータ | |
| US4727270A (en) | Noise immune circuit for use with frequency sensor | |
| US4581544A (en) | Delayed monostable multivibrator | |
| CA2089014A1 (en) | Hysteresis comparator circuit | |
| US4288751A (en) | Wave translating circuit | |
| US3946253A (en) | Pulse train generator | |
| EP0412724A2 (en) | Signal converter for converting analog signal into pulses | |
| JP2626191B2 (ja) | Ａｍｉ信号受信回路 | |
| US6445219B1 (en) | Method and circuit configuration for converting a frequency signal to a DC voltage | |
| JPS6325738B2 (ja) | ||
| JPH05191237A (ja) | 位相差検出回路 | |
| JPS6139769B2 (ja) | ||
| JPH0412792Y2 (ja) | ||
| JPH0727694Y2 (ja) | 可変ディレイ回路 | |
| JPH04231879A (ja) | 信号源の信号用評価回路装置 | |
| JPH0256853B2 (ja) | ||
| SU1401581A1 (ru) | Формирователь импульсов | |
| JPH0445296Y2 (ja) | ||
| JPS6232718A (ja) | アナログ信号の２値化方法 | |
| JP2513285B2 (ja) | サンプリングパルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000822 |