JPH05343446A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH05343446A JPH05343446A JP15225692A JP15225692A JPH05343446A JP H05343446 A JPH05343446 A JP H05343446A JP 15225692 A JP15225692 A JP 15225692A JP 15225692 A JP15225692 A JP 15225692A JP H05343446 A JPH05343446 A JP H05343446A
- Authority
- JP
- Japan
- Prior art keywords
- island
- solder
- die bonding
- inert gas
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にメッキが施されていないリ−ドフレ−ムへの
ダイボンディングに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to die bonding to a lead frame which is not plated.
【０００２】[0002]
【従来の技術】半導体チップをリ−ドフレ−ム上にダイ
ボンディングする際に、重要なことは半導体チップの位
置精度のバラツキを抑えること及び接着強度を高めるで
ことある。何故なら、半導体チップは高集積化及び微細
化された大多数の回路素子を有しており、ダイボンディ
ング工程での結果の良否が、半導体装置の歩留まりや信
頼性に大きく影響するからである。2. Description of the Related Art When die-bonding a semiconductor chip onto a lead frame, it is important to suppress variations in the positional accuracy of the semiconductor chip and to increase the adhesive strength. This is because the semiconductor chip has a large number of highly integrated and miniaturized circuit elements, and the quality of the result in the die bonding process greatly affects the yield and reliability of the semiconductor device.
【０００３】従来技術によるダイボンディング方法を図
３を参照して説明する。先ず、ダイボンディング装置の
概略を説明する。リ−ドフレ−ム３１を搬送するための
搬送部３２は、ほぼ密閉構造であり内部は不活性ガス雰
囲気に満たされている。搬送部３２の上下部材は複数の
ヒ−タブロック３３を有しており、搬送部３２下にはヒ
−タ３４が設けられている。上記不活性ガス（例えばＮ
2 ＋１０％Ｈ2 ）は上記上下部材内に導入され、ヒ−タ
ブロック３３の隙間から搬送部３２内部に噴出されてい
る。A conventional die bonding method will be described with reference to FIG. First, the outline of the die bonding apparatus will be described. The transport section 32 for transporting the lead frame 31 has a substantially sealed structure and the inside is filled with an inert gas atmosphere. The upper and lower members of the transport unit 32 have a plurality of heater blocks 33, and a heater 34 is provided below the transport unit 32. The inert gas (for example, N
2 + 10% H 2 ) is introduced into the above-mentioned upper and lower members, and is jetted from the gap of the heater block 33 into the inside of the conveying section 32.
【０００４】次に、ダイボンディング方法を説明する。
先ず、プリフォ−ム部３５により供給される半田ペレッ
ト３６を、リ−ドフレ−ム３１に設けられたアイランド
３７上に載置し溶融する。次に、ダイボンディグヘッド
３８により半導体チップ３９が半田ペレット３６を介し
てアイランド３７上に圧着され、その後、冷却され半導
体チップ３９とアイランド３７は接着される。Next, the die bonding method will be described.
First, the solder pellets 36 supplied by the preform portion 35 are placed on the island 37 provided in the lead frame 31 and melted. Next, the semiconductor chip 39 is pressure-bonded onto the island 37 via the solder pellet 36 by the die bonding head 38, then cooled and the semiconductor chip 39 and the island 37 are bonded.
【０００５】ところで、このようなダイボンディング方
法では、Ａｇメッキが施されていない銅系材料のリ−ド
フレ−ムを用いた場合に図４のような問題が発生する。
銅は酸化されやすくアイランド３７表面に酸化膜が生じ
るため、アイランド３７上に半田ペレット３６を供給す
る際に、半田の濡れ不良が生じる（図４（ａ））。その
ため、半導体チップ３９をアイランド３７上に圧着させ
る際に、半導体チップ３９の外に半田が球状にはみ出た
り、あるいは飛散したり、さらにアイランド３７と半導
体チップ３９間にブォイド（Ｖｏｉｄ）４０が発生する
（図４（ｂ））。このようなはみ出したり飛散した半田
はリ−ド４１との電気的短絡を引き起こす原因となる。
また、ブォイドの発生により即ち半田の濡れ面積が少な
くなり、半導体チップ３９の位置のバラツキや接着強度
の悪化を招く。更にパッケ−ジ後熱伝導率が悪く、その
上ブォイド４０部分に溜まる水分が原因となり樹脂クラ
ック等が発生し、半導体装置の信頼性を低下させる。By the way, in such a die bonding method, a problem as shown in FIG. 4 occurs when a lead frame made of a copper-based material not plated with Ag is used.
Since copper is easily oxidized and an oxide film is formed on the surface of the island 37, when the solder pellet 36 is supplied onto the island 37, poor solder wetting occurs (FIG. 4A). Therefore, when the semiconductor chip 39 is pressure-bonded onto the island 37, the solder sticks out to the outside of the semiconductor chip 39 in a spherical shape or scatters, and further, a void 40 is generated between the island 37 and the semiconductor chip 39. (FIG.4 (b)). Such protruding or scattered solder causes an electrical short circuit with the lead 41.
Further, the generation of voids, that is, the wetted area of the solder is reduced, which leads to variations in the position of the semiconductor chip 39 and deterioration of the adhesive strength. Further, the thermal conductivity after the package is poor, and the water accumulated on the void 40 causes a resin crack or the like to deteriorate the reliability of the semiconductor device.
【０００６】上記のような問題を防ぐため、搬送部３２
は内部を水素を含む還元性の不活性ガス雰囲気の密閉構
造としている。しかし搬送部３２において、半田ペレッ
ト３６をアイランド３７に供給する部分及び半導体チッ
プ３９をアイランド３７に圧着させる部分はそれぞれ開
口されており、該開口部から外気の巻き込みが起こる。
そこで、仮に上記開口部は最大限狭く設けるとしても、
上記開口部は必ず設けなければならないため外気の巻き
込みを完全に防ぐことは困難である。従って、アイラン
ド３７表面に生じる酸化膜を十分に除去することはでき
ない。In order to prevent the above problems, the transport section 32
Has a closed structure of a reducing inert gas atmosphere containing hydrogen. However, in the transport unit 32, the portion for supplying the solder pellet 36 to the island 37 and the portion for pressing the semiconductor chip 39 onto the island 37 are open, and the outside air is entrained through the opening.
Therefore, even if the opening is provided as narrow as possible,
Since the above-mentioned opening must be provided without fail, it is difficult to completely prevent the inclusion of outside air. Therefore, the oxide film generated on the surface of the island 37 cannot be sufficiently removed.
【０００７】[0007]
【発明が解決しようとする課題】上述のように、メッキ
が施されていない銅系のリ−ドフレ−ムを使用するダイ
ボンディングは、還元性の不活性ガス雰囲気中でなされ
ても、アイランド表面上に発生する酸化膜を完全に除去
することができない。そのため、半田の濡れ不良となり
良好なダイボンディングを行うことができず、ひいては
半導体装置の信頼性低下につながる。As described above, die bonding using a copper-based lead frame that has not been plated does not affect the surface of the island even if it is performed in a reducing inert gas atmosphere. The oxide film generated above cannot be completely removed. As a result, poor solder wetting cannot be performed and good die bonding cannot be performed, which leads to a decrease in reliability of the semiconductor device.
【０００８】それ故に、本発明はメッキが施されていな
い銅系のリ−ドフレ−ムを使用するダイボンディングに
おいて、半田の濡れ性を向上させると共に、半導体チッ
プをアイランドと良好に接着させるダイボンディング方
法を提供するものである。Therefore, the present invention improves the wettability of the solder in die bonding using a copper-based lead frame which is not plated, and at the same time, enables the semiconductor chip to be well bonded to the island. It provides a method.
【０００９】[0009]
【課題を解決するための手段】本発明によるダイボンデ
ィング方法は以下に示す通りである。先ず、リ−ドフレ
−ムに設けられたアイランド上に加熱された還元性の不
活性ガスを吹き付け、その直後に上記アイランド上に半
田ペレットを載置させる。次に、上記アイランド上に載
置された半田ペレットに上記加熱された還元性の不活性
ガスを吹き付け、その直後に半導体チップを上記アイラ
ンド上に圧着させる。The die bonding method according to the present invention is as follows. First, a heated reducing inert gas is blown onto the islands provided in the lead frame, and immediately after that, the solder pellets are placed on the islands. Next, the heated reducing inert gas is blown onto the solder pellets placed on the island, and immediately after that, the semiconductor chip is pressure-bonded onto the island.
【００１０】[0010]
【作用】アイランド上に還元性の不活性ガスを吹き付け
た直後に該アイランド上に半田ペレットを載置すること
により、上記アイランド上の酸化膜を除去することがで
きる。また、同様に上記アイランド上の半田ペレットに
還元性の不活性ガスを吹き付けた直後に半導体チップを
上記アイランド上に圧着することにより、上記半田ペレ
ット上の酸化膜を除去することができる。いずれにおい
ても、直接還元性の不活性ガスを吹き付けるため、酸化
膜を完全に除去することができ、半田の濡れ性を向上す
ることができ、上記アイランドと上記半導体チップとを
良好に接着することができる。The oxide film on the island can be removed by placing the solder pellets on the island immediately after the reducing inert gas is blown onto the island. Similarly, the oxide film on the solder pellets can be removed by pressing the semiconductor chip onto the islands immediately after blowing the reducing inert gas onto the solder pellets on the islands. In either case, since the reducing inert gas is directly blown, the oxide film can be completely removed, the wettability of the solder can be improved, and the island and the semiconductor chip can be bonded well. You can
【００１１】[0011]
【実施例】本発明による一実施例を図１を参照して詳細
に説明する。ダイボンディング装置の概略を説明する。
リ−ドフレ−ム１１を搬送するための搬送部１２は複数
のヒ−タブロック１３を有する部材からなり、該搬送部
１２下にはヒ−タ１４が設けられている。また、搬送部
１２の密閉構造となる部分は還元性の不活性ガスＡ（例
えばＮ2 ＋１０％Ｈ2 ）雰囲気である。上記不活性ガス
Ａは上記部材内に導入され、ヒ−タブロック１３の隙間
から搬送部１２内部に噴出される。リ−ドフレ−ム１０
は銅系材料からなりＡｇメッキが施されていないもので
ある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment according to the present invention will be described in detail with reference to FIG. The outline of the die bonding apparatus will be described.
A transport section 12 for transporting the lead frame 11 is made of a member having a plurality of heater blocks 13, and a heater 14 is provided below the transport section 12. Further, the portion of the transporting section 12 which becomes the hermetically sealed structure is in a reducing inert gas A (for example, N 2 + 10% H 2 ) atmosphere. The above-mentioned inert gas A is introduced into the above-mentioned member and is ejected from the gap of the heater block 13 into the inside of the carrying section 12. Lead frame 10
Is made of a copper-based material and is not plated with Ag.
【００１２】ダイボンディング方法を説明する。先ず、
リ−ドフレ−ム１１に設けられたアイランド１５上に、
加熱ノズル１６により還元性の不活性ガスＢが吹き付け
られる。上記不活性ガスＢは６００℃以上に加熱されて
おり、アイランド１５表面の酸化膜は除去される。ここ
で、加熱ノズル１６は流量計１７及び温度制御器１８に
ガス供給管１９を介して接続されており、加熱ノズル１
６の先端径はアイランド１５のサイズに応じて調整する
ことができる。上記不活性ガスＢは先ず流量計１７に導
入され、温度制御器１８により加熱され、加熱ノズル１
６に常時導入されている。また、上記不活性ガスＢは例
えば水素を６％含む窒素ガス（Ｎ2 ＋６％Ｈ2 ）であ
る。A die bonding method will be described. First,
On the island 15 provided in the lead frame 11,
The heating nozzle 16 sprays the reducing inert gas B. The inert gas B is heated to 600 ° C. or higher, and the oxide film on the surface of the island 15 is removed. Here, the heating nozzle 16 is connected to a flow meter 17 and a temperature controller 18 via a gas supply pipe 19, and the heating nozzle 1
The tip diameter of 6 can be adjusted according to the size of the island 15. The inert gas B is first introduced into the flow meter 17, heated by the temperature controller 18, and heated by the heating nozzle 1.
Always introduced in 6. The inert gas B is, for example, nitrogen gas containing 6% hydrogen (N 2 + 6% H 2 ).
【００１３】その直後、プリフォ−ム部２０より供給さ
れる半田ペレット２１がアイランド１５上に載置され
る。半田ペレット２１はすでに所定のサイズに成形され
ている。載置された半田ペレット２１はアイランド１５
の余熱あるいはヒ−タブロック１３からの熱で溶融され
仮接着される。また、搬送部１２下部のヒ−タブロック
１３から上方へ上記不活性ガスＡが吹き出され、再酸化
を防いでいる。Immediately after that, the solder pellets 21 supplied from the preform portion 20 are placed on the island 15. The solder pellet 21 has already been molded into a predetermined size. The solder pellets 21 placed on the island 15
The remaining heat or heat from the heater block 13 melts and is temporarily bonded. Further, the above-mentioned inert gas A is blown upward from the heater block 13 at the lower part of the transport section 12 to prevent reoxidation.
【００１４】半田ペレット２１が載置されたアイランド
１５は密閉構造の搬送部１２内に送られる。搬送部１２
内部は半田ペレット２１の融点前後の温度に保たれてお
り、上記不活性ガスＡ雰囲気であり、アイランド１５及
び半田ペレット２１の再酸化を防いでいる。The island 15 on which the solder pellets 21 are placed is sent into the carrying section 12 having a closed structure. Transport unit 12
The inside is kept at a temperature around the melting point of the solder pellet 21, the atmosphere is the above-mentioned inert gas A, and the reoxidation of the island 15 and the solder pellet 21 is prevented.
【００１５】次に、前記同様の加熱ノズル１６により、
ダイボンディング直前に上記不活性ガスＢをアイランド
１５上の半田ペレット２１に吹き付ける。その結果、半
田ペレット２１が再溶融されると共に、仮に搬送中に半
田ペレット２１及びその周囲のアイランド１５に酸化膜
が生じた場合にも、該酸化膜を完全に除去することがで
きる。その直後にダイボンディングヘッド２２により供
給される半導体チップ２３を、アイランド１５上に半田
ペレット２１を介して圧着し接着させる。Next, by the same heating nozzle 16 as described above,
Immediately before die bonding, the inert gas B is sprayed onto the solder pellets 21 on the island 15. As a result, the solder pellet 21 is re-melted, and even if an oxide film is formed on the solder pellet 21 and the island 15 around the solder pellet 21 during transportation, the oxide film can be completely removed. Immediately thereafter, the semiconductor chip 23 supplied by the die bonding head 22 is pressure-bonded onto the island 15 via the solder pellet 21.
【００１６】このようなダイボンディング方法の場合に
おけるアイランド１５及び半田ペレット２１の状態を図
２に示す。Ａｇメッキが施されていない銅系のリ−ドフ
レ−ム１１は酸化され易いが、直接不活性ガスＢをアイ
ランド１５上に吹き付けるため、アイランド１上の酸化
膜を十分に除去することができ、その直後に半田ペレッ
ト２１を載置するため、半田ペレット２１がアイランド
１４上に良好に溶融される（同図（ａ））。同様に、半
導体チップ２３をアイランド１５に圧着させる際にも、
直前にアイランド１５上の半田ペレット２１に不活性ガ
スＢを吹き付けるため、半田ペレット２１を再溶融しか
つ仮に搬送中に生じる酸化膜をも完全に除去することが
できる。従って、半田ペレット２１の濡れ性が向上され
半田ペレット球や飛散及びブォイドが発生することな
く、良好な接着を得ることができる（同図（ｂ））。従
って、半導体チップ２３はアイランド１５上に精度よく
位置されると共に強度に接着されている。The state of the island 15 and the solder pellet 21 in the case of such a die bonding method is shown in FIG. The copper-based lead frame 11 that is not Ag-plated is easily oxidized, but since the inert gas B is directly blown onto the island 15, the oxide film on the island 1 can be sufficiently removed. Immediately after that, the solder pellets 21 are placed, so that the solder pellets 21 are well melted on the island 14 ((a) in the same figure). Similarly, when the semiconductor chip 23 is pressure-bonded to the island 15,
Since the inert gas B is blown to the solder pellets 21 on the island 15 immediately before, the solder pellets 21 can be remelted and the oxide film temporarily generated during transportation can be completely removed. Therefore, the wettability of the solder pellet 21 is improved, and good adhesion can be obtained without the occurrence of solder pellet balls, scattering, and voids ((b) of the same figure). Therefore, the semiconductor chip 23 is accurately positioned on the island 15 and strongly bonded.
【００１７】[0017]
【発明の効果】本発明によれば、半田ペレット及び半導
体チップをアイランド上に載置する直前に、アイランド
や半田ペレットに生じる酸化膜を完全に除去し、清浄な
面を露出させる。従って、半田の濡れ不良がなくり、Ａ
ｇメッキが施されていない銅系リ−ドフレ−ムへのダイ
ボンディングを良好におこなうことができ、半導体装置
の歩留まり及び信頼性が向上される。According to the present invention, immediately before mounting the solder pellet and the semiconductor chip on the island, the oxide film generated on the island and the solder pellet is completely removed to expose a clean surface. Therefore, there is no solder wetting defect, and
Die bonding to a copper-based lead frame that is not g-plated can be favorably performed, and the yield and reliability of semiconductor devices are improved.
【図１】本発明によるダイボンディング装置の構成を示
す断面概略図である。FIG. 1 is a schematic sectional view showing the structure of a die bonding apparatus according to the present invention.
【図２】本発明によるダイボンディング方法において、
アイランド上の半田の状態を示す断面図（ａ）とアイラ
ンド上に半導体チップが接着された状態を示す断面図
（ｂ）である。FIG. 2 is a die bonding method according to the present invention,
It is sectional drawing (a) which shows the state of the solder on an island, and sectional drawing (b) which shows the state which the semiconductor chip adhered on the island.
【図３】従来のダイボンディング装置の構成を示す断面
概略図である。FIG. 3 is a schematic sectional view showing the structure of a conventional die bonding apparatus.
【図４】従来のダイボンディング方法において、アイラ
ンド上の半田の状態を示す断面図（ａ）とアイランド上
に半導体チップが接着された状態を示す断面図（ｂ）で
ある。FIG. 4 is a cross-sectional view (a) showing a state of solder on an island and a cross-sectional view (b) showing a state in which a semiconductor chip is bonded onto the island in a conventional die bonding method.
１１…リ−ドフレ−ム、１２…搬送部、１３…ヒ−タブ
ロック、１４…ヒ−タ、１５…アイランド、１６…加熱
ノズル、１７…流量計、１８…温度制御器、１９…ガス
供給管、２０…プリフォ−ム部、２１…半田ペレット、
２２…ダイボンディングヘッド、２３…半導体チップ。11 ... Lead frame, 12 ... Conveying section, 13 ... Heater block, 14 ... Heater, 15 ... Island, 16 ... Heating nozzle, 17 ... Flowmeter, 18 ... Temperature controller, 19 ... Gas supply Tube, 20 ... Preform part, 21 ... Solder pellet,
22 ... Die bonding head, 23 ... Semiconductor chip.
Claims (3)
上に加熱された不活性ガスを吹き付けた後、上記アイラ
ンド上に半田ペレットを載置し、ダイボンディング直前
に，上記アイランド上に載置された上記半田ペレット上
に上記不活性ガスを再度吹き付け、上記アイランド上に
半田を介して半導体チップを接着することを特徴とする
ダイボンディング方法。1. A heated inert gas is blown onto an island provided on a lead frame, solder pellets are placed on the island, and the solder pellet is placed on the island immediately before die bonding. The die bonding method characterized in that the inert gas is blown again onto the solder pellets thus prepared, and a semiconductor chip is bonded onto the islands via solder.
メッキがされていないことを特徴とする請求項１記載の
ダイボンディング方法。2. The die bonding method according to claim 1, wherein the lead frame is made of a copper-based material and is not plated.
ガスであり、６００℃以上の温度であることを特徴とす
る請求項１記載のダイボンディング方法。3. The die bonding method according to claim 1, wherein the inert gas is a reducing gas containing hydrogen and has a temperature of 600 ° C. or higher.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15225692A JPH05343446A (en) | 1992-06-11 | 1992-06-11 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15225692A JPH05343446A (en) | 1992-06-11 | 1992-06-11 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343446A true JPH05343446A (en) | 1993-12-24 |
Family
ID=15536510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15225692A Pending JPH05343446A (en) | 1992-06-11 | 1992-06-11 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343446A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7469812B2 (en) | 2004-04-01 | 2008-12-30 | Oki Electric Industry Co., Ltd. | Wire bonding apparatus |
| JP2011228604A (en) * | 2010-04-23 | 2011-11-10 | Honda Motor Co Ltd | Manufacturing method of circuit board and circuit board |
| JP2015149370A (en) * | 2014-02-06 | 2015-08-20 | 日立オートモティブシステムズ株式会社 | Semiconductor device and manufacturing method of the same |
-
1992
- 1992-06-11 JP JP15225692A patent/JPH05343446A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7469812B2 (en) | 2004-04-01 | 2008-12-30 | Oki Electric Industry Co., Ltd. | Wire bonding apparatus |
| US7810703B2 (en) | 2004-04-01 | 2010-10-12 | Oki Semiconductor Co., Ltd. | Wire bonding method |
| JP2011228604A (en) * | 2010-04-23 | 2011-11-10 | Honda Motor Co Ltd | Manufacturing method of circuit board and circuit board |
| JP2015149370A (en) * | 2014-02-06 | 2015-08-20 | 日立オートモティブシステムズ株式会社 | Semiconductor device and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6267290B1 (en) | Control of size and heat affected zone for fine pitch wire bonding | |
| US7828193B2 (en) | Method of mounting an electronic component and mounting apparatus | |
| JP2000349123A (en) | Mounting of semiconductor element | |
| JPS60154537A (en) | Method of producing semiconductor device | |
| JP2929545B2 (en) | Method and apparatus for manufacturing semiconductor integrated circuit device | |
| JPH05343446A (en) | Manufacture of semiconductor device | |
| US20020055255A1 (en) | Electrode forming method and bump electrode formable base used therefor | |
| JPH0618223B2 (en) | Antioxidation system for wire bonder | |
| US5087590A (en) | Method of manufacturing semiconductor devices | |
| JP2001257238A (en) | Chip packaging method and device | |
| JP3551007B2 (en) | Wire bonding method and apparatus, and wire bump forming method | |
| KR101939563B1 (en) | Apparatus for fluxless fabricating a flip-chip package and fabricating method using the same | |
| JP3240876B2 (en) | Mounting method of chip with bump | |
| JP3447948B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP2001176893A (en) | Die bonding | |
| JPH0837203A (en) | Wire bonder and method | |
| JP3306153B2 (en) | Wire bonding method and device using solder wire | |
| JPH1174314A (en) | Soldering device and method, and semiconductor device manufactured using thereof | |
| JPH0344050A (en) | Semiconductor device and its manufacture | |
| JP2000216171A (en) | Pellet bonding method and apparatus, and resin sealed semiconductor device | |
| JPH01256139A (en) | Wire bonding equipment | |
| JP2001135666A (en) | Method and apparatus of manufacturing electronic circuit device | |
| JPH0982846A (en) | Resin-sealed semiconductor device, manufacture thereof and lead frame to be used for that | |
| JPH04253345A (en) | Solder supply device for die bonder | |
| JPH0737930A (en) | Bonding device and bump formation |