KR101939563B1 - Apparatus for fluxless fabricating a flip-chip package and fabricating method using the same - Google Patents
Apparatus for fluxless fabricating a flip-chip package and fabricating method using the same Download PDFInfo
- Publication number
- KR101939563B1 KR101939563B1 KR1020170035397A KR20170035397A KR101939563B1 KR 101939563 B1 KR101939563 B1 KR 101939563B1 KR 1020170035397 A KR1020170035397 A KR 1020170035397A KR 20170035397 A KR20170035397 A KR 20170035397A KR 101939563 B1 KR101939563 B1 KR 101939563B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- substrate
- plasma
- argon
- solder ball
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 claims abstract description 47
- 230000004907 flux Effects 0.000 claims abstract description 44
- 239000007789 gas Substances 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 58
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 56
- 229910000679 solder Inorganic materials 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 30
- 229910052786 argon Inorganic materials 0.000 claims description 28
- 238000007781 pre-processing Methods 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 14
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 238000002203 pretreatment Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
- H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60292—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of an electron or laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Plasma & Fusion (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 플럭스를 사용하지 않고 플립칩 패키지를 제조하는 장치 및 제조방법에 관한 것으로, 플럭스를 사용하는 플립칩 본딩과정에서 요구되는 플러스 클리닝 공정 등을 제거하여 공정을 단순화함으로써 플립칩 패키지 제조 비용을 감소시킬 수 있는 효과가 있다.The present invention relates to an apparatus and a method for manufacturing a flip chip package without using a flux, and simplifies the process by eliminating a positive cleaning process and the like required in a flip chip bonding process using a flux, There is an effect that can be reduced.
Description
본 발명은 플럭스리스 플립칩 패키지 제조장치 및 제조방법에 관한 것으로, 더욱 상세하게는, 반도체 집적회로 칩의 플립칩 패키지를 형성하기 위한 플립칩 본딩과정에서, 플럭스를 사용하지 않고 기판에 어태치된 반도체 칩에 바로 레이저의 열을 가하여 본딩을 함으로써 플럭스를 사용하는 플립칩 본딩과정에서 요구되는 플러스 클리닝 공정 등을 제거하여 필요한 장비의 숫자 및 풋 프린트를 감소시키고 플립칩 패키지 제조 비용을 감소시킬 수 있는 플럭스리스 플립칩 패키지 제조장치 및 이를 이용한 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an apparatus and a method for manufacturing a fl uxless flip chip package, and more particularly, to a flip chip flip chip package manufacturing method and apparatus, The number of required equipment and footprint can be reduced and the manufacturing cost of the flip chip package can be reduced by eliminating the positive cleaning process required in the flip chip bonding process using the flux by bonding the semiconductor chip directly to the heat of the laser A flipless flip chip package manufacturing apparatus and a manufacturing method using the same.
일반적으로 반도체 패키지는 그 종류 및 실장방법에 따라 여러 가지로 나뉘어지며, 최근 들어 종래의 반도체 패키지의 문제점을 개선하기 위해 플립칩(Flip chip) 패키지가 등장하였다.2. Description of the Related Art In general, a semiconductor package is divided into various types according to its type and mounting method. In recent years, a flip chip package has appeared to overcome the problems of the conventional semiconductor package.
플립칩이란 반도체 칩을 회로 기판에 부착시킬 때 금속 리드(와이어)와 같은 추가적인 연결구조나 볼 그리드 어레이(BGA)와 같은 중간 매체를 사용하지 않고 칩 아랫면의 전극 패턴인 범프(bump)를 이용하여 그대로 융착시키는 방식으로, 와이어리스 반도체라고도 한다. 이러한 플립칩 패키지는 칩 크기를 소형화 및 경량화 할 수 있고 전극간의 거리를 훨씬 미세하게 할 수 있는 장점이 있다.The flip chip is used to attach a semiconductor chip to a circuit board without using an additional connection structure such as a metal lead (wire) or an intermediate medium such as a ball grid array (BGA), but using a bump It is also called a wireless semiconductor. Such a flip chip package has advantages that the chip size can be reduced in size and weight, and the distance between the electrodes can be made much finer.
이러한 종래의 플립칩 패키지는 반도체 칩의 본딩 패드(bonding pad) 위에 웨이퍼 범핑 공정을 통해 범프(bump)를 만들고 이 범프(bump)를 다른 칩의 범프와 본딩시키거나 회로 기판의 본딩 패드와 연결시키는 공정으로 진행된다. Such a conventional flip chip package is manufactured by forming a bump on a bonding pad of a semiconductor chip through a wafer bumping process and bonding the bump with a bump of another chip or connecting the bump with a bonding pad of a circuit board Process.
도 1은 종래의 플럭스를 이용한 플립칩 패키지 제조장치를 설명하기 위한 도면이고, 도 2는 종래의 플럭스를 이용한 플립칩 패키지 제조방법을 설명하기 위한 도면이다.FIG. 1 is a view for explaining a flip chip package manufacturing apparatus using a conventional flux, and FIG. 2 is a view for explaining a flip chip package manufacturing method using a conventional flux.
도 1 및 도 2를 참고하여 종래의 플럭스를 이용한 플립칩 패키지 제조과정을 설명하기로 한다.A flip chip package manufacturing process using a conventional flux will be described with reference to FIGS. 1 and 2. FIG.
도 1에 도시된 바와 같이 종래의 플럭스를 이용한 플립칩 패키지 제조장치(100)는 제1로딩장치(110), 어태치 장치(120), 리플로우 장치(130), 제1언로딩장치(140), 제2로딩장치(150), 플럭스 클리닝 장치(160) 및 제2언로딩장치(170) 등 독립된 별개의 장비가 필요하다.1, a conventional flip chip
한편, 도 2에 도시된 바와 같이 종래의 플럭스를 이용한 플립칩 패키지 제조방법은, 플럭싱 공정(S210), 플립칩 어태치 공정(S220), 리플로우 공정(S230) 및 플럭스 클린 공정(S240)으로 진행된다.2, a method of manufacturing a flip chip package using a conventional flux includes a flipping process S210, a flip chip attaching process S220, a reflow process S230, and a flux clean process S240. Lt; / RTI >
종래의 경우 플립칩 본딩을 위해서는 피씨비(PCB) 기판에 플럭스를 도포하고(S210) 범프가 있는 반도체 칩을 플럭스에 딥핑(dipping)하여 피씨비(PCB) 기판에 어태치하고(S220) 리플로우 장치(130)로 이동하여 리플로우하여 솔더를 녹여 본딩을 한 후(S230) 플럭스 클리닝 장치(160)에서 플럭스를 클리닝하는 과정(S240)을 거쳐야 한다. 이러한 종래의 플립칩 본딩과정에서는 플럭스의 사용이 필수적이었는데 그 이유는 다음과 같다.In the conventional case, a flux is applied to a PCB substrate (S210), a semiconductor chip having a bump is dipped in a flux and attached to a PCB substrate (S220) 130, reflowing the solder by melting and bonding (S230), and then cleaning the flux by the flux cleaning device 160 (S240). In such a conventional flip chip bonding process, the use of flux is essential because of the following reasons.
일반적으로 범핑 프로세스를 통해 형성된 범프는 형성되자 마자 바로 산소와 결합하여 산화됨으로써 산화막이 형성되고 이러한 산화막은 시간이 흐를수록 두꺼워지게 된다. 이와 같이 범프에 형성된 산화막으로 인해 반도체 칩을 기판에 연결시키는 것이 어렵게 되고 연결이 되었다고 하더라도 산화막으로 인해 신뢰성에 문제가 발생하게 된다. 따라서 범프에 형성된 산화막을 제거하는 과정이 필요하며 이때 산화막 제거를 위해 플럭스가 사용되었다.Generally, the bumps formed through the bumping process are immediately oxidized in combination with oxygen to form an oxide film, and the oxide film becomes thicker with the passage of time. Thus, it is difficult to connect the semiconductor chip to the substrate due to the oxide film formed on the bump. Even if the semiconductor chip is connected to the substrate, the oxide film causes reliability problems. Therefore, it is necessary to remove the oxide film formed on the bump, and the flux is used to remove the oxide film.
한편, 반도체 칩을 기판위에 어태치한 후에는 반도체 칩과 기판 사이에 얼라인을 맞춰야 하는데 기판과 반도체 칩 사이의 피치가 점점 미세해지는 상황에서 반도체 칩이 몇 마이크로미터만 틀어지더라도 문제가 발생하게 된다.On the other hand, after the semiconductor chip is mounted on the substrate, the alignment between the semiconductor chip and the substrate must be aligned, but the pitch between the substrate and the semiconductor chip becomes finer and the problem arises even if the semiconductor chip is turned a few micrometers .
플럭스는 에폭시 레진 성분 뿐만 아니라 끈적끈적한 로진 성분도 포함되어 있기 때문에 범프를 플럭스에 딥핑한 후 피씨비(PCB) 기판에 어태치하게 되면 왠만한 진동이나 충격에도 반도체 칩이 흔들리지 않게 된다.Since the flux contains not only the epoxy resin but also the sticky rosin component, when the bump is dipped in the flux and attached to the PCB, the semiconductor chip is not shaken under a certain vibration or shock.
이와 같이, 범프가 있는 반도체 칩을 플럭스에 딥핑(dipping)하여 피씨비(PCB) 기판에 어태치한 후 리플로우 오븐에 넣으면 플럭스가 녹아서 흘러내리면서 산화막을 제거하고 솔더가 녹아 달라붙게 된다. 이러한 이유로 범프를 이용한 플립칩 본딩공정에서는 플럭스의 사용이 필수적이었다.Thus, when a semiconductor chip having a bump is dipped into a flux and attached to a PCB substrate, the flux is melted and flows down to remove the oxide film and melt the solder. For this reason, the use of flux was essential in the flip chip bonding process using bumps.
그러나, 종래의 플럭스를 이용한 플립칩 본딩의 경우 리플로우 과정이 끝나고 나면 묻어있는 플럭스 찌꺼기를 제거하는 클리닝 과정이 필요하게 되고, 이로 인해 여러 부가적인 장비를 필요로 하고 공정이 복잡해짐으로써 전체적으로 반도체 패키지의 제조 단가가 상승하는 문제가 있었다.However, in the case of flip chip bonding using the conventional flux, a cleaning process for removing the flux residue after the reflow process is required. Therefore, various additional equipment are required and the process is complicated, There has been a problem in that the manufacturing cost of the battery is increased.
본 발명이 해결하고자 하는 기술적 과제는, 반도체 칩의 플립칩 패키지를 형성하기 위한 플립칩 본딩과정에서, 플럭스를 사용하지 않고 기판에 어태치된 반도체 칩에 바로 레이저의 열을 가하여 본딩을 함으로써 플럭스를 사용하는 플립칩 본딩과정에서 요구되는 플러스 클리닝 공정 등을 제거하여 필요한 장비의 숫자 및 풋 프린트(foot print)를 감소시키고 플립칩 패키지 제조 비용을 감소시킬 수 있는 플럭스리스 플립칩 패키지 제조장치 및 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention provides a flip chip bonding process for forming a flip chip package of a semiconductor chip, A flipless flip chip package manufacturing apparatus and manufacturing method capable of reducing the number of required equipment, foot print, and cost of manufacturing flip chip packages by eliminating the positive cleaning process and the like required in the flip chip bonding process used .
상기 기술적 과제를 이루기 위한 본 발명에 따른 플럭스리스 플립칩 패키지 제조장치는, 범프가 있는 반도체 칩을 기판에 본딩하여 패키지를 제조하는 플립칩 패키지 제조장치에 있어서, 상기 범프에 형성된 산화막을 제거하기 위해 플라즈마 처리를 수행하는 전처리 블록; 플럭스를 사용하지 않고 상기 반도체 칩을 상기 기판에 어태치하는 칩 어태치 블록; 및 어태치된 상기 반도체 칩에 레이저를 가하여 본딩하는 본딩 블록;을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a flip-chip flip chip package manufacturing apparatus for manufacturing a flip chip package by bonding a semiconductor chip having a bump to a substrate, A preprocessing block for performing plasma processing; A chip attach block for attaching the semiconductor chip to the substrate without using flux; And a bonding block for applying a laser to the attached semiconductor chip to bond the semiconductor chip.
상기 기술적 과제를 이루기 위한 본 발명에 따른 플럭스리스 플립칩 패키지 제조방법은, 범프가 있는 반도체 칩을 기판에 본딩하여 패키지를 제조하는 플립칩 패키지 제조방법에 있어서, 상기 범프에 형성된 산화막을 제거하기 위해 플라즈마 처리를 수행하는 전처리단계; 플럭스를 사용하지 않고 상기 반도체 칩을 상기 기판에 어태치하는 칩 어태치 단계; 및 어태치된 상기 반도체 칩에 레이저를 가하여 본딩하는 본딩단계;를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a flip-chip flip chip package, the method comprising: bonding a semiconductor chip having a bump to a substrate to manufacture a flip chip package; A pretreatment step of performing a plasma treatment; A chip attaching step of attaching the semiconductor chip to the substrate without using a flux; And a bonding step of applying a laser to the attached semiconductor chip to bond the semiconductor chip.
상기 기술적 과제를 이루기 위한 본 발명에 따른 플럭스리스 플립칩 패키지 제조장치는, 솔더볼을 기판에 본딩하여 패키지를 제조하는 플립칩 패키지 제조장치에 있어서, 상기 솔더볼에 형성된 산화막을 제거하기 위해 플라즈마 처리를 수행하는 전처리부; 플럭스를 사용하지 않고 상기 솔더볼을 상기 기판에 어태치하는 솔더볼 어태치부; 및 상기 기판에 어태치된 상기 솔더볼에 레이저를 가하여 본딩하는 본딩부;을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided an apparatus for manufacturing a flip-chip flip chip package, the apparatus comprising: a solder ball bonded to a substrate to form a package, the apparatus comprising: a plasma processing unit for removing the oxide film formed on the solder ball; Lt; / RTI > A solder ball attaching portion attaching the solder ball to the substrate without using flux; And a bonding part for applying a laser to the solder ball attached to the substrate to bond the solder ball.
상기 기술적 과제를 이루기 위한 본 발명에 따른 플럭스리스 플립칩 패키지 제조방법은, 솔더볼을 기판에 본딩하여 패키지를 제조하는 플립칩 패키지 제조방법에 있어서, 상기 솔더볼에 형성된 산화막을 제거하기 위해 플라즈마 처리를 수행하는 전처리단계; 플럭스를 사용하지 않고 상기 솔더볼을 상기 기판에 어태치하는 솔더볼 어태치 단계; 및 어태치된 상기 솔더볼에 레이저를 가하여 본딩하는 본딩단계;를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a flip-chip flip-chip package, the method including bonding a solder ball to a substrate to manufacture a flip-chip package, the method comprising: performing plasma processing to remove an oxide film formed on the solder ball; A preprocessing step; A solder ball attaching step of attaching the solder ball to the substrate without using a flux; And a bonding step of applying a laser to the attached solder ball to bond the solder ball.
본 발명에 따른 플럭스리스 플립칩 패키지 제조장치 및 제조방법에 의하면, 플럭스를 사용하지 않고 플라즈마를 사용하여 산화막을 제거하고 기판에 어태치된 반도체 칩에 바로 레이저의 열을 가하여 본딩을 함으로써 플럭스를 사용하는 플립칩 본딩과정에서 요구되는 플러스 클리닝 공정 등을 제거하여 공정을 단순화함으로써 플립칩 패키지 제조 비용을 감소시킬 수 있는 효과가 있다.According to the fluxless flip chip package manufacturing apparatus and method of the present invention, the oxide film is removed by using plasma without using flux, and the flux is directly used by bonding the semiconductor chip attached to the substrate with heat of the laser. Which is required in the flip chip bonding process, to simplify the process, thereby reducing the cost of manufacturing the flip chip package.
종래의 플립칩 패키지 제조장치가 다수의 장비들이 넓은 공간을 차지하며 배치되던 것과 달리 본 발명은 모든 장비가 하나의 장치 내에 포함되어 좁은 공간만이 필요하게 된다. 또한 장비 전체의 무게도 대폭 감소되며 공정시간 또한 획기적으로 단축 시킬수 있는 장점이 있다. Unlike a conventional flip chip package manufacturing apparatus in which a plurality of apparatuses occupy a large space, the present invention requires only a narrow space because all the apparatuses are included in one apparatus. In addition, the weight of the entire machine is greatly reduced, and the process time can be drastically shortened.
도 1은 종래의 플럭스를 이용한 플립칩 패키지 제조장치를 설명하기 위한 도면이다.
도 2는 종래의 플럭스를 이용한 플립칩 패키지 제조방법을 설명하기 위한 도면이다.
도 3은 본 발명에 따른 플럭스리스 플립칩 패키지 제조장치를 설명하기 위한 도면이다.
도 4는 본 발명에 따른 플럭스리스 플립칩 패키지 제조방법을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 플럭스리스 플립칩 패키지 제조장치를 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 플럭스리스 플립칩 패키지 제조방법을 설명하기 위한 도면이다.1 is a view for explaining a flip chip package manufacturing apparatus using a conventional flux.
2 is a view for explaining a flip chip package manufacturing method using a conventional flux.
3 is a view for explaining a fluxless flip chip package manufacturing apparatus according to the present invention.
4 is a view for explaining a method of manufacturing a fluxless flip chip package according to the present invention.
5 is a view for explaining a fluxless flip chip package manufacturing apparatus according to another embodiment of the present invention.
6 is a view for explaining a method of manufacturing a fluxless flip chip package according to another embodiment of the present invention.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
도 3은 본 발명에 따른 플럭스리스 플립칩 패키지 제조장치를 설명하기 위한 도면이다.3 is a view for explaining a fluxless flip chip package manufacturing apparatus according to the present invention.
도 3을 참고하면 본 발명에 따른 플럭스리스 플립칩 패키지 제조장치는 전처리부(310), 칩 어태치부(320) 및 본딩부(330)을 포함하여 구성된다.Referring to FIG. 3, the fluxless flip chip package manufacturing apparatus according to the present invention includes a preprocessing
전처리부(310)에서는 솔더 범프에 형성된 산화막(oxides)을 제거하기 위해 솔더 범프 및 기판에 대해 플라즈마 처리를 수행한다.In the preprocessing
이때 처리되는 플라즈마는 대기압 방식의 플라즈마를 사용하고 플라즈마 가스는 아르곤(Ar) 가스를 사용하는 것이 바람직하다. 한편, 플라즈마 가스로 아르곤(Ar) 가스 96%와 수소(H2) 가스 4%의 혼합가스를 사용할 수도 있다.At this time, it is preferable to use an atmospheric pressure plasma as the plasma to be treated and an argon (Ar) gas as the plasma gas. On the other hand, a mixed gas of 96% of argon (Ar) gas and 4% of hydrogen (H 2 ) gas may be used as a plasma gas.
한편, 사용되는 플라즈마의 파워(power)는 100W 내지 1KW이고 속도는 0.1 내지 100mm/sec인 것이 바람직하다. 또한 가스 플로우 레이트(gas flow rate)는 아르곤(Ar) 가스를 사용하는 경우에는 1 내지 15 l/min(LPM)인 것이 바람직하고, 아르곤(Ar) 가스 96%와 수소(H2) 가스 4%의 혼합가스를 사용하는 경우에는 1 내지 10 l/min(LPM)인 것이 바람직하다.On the other hand, the power of the plasma used is preferably 100 W to 1 KW, and the speed is preferably 0.1 to 100 mm / sec. Further, the gas flow rate (gas flow rate) is a case of using an argon (Ar) gas is 1 to 15 l / min (LPM) which is preferred, and argon (Ar) gas to 92%, and hydrogen (H 2) gas 4% (LPM) is preferably 1 to 10 l / min.
칩 어태치부(320)에서는 다이(die)들 사이의 간격을 이격시키기 위해 웨이퍼의 중앙으로부터 가장자리를 향하여 다이싱 테이프를 확장시키는 웨이퍼 익스팬딩(wafer expanding) 공정을 수행한다. 이어서 다이 이젝팅(die ejecting) 공정, 다이 픽업(die pick up) 공정 및 다이 플립핑(die flipping) 공정을 거쳐 다이를 기판에 어태치 하는 다이 어태치 및 플레이스먼트(die attach and placement) 공정을 수행한다.The
본딩부(330)에서는 칩 어태치 이후 다이가 어태치된 상태에서 바로 레이저의 열을 이용하여 칩을 기판에 본딩한다.The
도 4는 본 발명에 따른 플럭스리스 플립칩 패키지 제조방법을 설명하기 위한 도면이다.4 is a view for explaining a method of manufacturing a fluxless flip chip package according to the present invention.
도 4를 참고하면 본 발명에 따른 플럭스리스 플립칩 패키지 제조방법은 전처리 단계(S410), 칩 어태치 단계(S420) 및 본딩 단계(S430)을 포함한다.Referring to FIG. 4, the method for manufacturing a fluxless flip chip package according to the present invention includes a preprocessing step (S410), a chip attaching step (S420), and a bonding step (S430).
전처리 단계(S410)에서는 솔더 범프에 형성된 산화막(oxides)을 제거하기 위해 솔더 범프 및 기판에 대해 플라즈마 처리를 수행한다.In the preprocessing step S410, a plasma process is performed on the solder bumps and the substrate to remove oxide films formed on the solder bumps.
이때 처리되는 플라즈마는 대기압 방식의 플라즈마를 사용하고 플라즈마 가스는 아르곤(Ar) 가스를 사용하는 것이 바람직하다. 한편, 플라즈마 가스로 아르곤(Ar) 가스 96%와 수소(H2) 가스 4%의 혼합가스를 사용할 수도 있다.At this time, it is preferable to use an atmospheric pressure plasma as the plasma to be treated and an argon (Ar) gas as the plasma gas. On the other hand, a mixed gas of 96% of argon (Ar) gas and 4% of hydrogen (H 2 ) gas may be used as a plasma gas.
한편, 사용되는 플라즈마의 파워(power)는 100W 내지 1KW이고 속도는 0.1 내지 100mm/sec인 것이 바람직하다. 또한 가스 플로우 레이트(gas flow rate)는 아르곤(Ar) 가스를 사용하는 경우에는 1 내지 15 l/min(LPM)인 것이 바람직하고, 아르곤(Ar) 가스 96%와 수소(H2) 가스 4%의 혼합가스를 사용하는 경우에는 1 내지 10 l/min(LPM)인 것이 바람직하다.On the other hand, the power of the plasma used is preferably 100 W to 1 KW, and the speed is preferably 0.1 to 100 mm / sec. Further, the gas flow rate (gas flow rate) is a case of using an argon (Ar) gas is 1 to 15 l / min (LPM) which is preferred, and argon (Ar) gas to 92%, and hydrogen (H 2) gas 4% (LPM) is preferably 1 to 10 l / min.
칩 어태치 단계(S420)에서는 먼저, 다이(die)들 사이의 간격을 이격시키기 위해 웨이퍼의 중앙으로부터 가장자리를 향하여 다이싱 테이프를 확장시키는 웨이퍼 익스팬딩(wafer expanding) 공정을 수행한다. 이어서 다이 이젝팅(die ejecting) 공정, 다이 픽업(die pick up) 공정 및 다이 플립핑(die flipping) 공정을 거쳐 다이를 기판에 어태치 하는 다이 어태치 및 플레이스먼트(die attach and placement) 공정을 수행한다.In the chip attaching step (S420), first, a wafer expanding process is performed to extend the dicing tape from the center to the edge of the wafer in order to separate the distance between the dies. The die attach and placement process is then followed by a die ejecting process, a die pick up process and a die flipping process to attach the die to the substrate. .
웨이퍼 익스팬딩(wafer expanding) 공정, 다이 이젝팅(die ejecting) 공정, 다이 픽업(die pick up) 공정 및 다이 플립핑(die flipping) 공정은 플립칩 본딩 과정에서 일반적인 것이므로 상세한 설명은 생략하기로 한다.The wafer expanding process, the die ejecting process, the die pick up process, and the die flipping process are common in the flip chip bonding process, and a detailed description thereof will be omitted .
다만, 다이 어태치 및 플레이스먼트(die attach and placement) 공정의 경우 범프가 형성된 다이를 플럭스에 딥핑한 후 기판에 어태치하는 종래 기술과 달리 본 발명에서는 플럭스를 사용하지 않는 것에 차별성이 있다. However, in the case of a die attach and placement process, the present invention is different from the conventional technology in which the dummy die is dipped into the flux and then attached to the substrate.
본딩 단계(S430)에서는 칩 어태치 이후 다이가 어태치된 상태에서 바로 레이저의 열을 이용하여 칩을 기판에 본딩한다.In the bonding step (S430), the chip is bonded to the substrate using the heat of the laser immediately after attaching the die after attaching the chip.
이때 사용되는 레이저는 다이오드 레이저를 사용하는 것이 바람직하다. 한편, 레이저의 파워(power)는 100W 내지 2KW이고, 파장은 800 내지 1100nm의 것을 사용하는 것이 바람직하다. 또한 레이저를 가해주는 시간은 1 내지 5초 인 것이 바람직하다. 또한 본딩과정에서 산화막이 생성되는 것을 방지하기 위하여 질소(N2)가스를 사용할 수도 있다.It is preferable to use a diode laser as the laser used at this time. On the other hand, it is preferable to use a laser having a power of 100 W to 2 KW and a wavelength of 800 to 1100 nm. It is also preferable that the laser application time is 1 to 5 seconds. In addition, nitrogen (N 2 ) gas may be used to prevent an oxide film from being formed during the bonding process.
본 발명은 플럭스를 사용하지 않고 플립칩 패키지를 제조하는 것에 특징이 있으며, 이와 같이 플럭스를 사용하지 않으면서 플립칩 본딩을 하기 위해서는 아래와 같은 별도의 기술을 필요로 한다.The present invention is characterized in that a flip chip package is manufactured without using flux. In order to perform flip chip bonding without using flux, a separate technique as described below is required.
첫째, 전처리 기술이 필요하다. First, pretreatment techniques are needed.
플럭스를 사용하지 않으므로 범프에 형성된 산화막을 제거하기 위해 플라즈마로 전처리하는 전처리 기술이 요구된다. 본 발명에서는 범프 및 기판에 대해 플라즈마 처리를 하여 범프에 형성된 산화막을 제거하였다.Since the flux is not used, a pretreatment technique of pretreating the plasma to remove the oxide film formed on the bump is required. In the present invention, the bump and the substrate are subjected to a plasma treatment to remove the oxide film formed on the bump.
둘째, 칩 어태치 기술이 요구된다.Second, chip attach technology is required.
본 발명에서는 플럭스를 사용하지 않으므로 칩 어태치 후 본딩 전에 과정에서 칩의 움직임이 발생할 수 있다. 따라서 칩 어태치 공정에서 다이 이젝팅 공정, 다이 픽업 공정 및 다이 플립핑 공정을 거쳐 다이 어태치 및 플레이스먼트 공정을 통해 다이가 어태치된 상태에서 PCB의 이동없이 바로 레이저를 가해준다.Since the flux is not used in the present invention, chip movement may occur in the process before bonding after chip attachment. Therefore, in the chip attaching process, the die attaching process, the die picking process, and the die fliping process are performed, and the laser is directly applied without moving the PCB while the die is attached through the die attach and placement process.
즉, 피커(Picker)로 다이를 잡고 어태치 및 리플레이스 하면서 바로 레이저의 열을 가해준다. 이때 투명한 유리제품의 피커를 사용하는 경우 피커가 다이를 잡고 있는 상태에서 바로 그 위에 레이저를 가해주는 경우에는 칩의 움직임 없이 바로 레이저를 가해줄 수 있다.In other words, it picks up the die with a picker, attaches and replaces it, and applies heat to the laser immediately. In this case, when a picker of a transparent glass product is used, if the laser is applied directly to the picker while holding the die, the laser can be directly applied without moving the chip.
셋째, 레이저 본딩기술이 요구된다.Third, laser bonding technology is required.
플럭스를 사용하는 종래 기술에서도 레이저를 이용하여 리플로우를 수행하는 기술은 적용되어 왔으나 칩 어태치 이후 바로 레이저를 이용하여 본딩을 하는 것은 사용되지 않고 있으며 이는 본 발명만의 구성상의 특징에 해당된다.In the conventional technique using flux, reflow using a laser has been applied. However, bonding using a laser immediately after chip attaching is not used, and this is characteristic of only the present invention.
즉, 본 발명은 플럭스를 사용하지 않으면서도 플립칩 본딩을 하기 위해, 웨이퍼 및 기판을 플라즈마로 전처리하고(전처리기술) 바로 픽 앤 플레이스를 하고(칩 어태치 기술) 레이저를 가해 주는 것(레이저 본딩 기술)을 특징으로 한다.That is, the present invention relates to a method and apparatus for pre-processing a wafer and a substrate by plasma (pretreatment technique), directly picking and placing (chip attaching technology) and applying a laser Technology).
도 5는 본 발명의 다른 일 실시예에 따른 플럭스리스 플립칩 패키지 제조장치를 설명하기 위한 도면이다.5 is a view for explaining a fluxless flip chip package manufacturing apparatus according to another embodiment of the present invention.
도 5를 참고하면 본 발명에 따른 플럭스리스 플립칩 패키지 제조장치(500)는 전처리부(510), 솔더볼 어태치부(520) 및 본딩부(530)을 포함하여 구성된다.5, the
전처리부(510)에서는 솔더볼에 형성된 산화막(oxides)을 제거하기 위해 솔더볼 및 기판에 대해 플라즈마 처리를 수행한다.In the
이때 처리되는 플라즈마는 대기압 방식의 플라즈마를 사용하고 플라즈마 가스는 아르곤(Ar) 가스를 사용하는 것이 바람직하다. 한편, 플라즈마 가스로 아르곤(Ar) 가스 96%와 수소(H2) 가스 4%의 혼합가스를 사용할 수도 있다.At this time, it is preferable to use an atmospheric pressure plasma as the plasma to be treated and an argon (Ar) gas as the plasma gas. On the other hand, a mixed gas of 96% of argon (Ar) gas and 4% of hydrogen (H 2 ) gas may be used as a plasma gas.
한편, 사용되는 플라즈마의 파워(power)는 100W 내지 1KW이고 속도는 0.1 내지 100mm/sec인 것이 바람직하다. 또한 가스 플로우 레이트(gas flow rate)는 아르곤(Ar) 가스를 사용하는 경우에는 1 내지 15 l/min(LPM)인 것이 바람직하고, 아르곤(Ar) 가스 96%와 수소(H2) 가스 4%의 혼합가스를 사용하는 경우에는 1 내지 10 l/min(LPM)인 것이 바람직하다.On the other hand, the power of the plasma used is preferably 100 W to 1 KW, and the speed is preferably 0.1 to 100 mm / sec. Further, the gas flow rate (gas flow rate) is a case of using an argon (Ar) gas is 1 to 15 l / min (LPM) which is preferred, and argon (Ar) gas to 92%, and hydrogen (H 2) gas 4% (LPM) is preferably 1 to 10 l / min.
솔더볼 어태치부(520)에서는 플럭스를 사용하지 않고 상기 솔더볼을 상기 기판에 어태치한다. The solder
본딩부(530)에서는 솔더볼이 기판에 어태치된 상태에서 상기 기판의 이동 없이 바로 레이저의 열을 가하여 솔더볼을 기판에 본딩한다.In the
도 6은 본 발명의 다른 일 실시예에 따른 플럭스리스 플립칩 패키지 제조방법을 설명하기 위한 도면이다.6 is a view for explaining a method of manufacturing a fluxless flip chip package according to another embodiment of the present invention.
도 6을 참고하면 본 발명에 따른 플럭스리스 플립칩 패키지 제조방법은 전처리 단계(S610), 솔더볼 어태치 단계(S620) 및 본딩 단계(S630)을 포함한다.Referring to FIG. 6, a method of manufacturing a fluxless flip chip package according to the present invention includes a preprocessing step S610, a solder ball attaching step S620, and a bonding step S630.
전처리 단계(S610)에서는 솔더볼에 형성된 산화막(oxides)을 제거하기 위해 솔더볼 및 기판에 대해 플라즈마 처리를 수행한다. In the preprocessing step S610, the solder balls and the substrate are subjected to a plasma treatment to remove oxides formed on the solder balls.
이때 처리되는 플라즈마는 대기압 방식의 플라즈마를 사용하고 플라즈마 가스는 아르곤(Ar) 가스를 사용하는 것이 바람직하다. 한편, 플라즈마 가스로 아르곤(Ar) 가스 96%와 수소(H2) 가스 4%의 혼합가스를 사용할 수도 있다.At this time, it is preferable to use an atmospheric pressure plasma as the plasma to be treated and an argon (Ar) gas as the plasma gas. On the other hand, a mixed gas of 96% of argon (Ar) gas and 4% of hydrogen (H 2 ) gas may be used as a plasma gas.
한편, 사용되는 플라즈마의 파워(power)는 100W 내지 1KW이고 속도는 0.1 내지 100mm/sec인 것이 바람직하다. 또한 가스 플로우 레이트(gas flow rate)는 아르곤(Ar) 가스를 사용하는 경우에는 1 내지 15 l/min(LPM)인 것이 바람직하고, 아르곤(Ar) 가스 96%와 수소(H2) 가스 4%의 혼합가스를 사용하는 경우에는 1 내지 10 l/min(LPM)인 것이 바람직하다.On the other hand, the power of the plasma used is preferably 100 W to 1 KW, and the speed is preferably 0.1 to 100 mm / sec. Further, the gas flow rate (gas flow rate) is a case of using an argon (Ar) gas is 1 to 15 l / min (LPM) which is preferred, and argon (Ar) gas to 92%, and hydrogen (H 2) gas 4% (LPM) is preferably 1 to 10 l / min.
솔더볼 어태치 단계(S620)에서는 플라즈마 처리된 솔더볼을 픽업(pick up)하여 PCB 기판의 볼패드에 실장한다. 솔더볼을 플럭스에 딥핑한 후 기판에 어태치하는 종래 기술과 달리 본 발명에서는 플럭스를 사용하지 않는 것에 차별성이 있다. In the solder ball attaching step S620, the plasma-treated solder ball is picked up and mounted on the ball pad of the PCB substrate. Unlike the prior art in which a solder ball is dipped in a flux and attached to a substrate, the present invention is different in that no flux is used.
본딩 단계(S630)에서는 솔더볼이 어태치된 상태에서 바로 레이저의 열을 이용하여 기판에 본딩한다. 이때 레이저의 파워는 1KW 이하인 것이 바람직하다. 또한 본딩과정에서 산화막이 생성되는 것을 방지하기 위하여 질소(N2)가스를 사용할 수도 있다.In the bonding step S630, the solder ball is bonded to the substrate using the heat of the laser immediately after the solder ball is attached. At this time, the laser power is preferably 1 KW or less. In addition, nitrogen (N 2 ) gas may be used to prevent an oxide film from being formed during the bonding process.
즉, 본 발명은 플럭스를 사용하지 않으면서도 플립칩 본딩을 하기 위해, 솔더볼 및 기판을 플라즈마로 전처리하고(전처리기술) 솔더볼을 바로 픽업 및 플레이스먼트 하고(솔더볼 어태치 기술) 레이저를 가해 주는 것(레이저 본딩 기술)을 특징으로 한다.That is, the present invention relates to a method of pre-treating a solder ball and a substrate with a plasma (pre-processing technique), directly picking up and placing a solder ball (solder ball attaching technology), and applying a laser to perform flip chip bonding without using flux Laser bonding technology).
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다. While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the scope of the present invention.
Claims (24)
하나의 장치 내에서,
상기 범프에 형성된 산화막을 제거하기 위해 상기 범프 및 상기 기판에 대해 대기압 방식의 플라즈마를 사용하여 플라즈마 처리를 수행하고,
웨이퍼 익스팬딩, 다이 이젝팅, 다이 픽업, 다이 플립핑, 다이 어태치 및 플레이스먼트를 통해 플럭스를 사용하지 않고 상기 반도체 칩을 상기 기판에 어태치하며,
상기 기판에 상기 반도체 칩이 어태치된 상태에서 상기 기판의 이동 없이 바로 레이저를 가하여 본딩하는 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조장치.A flip chip package manufacturing apparatus for manufacturing a package by bonding a semiconductor chip having a bump to a substrate,
Within one device,
Performing a plasma process on the bump and the substrate using an atmospheric pressure plasma to remove an oxide film formed on the bump,
Attaching the semiconductor chip to the substrate without using flux through wafer expansions, die ejecting, die pick-up, die flip, die attach and placement,
Wherein the laser chip is directly bonded to the substrate without moving the substrate while the semiconductor chip is attached to the substrate.
아르곤(Ar)가스 또는 아르곤(Ar)가스와 수소(H2)가스의 혼합 가스인 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조장치.2. The plasma display panel of claim 1,
Is a mixed gas of argon (Ar) gas or argon (Ar) gas and hydrogen (H 2 ) gas.
하나의 장치 내에서,
상기 범프에 형성된 산화막을 제거하기 위해 상기 범프 및 상기 기판에 대해 대기압 방식의 플라즈마를 사용하여 플라즈마 처리를 수행하는 전처리단계;
웨이퍼 익스팬딩, 다이 이젝팅, 다이 픽업, 다이 플립핑, 다이 어태치 및 플레이스먼트를 통해 플럭스를 사용하지 않고 상기 반도체 칩을 상기 기판에 어태치하는 칩 어태치 단계; 및
상기 칩 어태치 단계가 완료된 상태에서 상기 기판의 이동 없이 바로 레이저의 열을 가하여 본딩하는 본딩단계;를 수행하는 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조방법.A flip chip package manufacturing method for manufacturing a package by bonding a semiconductor chip having a bump to a substrate,
Within one device,
A pretreatment step of performing a plasma treatment on the bump and the substrate using an atmospheric pressure plasma to remove an oxide film formed on the bump;
A chip attaching step of attaching the semiconductor chip to the substrate without using flux through wafer expansing, die ejecting, die pick-up, die flip, die attach and placement; And
And a bonding step for bonding and bonding the laser immediately without moving the substrate in a state where the chip attaching step is completed.
아르곤(Ar)가스 또는 아르곤(Ar)가스와 수소(H2)가스의 혼합 가스인 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조방법.7. The plasma display panel of claim 6,
Wherein the gas is a mixed gas of argon (Ar) gas or argon (Ar) gas and hydrogen (H 2 ) gas.
투명한 유리 제품의 피커로 다이를 어태치 및 플레이스먼트하는 공정인 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조방법.7. The method of claim 6, wherein the die attach and placement process
Wherein the step of attaching and placing the die with a picker of a transparent glass product is a process for manufacturing a flip-flip chip package.
상기 전처리단계에서 사용되는 플라즈마의 파워(power)는 100W 내지 1KW이고 속도는 0.1 내지 100mm/sec인 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조방법.The method according to claim 6,
Wherein the power of the plasma used in the preprocessing step is 100 W to 1 KW and the speed is 0.1 to 100 mm / sec.
상기 전처리단계에서 사용되는 플라즈마의 가스 플로우 레이트(gas flow rate)는 아르곤(Ar) 가스를 사용하는 경우에는 1 내지 15 l/min(LPM)이고, 아르곤(Ar) 가스와 수소(H2) 가스의 혼합가스를 사용하는 경우에는 1 내지 10 l/min(LPM)인 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조방법.10. The method of claim 9,
The pre-treatment gas flow rate (gas flow rate) of the plasma used in step is a case of using an argon (Ar) gas is 1 to 15 l / min (LPM), and argon (Ar) gas and hydrogen (H 2) gas Is 1 to 10 l / min (LPM) when the mixed gas of the flip-flops is used.
하나의 장치 내에서,
상기 솔더볼에 형성된 산화막을 제거하기 위해 상기 솔더볼 및 상기 기판에 대해 대기압 방식의 플라즈마를 사용하여 플라즈마 처리를 수행하고,
플럭스를 사용하지 않고 상기 솔더볼을 상기 기판에 어태치하며,
상기 기판에 상기 솔더볼이 어태치된 상태에서 상기 기판의 이동 없이 바로 레이저의 열을 가하여 상기 솔더볼을 기판에 본딩하는 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조장치.A flip chip package manufacturing apparatus for manufacturing a package by bonding a solder ball to a substrate,
Within one device,
A plasma process is performed on the solder ball and the substrate using an atmospheric pressure plasma to remove an oxide film formed on the solder ball,
Attaching the solder ball to the substrate without using flux,
Wherein the solder ball is bonded to the substrate by applying heat of the laser immediately without moving the substrate in a state where the solder ball is attached to the substrate.
아르곤(Ar)가스 또는 아르곤(Ar)가스와 수소(H2)가스의 혼합 가스인 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조장치.16. The method of claim 15,
Is a mixed gas of argon (Ar) gas or argon (Ar) gas and hydrogen (H 2 ) gas.
하나의 장치 내에서,
상기 솔더볼에 형성된 산화막을 제거하기 위해 상기 솔더볼 및 상기 기판에 대해 플라즈마 처리를 수행하는 전처리단계;
플럭스를 사용하지 않고 상기 솔더볼을 상기 기판에 어태치하는 솔더볼 어태치 단계; 및
상기 솔더볼 어태치 단계가 완료된 상태에서 상기 기판의 이동 없이 바로 레이저의 열을 가하여 본딩하는 본딩단계;를 수행하는 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조방법.A method of manufacturing a flip chip package for manufacturing a package by bonding a solder ball to a substrate,
Within one device,
A pre-processing step of performing plasma processing on the solder balls and the substrate to remove an oxide film formed on the solder balls;
A solder ball attaching step of attaching the solder ball to the substrate without using a flux; And
Wherein the solder ball attaching step is performed in a state where the solder ball attaching step is completed and bonding is performed by applying heat of the laser immediately without moving the substrate.
상기 전처리단계는 대기압 방식의 플라즈마를 사용하며,
상기 플라즈마는 아르곤(Ar)가스 또는 아르곤(Ar)가스와 수소(H2)가스의 혼합 가스인 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조방법.20. The method of claim 19,
The pre-processing step uses an atmospheric plasma,
Wherein the plasma is a mixed gas of argon (Ar) gas or argon (Ar) gas and hydrogen (H 2 ) gas.
상기 전처리단계에서 사용되는 플라즈마의 파워(power)는 100W 내지 1KW이고 속도는 0.1 내지 100mm/sec인 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조방법.22. The method of claim 21,
Wherein the power of the plasma used in the preprocessing step is 100 W to 1 KW and the speed is 0.1 to 100 mm / sec.
상기 전처리단계에서 사용되는 플라즈마의 가스 플로우 레이트(gas flow rate)는 아르곤(Ar) 가스를 사용하는 경우에는 1 내지 15 l/min(LPM)이고, 아르곤(Ar) 가스와 수소(H2) 가스의 혼합가스를 사용하는 경우에는 1 내지 10 l/min(LPM)인 것을 특징으로 하는 플럭스리스 플립칩 패키지 제조방법.22. The method of claim 21,
The pre-treatment gas flow rate (gas flow rate) of the plasma used in step is a case of using an argon (Ar) gas is 1 to 15 l / min (LPM), and argon (Ar) gas and hydrogen (H 2) gas Is 1 to 10 l / min (LPM) when the mixed gas of the flip-flops is used.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170035397A KR101939563B1 (en) | 2017-03-21 | 2017-03-21 | Apparatus for fluxless fabricating a flip-chip package and fabricating method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170035397A KR101939563B1 (en) | 2017-03-21 | 2017-03-21 | Apparatus for fluxless fabricating a flip-chip package and fabricating method using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180106686A KR20180106686A (en) | 2018-10-01 |
KR101939563B1 true KR101939563B1 (en) | 2019-01-17 |
Family
ID=63877738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170035397A KR101939563B1 (en) | 2017-03-21 | 2017-03-21 | Apparatus for fluxless fabricating a flip-chip package and fabricating method using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101939563B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102249384B1 (en) * | 2020-07-17 | 2021-05-06 | 정관식 | Apparatus for flux free fabricating a flip-chip package and fabricating method using the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232742A (en) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | Manufacture of electronic circuit device |
US6796481B2 (en) * | 2000-01-14 | 2004-09-28 | Toray Engineering Co., Ltd. | Chip mounting method |
KR100411144B1 (en) * | 2002-02-26 | 2003-12-24 | 서울대학교 공과대학 교육연구재단 | Reflow Method of fluxless solder bump using Ar-H2 Plasma |
KR20050123395A (en) * | 2004-06-25 | 2005-12-29 | 삼성테크윈 주식회사 | Apparatus for chip adhesion and laser penetration for flip chip bonding |
KR101150364B1 (en) * | 2005-12-22 | 2012-06-08 | 재단법인 포항산업과학연구원 | Fixture of solder ball for fluxless laser soldering |
-
2017
- 2017-03-21 KR KR1020170035397A patent/KR101939563B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20180106686A (en) | 2018-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7473580B2 (en) | Temporary chip attach using injection molded solder | |
US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
US10679931B2 (en) | Ball grid array and land grid array assemblies fabricated using temporary resist | |
JP4720438B2 (en) | Flip chip connection method | |
US7387910B2 (en) | Method of bonding solder pads of flip-chip package | |
KR100592121B1 (en) | No-clean flux for flip chip assembly | |
JPH06151701A (en) | Manufacture of semiconductor device | |
US6494361B1 (en) | Semiconductor module package substrate fabrication method | |
JP2001024085A (en) | Semiconductor device | |
KR101939563B1 (en) | Apparatus for fluxless fabricating a flip-chip package and fabricating method using the same | |
US6445075B1 (en) | Semiconductor module package substrate | |
US8430969B2 (en) | Method for exposing and cleaning insulating coats from metal contact surfaces | |
US7944051B2 (en) | Semiconductor device having external connection terminals and method of manufacturing the same | |
CN113948408A (en) | Manufacturing device and manufacturing method of fluxless flip chip package | |
KR100485590B1 (en) | Wafer bumping method for using solder paste print | |
KR101081735B1 (en) | Method for manufacturing a flip chip package using LOC die bonder and flip chip package thereof | |
JP2000151086A (en) | Printed circuit unit and its manufacture | |
JP2006054227A (en) | Semiconductor power module and semiconductor device | |
KR100384845B1 (en) | A method for repair of surface mount technology type package and dipping apparatus for applying the same | |
KR100762909B1 (en) | Manufacturing process of flip chip package | |
JP3454097B2 (en) | Electronic component and method of manufacturing electronic component | |
JP4696712B2 (en) | Semiconductor device | |
JP2004259886A (en) | Semiconductor device, electronic device, electronic equipment, manufacturing method of semiconductor device, and manufacturing method of electronic device | |
KR20070063119A (en) | Method for manufacturing substrate used to mount flip chip | |
KR20000074091A (en) | Ball grid array package and method for fabrication the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |