KR100592121B1 - No-clean flux for flip chip assembly - Google Patents

No-clean flux for flip chip assembly Download PDF

Info

Publication number
KR100592121B1
KR100592121B1 KR1020007010254A KR20007010254A KR100592121B1 KR 100592121 B1 KR100592121 B1 KR 100592121B1 KR 1020007010254 A KR1020007010254 A KR 1020007010254A KR 20007010254 A KR20007010254 A KR 20007010254A KR 100592121 B1 KR100592121 B1 KR 100592121B1
Authority
KR
South Korea
Prior art keywords
substrate
die
flux
flip chip
clean flux
Prior art date
Application number
KR1020007010254A
Other languages
Korean (ko)
Other versions
KR20010041942A (en
Inventor
마스터라엔.
스타오리온케이.
가다도마리아지.
칸모함마드주바이르
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20010041942A publication Critical patent/KR20010041942A/en
Application granted granted Critical
Publication of KR100592121B1 publication Critical patent/KR100592121B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

무세정 플럭스(404)를 이용하여 플립 칩 구성으로 기판(400)과 다이(406)를 조립하는 방법이 개시된다. 무세정 플럭스는, 본딩 패드들(402)과 접촉하는 땜납 범프들(408)을 활성화시켜 신뢰할 수 있는 땜납 접합을 형성하는 데에 충분한 화학적인 활성도와, 땜납 범프들(408)과 본딩 패드들(402)이 접촉하는 상태로 기판(400)과 다이(406)의 정렬을 유지시키기 위한 충분한 점착성과, 그리고 대량 제조 공정을 이용가능하게 하는 점도를 갖는다. 무세정 플럭스는 리플로우 공정 동안 최소량의 잔류물을 남기기 때문에, 언더필 작업을 방해하지 않으며, 땜납 접합에 악영향을 미치지 않는다. 이러한 응용에 이용될 수 있는 무세정 플럭스는 알파 금속사의 RM1919 및 인듐사의 H208이다. A method of assembling the substrate 400 and the die 406 in a flip chip configuration using a no-clean flux 404 is disclosed. The no-clean flux has sufficient chemical activity to activate the solder bumps 408 in contact with the bonding pads 402 to form a reliable solder joint, and the solder bumps 408 and bonding pads ( Sufficient adhesion to maintain alignment of substrate 400 and die 406 with 402 in contact, and viscosity to enable mass manufacturing processes. The no-clean flux leaves a minimal amount of residue during the reflow process, so it does not interfere with underfill operation and does not adversely affect solder joints. The no-clean fluxes that can be used for this application are RM1919 from Alpha Metals and H208 from Indium.

반도체 패키지, 무세정 플럭스, 리플로우 공정, 언더필, 플립 칩 구성Semiconductor package, no-clean flux, reflow process, underfill, flip chip configuration

Description

플립 칩 조립을 위한 무세정 플럭스{NO CLEAN FLUX FOR FLIP CHIP ASSEMBLY}No-clean flux for flip chip assembly {NO CLEAN FLUX FOR FLIP CHIP ASSEMBLY}

본 발명은 일반적으로 플립 칩 구성으로 조립되는 반도체 디바이스 조립 방법에 관한 것으로서, 특히 플립 칩 구성을 위한 조립 공정에서 후속 세정 단계를 필요로 하지 않는 플럭스의 도포에 관한 것이다. BACKGROUND OF THE INVENTION The present invention relates generally to a method of assembling a semiconductor device assembled in a flip chip configuration, and more particularly to the application of flux which does not require subsequent cleaning steps in the assembly process for flip chip construction.

반도체 패키징의 가장 중요한 목적은 집적 회로 칩의 원래의 설계 목적 및 의도를 유지하는 것이다. 오늘날의 기술 환경에서는, 단일 반도체 칩 상에서의 회로의 집적도를 증가시키는 요구가 더욱 높아지고 있다. 이와 동시에, 반도체 칩이 메모리 칩, 마이크로프로세서 칩, 원격 통신 칩 또는 기타 다른 타입의 반도체 칩이건 간에 불문하고, 그 성능을 향상시킬 필요성이 증가하고 있다. 칩에 회로 기능이 부가되면 될수록, 배선의 수 또한 크게 증가한다. 집적도의 증가 및 성능의 개선에 있어서의 가장 중요한 요인은 최종 제품의 코스트를 감소시키는 것이다. The most important purpose of semiconductor packaging is to maintain the original design goals and intentions of integrated circuit chips. In today's technology environment, there is an increasing demand for increasing the density of circuits on a single semiconductor chip. At the same time, there is an increasing need to improve the performance of semiconductor chips, whether memory chips, microprocessor chips, telecommunications chips or any other type of semiconductor chip. As circuit functions are added to the chip, the number of wirings also increases significantly. The most important factor in increasing density and improving performance is to reduce the cost of the final product.

반도체를 패키징하는 초기의 플립칩 방법은 비싸고, 신뢰할 수 없고, 생산성이 낮고 그리고 수동으로 동작되는 페이스업 와이어 본딩(face-up wire-bonding) 기술을 대체할 수 있는 기술로서 IBM

Figure 112006002707635-pct00016
에 의해 1960년대 초에 개발되었다. 그러나, 대부분의 고속 자동 와이어 본딩기가 반도체 산업의 요구를 충족시켰기 때문에, 상기 플립 칩 기술 방법을 향상시키고자 하는 개발 노력이 그다지 크지 않았다. 플립 칩 기술이라 함은, 활성 칩 표면이 기판을 접하고 있는 한, 플럭스없는 땜납 범프(fluxless solder bump), 테이프 자동 본딩(TAB), 와이어 배선, 도전성 폴리머, 이방성의 도전성 접착제, 금속 범프, 컴플라이언트 범프(compliant bump) 및 가압 접촉 등의 각종 배선 재료 및 방법으로 반도체 칩을 기판에 실장하는 것으로서 정의된다. The early flip chip method of packaging semiconductors is an alternative to expensive, unreliable, low-productivity, and manually operated face-up wire-bonding technology.
Figure 112006002707635-pct00016
It was developed by the early 1960s. However, since most high speed automatic wire bonders have met the needs of the semiconductor industry, the development effort to improve the flip chip technology method has not been very large. Flip chip technology refers to fluxless solder bumps, tape automated bonding (TAB), wire wiring, conductive polymers, anisotropic conductive adhesives, metal bumps, and compliant materials, as long as the active chip surface is in contact with the substrate. It is defined as mounting a semiconductor chip on a substrate by various wiring materials and methods such as compliant bumps and pressure contacts.

보다 높은 패키지 밀도, 성능 및 배선의 요구와, 페이스-업 와이어 본딩 기술의 한계 및 다중 칩 모듈 기술의 사용 증가의 직접적인 결과로서, 상기 플립 칩 기술을 향상시키고 동시에 상기 플립 칩 기술의 제조 비용을 낮추는 것이 필요하게 되었다. 상기 플립 칩 배선은 높은 I/O 밀도 능력과, 작은 프로파일(profile) 및 우수한 전기적 성능 때문에 반도체 산업에서 주로 사용되고 있다. 성능과, 신뢰성 및 비용에 대한 요구로 인해, 땜납, 도전성 에폭시, 경질 금속 범프(예컨데, 금) 및 이방성 도전성 에폭시 배선을 사용하는 다양한 플립 칩 기술을 개발하게 되었다. 상기 재료들 중에서, 땜납은 플립 칩 조립에서 전기 접속을 형성하는 바람직한 재료로서 여전히 선호되고 있다. As a direct result of higher package density, performance and wiring requirements, limitations of face-up wire bonding technology, and increased use of multi-chip module technology, improving the flip chip technology and at the same time lowering the manufacturing cost of the flip chip technology It became necessary. The flip chip wiring is mainly used in the semiconductor industry because of its high I / O density capability, small profile and excellent electrical performance. The demands on performance, reliability and cost have led to the development of various flip chip technologies using solder, conductive epoxy, hard metal bumps (eg gold) and anisotropic conductive epoxy wiring. Among these materials, solder is still preferred as a preferred material for forming electrical connections in flip chip assembly.

땜납 플립 칩 배선 시스템은 기본적으로 3개의 구성요소로 구성된다. 상기 구성 요소로는 칩, 땜납 범프 및 기판이 있다. 우선 상기 범프를 웨이퍼 상에 증착하여 리플로우한다. 다음에 상기 웨이퍼를 칩으로 다이싱한다. 칩을 뒤집어, 기판에 정렬시키고, 접착하고 리플로우한다. 언더필(underfill)을 이용하여 배선의 신뢰성을 향상시킬 수 있다. 각각의 상기 구성요소와 이 구성요소들을 조립하는 공정은 배선 시스템의 성능 및 코스트에 영향을 미친다. 따라서, 성능 및 코스트는, 단순히 배선 조립의 어느 단일 구성요소 뿐 아니라 배선 시스템 전체에 근거하여 비교되어야 한다. The solder flip chip wiring system basically consists of three components. Such components include chips, solder bumps, and substrates. First, the bumps are deposited on a wafer and reflowed. Next, the wafer is diced into chips. Turn the chip over, align it with the substrate, glue and reflow. Underfill can be used to improve the reliability of the wiring. Each of these components and the process of assembling these components affects the performance and cost of the wiring system. Thus, performance and cost should be compared based not only on any single component of wiring assembly, but on the entire wiring system.

플립 칩 배선 시스템의 제조에 관련된 재료 및 공정이 그 시스템의 성능을 결정한다. 반도체 디바이스 또는 칩은 실리콘 또는 갈륨 비소일 수 있다. 웨이퍼 상의 본딩 패드 금속화는 Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu, 또는 TiW-Au일 수 있다. 본드 패드가 기판 위에 있는 경우, 본드 패드 금속화 재료의 선택은 기판 재료에 의존한다. 예를 들어, 기판이 세라믹 재료이면, 본드 패드는 Ni－Cu이고, 기판이 유기 재료이면, 본드 패드는 Cu이다. 범프 재료는 납을 주성분으로 하거나 납이 없는 여러 가지 땜납중 하나일 수 있다. 기판은 실리콘, 알루미나, 유리, 또는 또는 다양한 유기 기판중 하나일 수 있다. 기판 금속화는 금 또는 구리일 수 있다. 언더필은 주로 플립 칩 배선 시스템의 신뢰성을 향상시키기 위해 사용된다. 이러한 언더필 재료는 땜납 접합 주위의 기판과 칩 간의 갭(gap)을 충전하여 땜납 접합에 걸리는 열 응력을 감소시킨다. Materials and processes involved in the fabrication of flip chip wiring systems determine the performance of the system. The semiconductor device or chip may be silicon or gallium arsenide. The bonding pad metallization on the wafer may be Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu, or TiW-Au. When the bond pads are on the substrate, the choice of bond pad metallization material depends on the substrate material. For example, if the substrate is a ceramic material, the bond pad is Ni-Cu, and if the substrate is an organic material, the bond pad is Cu. The bump material may be one of several solders based on lead or free of lead. The substrate may be silicon, alumina, glass, or one of various organic substrates. Substrate metallization may be gold or copper. Underfill is mainly used to improve the reliability of flip chip wiring systems. This underfill material fills the gap between the chip and the substrate around the solder joint to reduce thermal stress on the solder joint.

배선 시스템의 제조에 이용되는 공정 단계는 달라질 수 있고, 도금, 증착, 와이어 범핑(wire bumping), 분배 및 프린팅 등의 공정 기술을 포함할 수 있다. 리플로우 공정은 플럭스를 수반하는 공기 중에서 실행되거나 또는 제어된 분위기에서 실행될 수 있다. 플립 칩 결합 공정은 제어 붕괴 칩 접속(C4)법에 기초하는 공정 또는 지오미트리(geometry)가 본딩 장치에 의해 제어되는 공정을 포함한다. The process steps used to manufacture the wiring system can vary and can include process techniques such as plating, deposition, wire bumping, dispensing and printing. The reflow process can be performed in air with flux or in a controlled atmosphere. The flip chip bonding process includes a process based on the control collapse chip connection (C4) method or a process in which geometry is controlled by the bonding apparatus.

전형적인 플립 칩 배선 시스템의 조립은 2개의 전체적인 작업, 즉 (1) 플립 칩 본딩 및 (2) 캡슐화(encapsulation) 또는 언더필을 포함한다. 플립 칩 본딩을 하는 동안, 범프된 다이는 먼저 점착성 플럭스를 이용하여 기판 상의 본딩 패드들에 정렬 및 부착된다. (주목할 사항으로서, 범프들은 기판 위에 형성되거나, 또는 기판 및 다이 양자 위에 형성될 수 있으며, 본딩 패드들이 다이 위에 형성될 수 있다.) 이후, 모듈을 가열하게 되면, 땜납이 용해되어 본딩 패드와 야금술적인 결합을 형성한다(리플로우 공정). 플립 칩 본딩 공정에 이어서, 플럭스 잔류물들이 세정된다. 플럭스 잔여물들을 세정하는 데에 필요한 용제 재료는 전형적으로 고가연성이며 그리고/또는 위험한 재료들이며, 이들중 일부는 발암성이다. 이들 용제 재료들의 이러한 특성으로 인하여, 고도의 전문화된 장비를 필요로 하기 때문에 세정 단계는 많은 비용을 요한다. 이러한 장비는 방폭 성능을 지녀야하며, 공기 오염 그리고/또는 수질 오염으로부터 기술자들 및 주위 환경을 보호하기 위해 특별한 여과 시스템을 구비해야 한다. Assembly of a typical flip chip wiring system involves two overall tasks: (1) flip chip bonding and (2) encapsulation or underfill. During flip chip bonding, the bumped die is first aligned and attached to bonding pads on the substrate using an adhesive flux. (Note that the bumps may be formed on the substrate, or on both the substrate and the die, and the bonding pads may be formed on the die.) Subsequently, when the module is heated, the solder melts to bond the bond pads and metallurgy. To form an integral bond (reflow process). Following the flip chip bonding process, the flux residues are cleaned. Solvent materials needed to clean flux residues are typically highly flammable and / or dangerous materials, some of which are carcinogenic. Due to this nature of these solvent materials, the cleaning step is expensive because of the need for highly specialized equipment. Such equipment must have explosion-proof performance and be equipped with special filtration systems to protect technicians and the environment from air and / or water pollution.

따라서, 리플로우 공정이 완료된 후 디바이스로부터 플럭스 잔류물을 제거하기 위한 세정 공정을 수행하지 않으면서, 플립 칩 구성으로 반도체 디바이스를 조립하는 방법이 필요하다. Thus, there is a need for a method of assembling a semiconductor device in a flip chip configuration without performing a cleaning process to remove flux residues from the device after the reflow process is complete.

삭제delete

삭제delete

삭제delete

삭제delete

무세정 플럭스(no clean flux)를 이용하는 플립-칩-온-보드 조립은 1993년 8월 31부터 9월 2일까지 열린 표면 장착 국제 회의 진행에서 Raleigh 등에 의해 638-646 페이지에 개시되어 있다.
본 발명에 따르면, 플립 칩 구성으로 기판과 다이를 조립하는 방법이 제공되는바, 이 방법은 상기 기판 위에 본딩 패드들을 형성하는 단계와; 상기 다이 위에 땜납 범프들을 형성하는 단계와; 상기 기판에 무세정 플럭스를 도포하는 단계와; 상기 땜납 범프들과 상기 본드 패드들이 접촉하는 상태로 상기 기판과 상기 다이를 정렬시켜, 기판/다이 모듈을 형성하는 단계와; 그리고 상기 기판/다이 모듈에 대해 리플로우 공정을 수행하는 단계를 포함하며, 상기 무세정 플럭스는 범프들과 본딩 패드들 간의 충분한 습윤(wetting)을 보장하기 위해 표면 장력을 깨뜨리거나 줄이면서 기판 상의 땜납 본딩 패드들을 활성화시키는 충분한 화학적인 활성도를 가지며, 언더필 재료의 도포를 방해하지 않을 정도로 잔류물이 극히 적으며; 땜납 접합의 무결성(integrity)에 악영향을 미치지 않는 정도의 잔류물을 가지며, 다수의 언더필 재료들과 호환이 가능하고, 브러시 분배 방법을 이용한 플럭스 도포를 가능하게 하는 점도 및 유동 특성을 가지며, 다이의 크기에 무관하고, 그리고 고온 및 저온의 땜납들과 이용가능한 것을 특징으로 한다. 특히 이러한 기준들을 만족시키도록 개발된 바람직한 무세정 플럭스로는 알파 금속사(Alpha Metals Co.)의 RM1919 및 인듐사(Indium Corporation)의 H208이 있다. Flip-chip-on-board assembly using no clean flux is disclosed on pages 638-646 by Raleigh et al. At a surface mount international conference held from August 31 to September 2, 1993.
According to the present invention, there is provided a method of assembling a substrate and a die in a flip chip configuration, the method comprising forming bonding pads on the substrate; Forming solder bumps on the die; Applying a no-clean flux to the substrate; Aligning the substrate and the die in contact with the solder bumps and the bond pads to form a substrate / die module; And performing a reflow process on the substrate / die module, wherein the no-clean flux solders on the substrate while breaking or reducing surface tension to ensure sufficient wetting between the bumps and bonding pads. Has sufficient chemical activity to activate the bonding pads and the residue is extremely low so as not to interfere with the application of the underfill material; It has residues that do not adversely affect the integrity of solder joints, is compatible with many underfill materials, has viscosity and flow properties that enable flux application using brush dispensing methods, and Regardless of size and characterized by high and low temperature solders available. Particularly preferred no-clean fluxes developed to meet these criteria are RM1919 from Alpha Metals Co. and H208 from Indium Corporation.

첨부 도면들은 단지 본 발명을 예시하는 것으로서,
도 1은 플립 칩 구성으로 기판과 다이를 조립하는 종래의 방법을 보여주는 흐름도이다. The accompanying drawings merely illustrate the invention,
1 is a flow chart showing a conventional method of assembling a substrate and a die in a flip chip configuration.

도 2는 본 발명에 따라 무세정 플럭스를 이용하여 플립 칩 구성으로 기판과 다이를 조립하는 방법을 보여주는 흐름도이다. 2 is a flow chart illustrating a method of assembling a substrate and a die in a flip chip configuration using a no-clean flux in accordance with the present invention.

도 3A 내지 3F는 종래 기술에 따라 기판/다이 모듈을 조립하는 공정 단계 동안의 기판/다이의 단면들을 보여주는 도면으로서, 3A-3F show cross-sections of a substrate / die during a process step of assembling the substrate / die module in accordance with the prior art;

도 3A는 상부 표면에 본딩 패드들이 형성된 기판을 도시하며, 3A shows a substrate having bonding pads formed on an upper surface thereof;

도 3B는 종래 기술의 플럭스가 본딩 패드들을 덮고 있는 도 3A의 기판을 도시하고, 3B shows the substrate of FIG. 3A with prior art flux covering the bonding pads,

도 3C는 범프들을 갖는 다이가 기판과 정렬되어 리플로우 공정 준비가 된 도 3B의 기판을 도시하며, 3C shows the substrate of FIG. 3B with a die having bumps aligned with the substrate and ready for a reflow process;

도 3D는 기판과 다이 사이에 플럭스 잔류물이 존재하는 리플로우 공정 후의 기판/다이 모듈을 도시하고, 3D shows the substrate / die module after a reflow process where there is flux residue between the substrate and the die,

도 3E는 기판과 다이 사이에 있는 플럭스 잔류물을 제거하기 위한 세정 공정 동안의 기판/다이 모듈을 도시하며, 3E shows the substrate / die module during the cleaning process to remove flux residue between the substrate and the die,

도 3F는 기판과 다이 사이에 언더필 재료가 충전된 기판/다이 모듈을 도시한다. 3F shows a substrate / die module filled with an underfill material between the substrate and the die.

도 4A 내지 도 4E는 본 발명에 따라 기판/다이 모듈을 조립하는 공정 단계들 동안의 기판/다이의 단면들을 보여주는 도면으로서, 4A-4E show cross-sections of a substrate / die during processing steps of assembling the substrate / die module in accordance with the present invention.

도 4A는 상부 표면에 본딩 패드들이 형성된 기판을 도시하며, 4A shows a substrate having bonding pads formed on an upper surface thereof;

도 4B는 본 발명에 따른 플럭스가 본딩 패드들을 덮고 있는 도 4A의 기판을 도시하고, 4B shows the substrate of FIG. 4A with a flux in accordance with the present invention covering the bonding pads,

도 4C는 범프들을 갖는 다이가 기판과 정렬되어 리플로우 공정이 준비된 도 4B의 기판을 도시하며, 4C shows the substrate of FIG. 4B with a die having bumps aligned with the substrate to prepare for a reflow process;

도 4D는 기판과 다이 사이에 플럭스 잔류물이 존재하는 리플로우 공정 후의 기판/다이 모듈을 도시하고, 4D shows the substrate / die module after a reflow process where there is flux residue between the substrate and the die,

도 4E는 기판과 다이 사이에 있는 플럭스 잔류물을 제거하기 위한 세정 공정 동안의 기판/다이 모듈을 도시한다. 4E shows the substrate / die module during the cleaning process to remove flux residue between the substrate and the die.

이제, 본 발명을 실행하기 위한 최상의 방법을 예시한 본 발명의 특정 실시예들에 대하여 상세히 설명한다. Specific embodiments of the invention are now described in detail which illustrate the best way to practice the invention.

도 1은 플립 칩 구성으로 칩과 기판을 조립하는 종래의 방법을 보여주는 흐름도이다. 도 1은 반도체 제조 분야에서의 표준 방법에 의해 형성된 기판(100)을 도시한다. 기판은 실리콘, 알루미나(세라믹), 유리, 또는 다양한 유기 기판들중 하나일 수 있다. 본딩 패드들 또는 땜납 범프들이 기판 위에 형성된다. 플럭스를 기판의 적절한 부분 위에 수동으로 브러싱(brushing) 또는 스프레잉(spraying)함으로써, 기판 및 본딩 패드들 또는 땜납 범프들(102)에 플럭스를 도포한다. 다이(104)는 통상의 다이이며, 실리콘 기판 또는 갈륨 비소 기판 위에 형성될 수 있다. 본딩 패드들 또는 땜납 범프들이 다이 위에 형성되며, 이들은 앞에서 설명한 기판 위에 형성된 본딩 패드들 또는 땜납 범프들에 대응한다. 범프 재료는 납을 주성분으로 하거나 또는 납이 없는 다양한 땜납들일 수 있다. 웨이퍼의 본딩 패드 금속화는 Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu 또는 TiW-Au일 수 있다. 106으로 나타낸 바와 같이, 플립 칩 구성으로 기판 위에 다이를 놓는다. 플립 칩 구성은 활성 표면 영역이 기판 위에서 "아래로 향하여(face-down)" 놓여지는 구성이다. 이후, 기판/칩 결합을 가열하게 되면, 108로 나타낸 바와 같이 땜납이 리플로우된다. 110에 나타낸 바와 같이 기판/칩의 결합은 세정되며, 112에 나타낸 바와 같이 기판과 다이 사이에 언더필 재료가 도포되고, 114에 나타낸 바와 같이 통상의 나머지 제조 공정 단계들이 수행된다. 1 is a flow diagram illustrating a conventional method of assembling a chip and a substrate in a flip chip configuration. 1 illustrates a substrate 100 formed by standard methods in the semiconductor fabrication art. The substrate may be silicon, alumina (ceramic), glass, or one of various organic substrates. Bonding pads or solder bumps are formed over the substrate. The flux is applied to the substrate and bonding pads or solder bumps 102 by manually brushing or spraying the flux onto appropriate portions of the substrate. Die 104 is a conventional die and may be formed on a silicon substrate or a gallium arsenide substrate. Bonding pads or solder bumps are formed over the die, which correspond to the bonding pads or solder bumps formed above the substrate. The bump material may be a variety of solders based on or without lead. The bonding pad metallization of the wafer may be Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu or TiW-Au. As shown at 106, the die is placed over the substrate in a flip chip configuration. Flip chip configurations are configurations in which the active surface area is "face-down" over the substrate. Thereafter, heating the substrate / chip bond causes the solder to reflow, as indicated at 108. The substrate / chip bond is cleaned as shown at 110, the underfill material is applied between the substrate and the die as shown at 112, and the remaining conventional manufacturing process steps as shown at 114 are performed.

도 2는 본 발명에 따라 플립 칩 구성으로 칩과 기판을 조립하는 방법을 나타내는 흐름도이다. 도 2는 반도체 제조 분야에서의 표준 방법에 의해 형성된 기판(200)을 나타낸다. 상기 설명한 바와 같이, 기판은 실리콘, 알루미나(세라믹), 유리, 또는 다양한 유기 기판들중 하나일 수 있다. 본딩 패드들 또는 땜납 범프들이 기판 위에 형성된다. 플럭스를 기판의 적절한 부분 위에 손으로 브러싱 또는 스프레잉함으로써, 기판 및 본딩 패드들 또는 땜납 범프들(202)에 본 발명에 따른 무세정 플럭스가 도포된다. 다이(204)는 보통의 다이이며, 실리콘 기판 또는 갈륨 비소 기판 위에 형성될 수 있다. 본딩 패드들 또는 땜납 범프들이 다이 위에 형성되며, 이들은 상기 설명한 기판 위에 형성된 본딩 패드들 또는 땜납 범프들과 대응한다. 범프 재료는 납을 주성분으로 하거나 또는 납이 없는 다양한 땜납들이 될 수 있다. 웨이퍼의 본딩 패드 금속화는 Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu, 또는 TiW-Au일 수 있다. 206에서 나타낸 바와 같이, 플립 칩 구성으로 다이가 기판 위에 놓여져 기판/다이 모듈을 형성한다. 208로 나타낸 바와 같이 기판/다이 모듈에 대해 리플로우 공정이 수행되고, 210으로 나타낸 바와 같이 기판과 다이 사이의 갭에 언더필 재료를 도포한다. 이후, 212로 나타낸 바와 같이, 기판/다이 모듈에는 통상의 나머지 제조 공정 단계들이 수행된다. 2 is a flowchart illustrating a method of assembling a chip and a substrate in a flip chip configuration according to the present invention. 2 shows a substrate 200 formed by standard methods in the field of semiconductor manufacturing. As described above, the substrate may be silicon, alumina (ceramic), glass, or one of various organic substrates. Bonding pads or solder bumps are formed over the substrate. By hand brushing or spraying the flux over an appropriate portion of the substrate, no-clean flux according to the present invention is applied to the substrate and bonding pads or solder bumps 202. Die 204 is a common die and may be formed on a silicon substrate or a gallium arsenide substrate. Bonding pads or solder bumps are formed over the die, which correspond to the bonding pads or solder bumps formed over the substrate described above. The bump material can be lead-based or a variety of lead-free solders. The bonding pad metallization of the wafer may be Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu, or TiW-Au. As shown at 206, the die is placed over the substrate in a flip chip configuration to form a substrate / die module. A reflow process is performed on the substrate / die module as shown at 208, and an underfill material is applied to the gap between the substrate and the die as shown at 210. The substrate / die module is then subjected to the remaining conventional manufacturing process steps, as indicated at 212.

도 3A 내지 도 3F는 종래 기술에 따라 기판/다이 모듈을 조립하는 공정 단계 동안의 기판, 다이, 그리고 기판/다이의 단면도들을 도시한다. 도 3A는 본딩 패드들이 형성된 기판(300)을 도시하며, 본딩 패드들중 하나는 302로 나타낸다. 상기 설명한 바와 같이, 기판은 실리콘, 알루미나(세라믹), 유리, 또는 다양한 유기 기판들중 하나일 수 있다. 웨이퍼의 본딩 패드 금속화는 Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu 또는 TiW-Au일 수 있다. 본딩 패드 재료의 선택은 기판 재료에 부분적으로 의존한다. 예를 들어, 기판이 세라믹 재료이면 본딩 패드 재료는 Ni-Au이고, 기판이 유기 재료이면 본딩 패드 재료는 Cu/Au 또는 땜납이 도포된 Cu/Au이다. 3A-3F illustrate cross-sectional views of a substrate, die, and substrate / die during a processing step of assembling the substrate / die module according to the prior art. 3A shows a substrate 300 on which bonding pads are formed, one of the bonding pads being indicated by 302. As described above, the substrate may be silicon, alumina (ceramic), glass, or one of various organic substrates. The bonding pad metallization of the wafer may be Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu or TiW-Au. The choice of bonding pad material depends in part on the substrate material. For example, if the substrate is a ceramic material, the bonding pad material is Ni-Au, and if the substrate is an organic material, the bonding pad material is Cu / Au or Cu / Au coated with solder.

도 3B는 기판(300)에 플럭스(304)를 도포한 후의 단면도이다. 플럭스(304)의 주 목적중 하나는 (후술될) 리플로우 공정 동안 기판(300)에 (후술될) 다이를 유지시키기 위한 점착성 표면을 제공하는 것이다. 플럭스는 일반적으로 3개의 성분, 즉 용제(예를 들어, 알콜), 비히클(vehicle)(예를 들어, 지방성 알콜과 같은 고비등점 용제) 및 활성화제(예를 들어, 카르복시산)를 포함한다. 용제는 플럭스(304)가 본딩 패드들 위에 균일하게 퍼질 수 있게 한다. (후술될) 리플로우 공정은 대개, 용제를 증발시키는 예열 단계로 구성된다. 이는 플럭스(304)가 땜납 및 본딩 패드 금속화 위에 균일하게 도포될 수 있게 한다. 온도가 한층 더 상승하면, 비히클은 활성화제와 함께 흐르게 된다. 활성화제는 산화물을 환원시키며, 비히클 및 활성화제는 모두 휘발된다. 3B is a cross-sectional view after applying the flux 304 to the substrate 300. One of the main purposes of flux 304 is to provide a tacky surface for retaining die (to be described later) on substrate 300 during the reflow process (to be described later). The flux generally comprises three components: a solvent (eg an alcohol), a vehicle (eg a high boiling point solvent such as a fatty alcohol) and an activator (eg carboxylic acid). The solvent allows the flux 304 to spread evenly over the bonding pads. The reflow process (to be described later) usually consists of a preheating step of evaporating the solvent. This allows flux 304 to be uniformly applied over the solder and bonding pad metallization. As the temperature rises further, the vehicle will flow with the activator. The activator reduces the oxide and both the vehicle and the activator are volatilized.

도 3C는 활성 표면 상에 형성된 범프들을 갖는 다이(306)를 도시하는데, 이들 범프들중 하나는 308로 표시된다. 다이(306)는 플립 칩 구성으로 기판 상에 표면 영역을 아래로 향하게 놓여져 기판/다이 모듈(310)을 형성한다. 상기 설명한 바와 같이, 플럭스(304)의 점착성이 다이(306)와 기판(300) 간의 적절한 정렬을 유지시킴으로써, 본딩 패드들(302)과 땜납 범프들(308)이 적절하게 정렬될 수 있게 된다. 기판/다이 모듈(310)은 리플로우 단계의 준비가 된다. 리플로우 공정 동안, 땜납 범프들(308)은 땜납의 융점 이상의 온도까지 가열된다. 땜납이 녹게 되면, 본딩 패드들(302)과 야금술적인 결합을 형성한다. 3C shows a die 306 with bumps formed on the active surface, one of these bumps labeled 308. Die 306 is placed face down on the substrate in a flip chip configuration to form substrate / die module 310. As described above, the adhesion of the flux 304 maintains proper alignment between the die 306 and the substrate 300 so that the bonding pads 302 and the solder bumps 308 can be properly aligned. The substrate / die module 310 is ready for the reflow step. During the reflow process, the solder bumps 308 are heated to a temperature above the melting point of the solder. As the solder melts, it forms a metallurgical bond with the bonding pads 302.

도 3D는 리플로우 공정이 완료된 후의 기판/다이 모듈(310)을 나타낸다. 플럭스 잔류물 영역들이 기판(300)과 다이(306) 사이에 남게 되는바, 그 플럭스 잔류물 영역들중 하나를 312로 나타내었다. 플럭스 잔류물 영역들(312)은 통상적으로 캐리어, 습윤제, 및 환원 반응의 반응 부산물들로부터의 잔류물들을 포함한다. 도시된 플럭스 잔류물 영역들(312)은 (이후 설명될) 언더필 재료의 흐름을 방해할 수 있다. 3D shows the substrate / die module 310 after the reflow process is complete. Flux residue regions are left between the substrate 300 and the die 306, one of which is shown at 312. Flux residue regions 312 typically include residues from the carrier, wetting agent, and reaction byproducts of the reduction reaction. The flux residue regions 312 shown may impede the flow of the underfill material (to be described later).

도 3E는 314로 나타낸 세정 공정이 실행되는 기판/다이 모듈(310)을 나타내는 바, 여기에서는 용제 재료를 이용하여 플럭스 잔류물 영역들(312)을 제거한다. 플럭스 잔류물들을 제거하는 데에 필요한 용제 재료는 전형적으로 고 가연성이며 그리고/또는 환경적으로 유해하고, 그 일부는 발암성이다. 용제 재료들의 이러한 특성으로 인해, 세정 단계는 고도로 전문화된 장비를 필요로 하기 때문에 많은 비용이 든다. 이 장비는 방폭 성능을 지녀야하며, 환경을 보호하기 위한 특별한 여과 시스템을 구비해야 한다. 3E shows a substrate / die module 310 in which a cleaning process, shown at 314, is performed, wherein flux residue regions 312 are removed using a solvent material. Solvent materials needed to remove flux residues are typically highly flammable and / or environmentally harmful, some of which are carcinogenic. Due to this nature of the solvent materials, the cleaning step is expensive because it requires highly specialized equipment. This equipment must be explosion-proof and equipped with a special filtration system to protect the environment.

도 3F는 기판(300)과 다이(306) 사이의 갭에 언더필 재료(316)가 도포된 기판/다이 모듈(310)을 나타낸다. 언더필 재료는 전형적으로 에폭시이다. 언더필은 2개의 기능을 한다. 언더필 재료의 제 1 기능은 후속 공정 동안 칩 및 배선을 보호하는 것이다. 언더필 재료의 제 2 기능은 배선 시스템의 신뢰성을 향상시키는 것이다. 3F shows substrate / die module 310 with underfill material 316 applied in the gap between substrate 300 and die 306. The underfill material is typically epoxy. Underfill serves two functions. The first function of the underfill material is to protect the chip and wiring during subsequent processing. The second function of the underfill material is to improve the reliability of the wiring system.

도 4A 내지 도 4E는 본 발명에 따라 기판/다이 모듈을 조립하는 공정 단계들 동안의 기판, 다이 및 기판/다이의 단면들을 도시한다. 도 4A는 그 위에 본딩 패드들이 형성된 기판(400)을 나타내는 바, 본딩 패드들중 하나는 402로 표시된다. 상기 설명한 바와 같이, 기판은 실리콘, 알루미나(세라믹), 유리, 또는 다양한 유기 기판들중 하나일 수 있다. 웨이퍼의 본딩 패드 금속화는 Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu 또는 TiW-Au일 수 있다. 본딩 패드 금속 재료의 선택은 기판 재료에 부분적으로 의존한다. 예를 들어, 기판이 세라믹 재료이면 본딩 패드들은 Ni-Cu이고, 기판이 유기 재료이면 본딩 패드들은 Cu이다. 4A-4E illustrate cross-sections of the substrate, die and substrate / die during the process steps of assembling the substrate / die module in accordance with the present invention. 4A shows a substrate 400 having bonding pads formed thereon, one of the bonding pads being indicated at 402. As described above, the substrate may be silicon, alumina (ceramic), glass, or one of various organic substrates. The bonding pad metallization of the wafer may be Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu or TiW-Au. The choice of bonding pad metal material depends in part on the substrate material. For example, the bonding pads are Ni—Cu if the substrate is a ceramic material, and the bonding pads are Cu if the substrate is an organic material.

도 4B는 기판(400)에 도포된 무세정 플럭스(404)를 나타낸다. 플럭스(404)의 주 목적중 하나는 (설명될) 리플로우 공정 동안 기판(400)에 (설명될) 다이를 유지시키기 위한 점착성 표면을 제공하는 것이다. 플럭스는 통상적으로 3개의 성분, 즉 용제(예를 들어, 알콜), 비히클(예를 들어, 지방성 알콜 등의 고비등점 용제) 및 활성화제(예를 들어, 카르복시산)를 포함한다. 용제는 플럭스(404)가 본딩 패드들 위에 균일하게 퍼질 수 있게 한다. (설명될) 리플로우 공정은 대개, 용제를 증발시키는 예열 단계로 구성된다. 이는 플럭스(404)가 땜납 및 본딩 패드 금속화 위에 균일하게 도포될 수 있게 한다. 온도가 한층 더 상승하면, 비히클이 활성화제와 함께 흐르게 된다. 활성화제는 산화물을 환원시키며, 비히클 및 활성화제는 모두 휘발된다. 무세정 플럭스(404)는 알파 금속사의 RM1919, 또는 인듐사의 H208이다. 이러한 플럭스는 하기의 기준을 만족시키도록 개발되었다: 4B shows no-clean flux 404 applied to substrate 400. One of the main purposes of the flux 404 is to provide a tacky surface for holding the die (to be described) to the substrate 400 during the reflow process (to be described). The flux typically comprises three components: a solvent (eg alcohol), a vehicle (eg high boiling point solvent such as fatty alcohol) and an activator (eg carboxylic acid). The solvent allows the flux 404 to spread evenly over the bonding pads. The reflow process (to be described) usually consists of a preheating step to evaporate the solvent. This allows the flux 404 to be evenly applied over the solder and bonding pad metallization. As the temperature rises further, the vehicle flows with the activator. The activator reduces the oxide and both the vehicle and the activator are volatilized. The no-clean flux 404 is RM1919 from Alpha Metals, or H208 from Indium. This flux was developed to meet the following criteria:

1. 플립 칩 방법에 이용될 수 있는 충분한 활성도. 플럭스는 기판 위의 Ni-Au, Cu 또는 땜납된 본드 패드들을 활성화시키기에 충부한 활성도를 가져야할 뿐 아니라, 범프들과 본딩 패드들 간의 양질의 습윤을 달성하도록 계면에서의 표면 장력을 깨뜨리거나 줄일 수 있는 것이어야 한다. 1. Sufficient activity that can be used in the flip chip method. The flux must not only have sufficient activity to activate Ni-Au, Cu or solder bond pads on the substrate, but also break or reduce surface tension at the interface to achieve good wetting between bumps and bonding pads. It should be possible.

2. 언더필 재료의 도포를 방해하지 않을 정도로 적은 잔류물.2. Small residues that will not interfere with the application of the underfill material.

3. 땜납 접합의 무결성에 악영향을 주지 않는 정도의 잔류물. 3. Residue to a degree that does not adversely affect the integrity of the solder joint.

4. 다양한 언더필 재료들과의 호환성이 있는 것. 상기 선택된 플럭스는 폴리사이언스사(lysciences Co.)의 EPX 재료 및 데크스타/하이솔사(Dexter/Hysol Co.)의 재료, 또는 알파 금속사의 재료들과 호환가능한 것으로 나타났다. 4. Compatible with various underfill materials. The selected fluxes have been shown to be compatible with EPX materials from LYsciences Co. and Dexter / Hysol Co., or materials from Alpha Metals.

5. 플럭스는 브러시 분배 방법을 이용하여 도포할 수 있는 점도 및 유동 특성을 갖는다. 5. The flux has viscosity and flow characteristics that can be applied using a brush dispensing method.

6. 대량 생산을 위한 강력한 공정 능력을 갖는다. 6. Has strong processing capacity for mass production.

7. 다이 크기에 무관하다. 7. Irrespective of die size

8. 저온의 땜납 뿐 아니라 고온 Pb/Sn 땜납과 함께 이용될 수 있다. 8. Can be used with high temperature Pb / Sn solder as well as low temperature solder.

도 4C는 그 활성 표면에 범프들이 형성된 다이(406)를 나타내는 바, 다이들중 하나를 408로 나타내었다. 플립 칩 구성으로 다이(406)를 그 표면을 아래로 향하게 하여 기판에 배치하여, 기판/다이 모듈(410)을 형성한다. 상기 설명한 바와 같이, 플럭스(404)의 점착성이 다이(406)와 기판(400) 간의 적절한 정렬을 유지시킴으로써, 본딩 패드들(402)과 땜납 범프들(408)이 적절하게 정렬될 수 있게 된다. 기판/다이 모듈(410)은 리플로우 단계의 준비가 된다. 리플로우 공정 동안, 땜납 범프들(408)은 땜납의 융점 이상의 온도까지 가열된다. 땜납이 녹게 되면, 본딩 패드들(402)과 야금술적인 결합을 형성한다. 4C shows a die 406 with bumps formed on its active surface, one of the dies indicated at 408. The die 406 is placed on the substrate with its surface facing down in a flip chip configuration to form the substrate / die module 410. As described above, the adhesion of the flux 404 maintains proper alignment between the die 406 and the substrate 400, so that the bonding pads 402 and the solder bumps 408 can be properly aligned. The substrate / die module 410 is ready for the reflow step. During the reflow process, the solder bumps 408 are heated to a temperature above the melting point of the solder. As the solder melts, it forms a metallurgical bond with the bonding pads 402.

도 4D는 리플로우 공정이 완료된 후의 기판/다이 모듈(410)을 나타낸다. 플럭스 잔류물 영역들이 기판(400)과 다이(406) 사이에 남아있는 바, 플럭스 잔류물 영역들중 하나를 412로 나타내었다. 플럭스 잔류물 영역들(412)은 일반적으로 캐리어, 습윤제 및 환원 반응의 반응 부산물로부터의 잔류물을 포함한다. 도시된 플럭스 잔류물 영역들(412)은 종래 기술의 시스템에서의 것 보다 훨씬 작으므로, 후속 단계에서 도포될 언더필 재료의 흐름을 방해할 가능성이 그 만큼 작아지게 된다. 4D shows the substrate / die module 410 after the reflow process is complete. Flux residue regions remained between the substrate 400 and the die 406, and one of the flux residue regions is shown at 412. Flux residue regions 412 generally include residues from carriers, wetting agents, and reaction byproducts of the reduction reaction. Since the flux residue regions 412 shown are much smaller than in the prior art system, the likelihood of obstructing the flow of the underfill material to be applied in a subsequent step becomes that small.

도 4D는 기판(400)과 다이(406) 사이의 갭에 언더필 재료(416)가 도포된 기판/다이 모듈(410)을 도시한다. 언더필 재료는 전형적으로 에폭시이다. 4D shows a substrate / die module 410 with an underfill material 416 applied to the gap between the substrate 400 and the die 406. The underfill material is typically epoxy.

언더필 재료는 2가지의 기능을 한다. 언더필 재료의 제 1 기능은 후속 공정 동안 칩 및 배선을 보호하는 것이다. 언더필 재료의 제 2 기능은 배선 시스템의 신뢰성을 향상시키는 것이다. The underfill material serves two functions. The first function of the underfill material is to protect the chip and wiring during subsequent processing. The second function of the underfill material is to improve the reliability of the wiring system.

요약하면, 본 발명에 따라 무세정 플럭스를 이용하여 플립 칩 구성으로 조립된 반도체 디바이스의 조립 방법의 결과 및 장점이 보다 완전하게 이해될 것이다. 조립 단계에서 후속 세정 단계를 필요로 하지 않는 플럭스의 도포는 비용이 많이 드는 제조 시간을 절약한다. In summary, the results and advantages of a method of assembling a semiconductor device assembled in a flip chip configuration using a no-clean flux in accordance with the present invention will be more fully understood. Application of the flux, which does not require subsequent cleaning steps in the assembly step, saves costly manufacturing time.

본 발명의 실시예에 대한 상기 설명은 예시 및 설명의 목적으로 제시된 것이다. 본 발명을 개시된 정확한 형태로 한정하고자 하는 것은 아니다. 상기 설명된 제시에 비추어 명백한 변경 또는 수정이 가능하다. 상기 실시예는 본 발명의 원리와 그 실질적인 응용을 가장 잘 예시하도록 선택되어 설명된 것으로, 당업자들이 본 발명을 다양한 실시예들과, 그리고 특정한 용도에 적합하도록 수정된 다양한 변경에 이용할 수 있을 것이다. 이러한 모든 변경 및 수정은 이들이 공정하게, 합법적으로, 그리고 균등하게 해석될 때, 첨부된 청구항들에 의해 규정되는 본 발명의 범위 내에 있다. The foregoing description of the embodiments of the invention has been presented for the purposes of illustration and description. It is not intended to be exhaustive or to limit the invention to the precise form disclosed. Obvious changes or modifications are possible in light of the above teachings. The above embodiments have been selected and described in order to best illustrate the principles of the invention and its practical application, and those skilled in the art will be able to use the invention in various embodiments and various modifications which have been modified to suit particular applications. All such changes and modifications are within the scope of the invention as defined by the appended claims when they are interpreted fairly, legally and equally.

Claims (7)

플립 칩 구성으로 기판과 다이를 조립하는 방법으로서, A method of assembling a substrate and a die in a flip chip configuration, 상기 기판 위에 본드 패드들을 형성하는 단계와; Forming bond pads on the substrate; 상기 다이 위에 땜납 범프들을 형성하는 단계와; Forming solder bumps on the die; 상기 다이에 무세정 플럭스를 도포하는 단계와, 여기서 상기 무세정 플럭스의 화학적 활성도는 상기 본드 패드들과 접촉하는 상기 땜납 범프들을 활성화시켜 신뢰성있는 땜납 접합을 형성하며; Applying a no-clean flux to the die, wherein the chemical activity of the no-clean flux activates the solder bumps in contact with the bond pads to form a reliable solder joint; 상기 땜납 범프들과 상기 본드 패드들이 접촉하는 상태로 상기 기판과 상기 다이를 정렬시켜, 기판/다이 모듈을 형성하는 단계와; 그리고 Aligning the substrate and the die in contact with the solder bumps and the bond pads to form a substrate / die module; And 상기 기판/다이 모듈에 대해 리플로우 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 플립 칩 구성으로 기판과 다이를 조립하는 방법. Performing a reflow process on the substrate / die module. 제 1 항에 있어서, The method of claim 1, 상기 무세정 플럭스는, 상기 땜납 범프들과 상기 본드 패드들이 접촉하는 상태로 상기 기판과 다이의 정렬을 유지시키는 접착성을 갖는 것을 특징으로 하는 플립 칩 구성으로 기판과 다이를 조립하는 방법. And wherein the no-clean flux has adhesiveness to maintain alignment of the substrate and die with the solder bumps and the bond pads in contact. 제 2 항에 있어서,The method of claim 2, 상기 무세정 플럭스는, 대량 제조 공정이 이용될 수 있게 하는 점성을 갖는 것을 특징으로 하는 플립 칩 구성으로 기판과 다이를 조립하는 방법. And wherein the no-clean flux has a viscosity that allows mass fabrication processes to be utilized. 제 3 항에 있어서, The method of claim 3, wherein 상기 기판과 상기 다이 사이에 언더필 재료를 도포하는 단계를 더 포함하는 것을 특징으로 하는 플립 칩 구성으로 기판과 다이를 조립하는 방법. And applying an underfill material between said substrate and said die. 제 4 항에 있어서, The method of claim 4, wherein 상기 리플로우 공정은 상기 무세정 플럭스의 잔류물-이 잔류물은 상기 언더필 재료를 도포하는 것을 방해하지 않음은 물론 상기 땜납 접합에 악영향을 미치지 않다-을 남기는 것을 특징으로 하는 플립 칩 구성으로 기판과 다이를 조립하는 방법. The reflow process leaves a residue of the no-clean flux, which residue does not interfere with the application of the underfill material and does not adversely affect the solder joint. How to assemble a die. 제 5 항에 있어서, The method of claim 5, 상기 무세정 플럭스는 RM1919 및 H208로 이루어지는 그룹으로부터 선택되는 것을 특징으로 하는 플립 칩 구성으로 기판과 다이를 조립하는 방법. And wherein the no-clean flux is selected from the group consisting of RM1919 and H208. 삭제delete
KR1020007010254A 1998-03-17 1999-03-17 No-clean flux for flip chip assembly KR100592121B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/040,643 US6103549A (en) 1998-03-17 1998-03-17 No clean flux for flip chip assembly
US09/040,643 1998-03-17
US9/040,643 1998-03-17
PCT/US1999/005868 WO1999048146A1 (en) 1998-03-17 1999-03-17 No clean flux for flip chip assembly

Publications (2)

Publication Number Publication Date
KR20010041942A KR20010041942A (en) 2001-05-25
KR100592121B1 true KR100592121B1 (en) 2006-06-22

Family

ID=21912121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007010254A KR100592121B1 (en) 1998-03-17 1999-03-17 No-clean flux for flip chip assembly

Country Status (5)

Country Link
US (1) US6103549A (en)
EP (1) EP1066650A1 (en)
JP (1) JP2002507838A (en)
KR (1) KR100592121B1 (en)
WO (1) WO1999048146A1 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429238B1 (en) * 1999-06-10 2002-08-06 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
US6475828B1 (en) * 1999-11-10 2002-11-05 Lsi Logic Corporation Method of using both a non-filled flux underfill and a filled flux underfill to manufacture a flip-chip
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
US7547579B1 (en) * 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
US6333210B1 (en) 2000-05-25 2001-12-25 Advanced Micro Devices, Inc. Process of ensuring detect free placement by solder coating on package pads
US6528169B2 (en) 2000-07-06 2003-03-04 3M Innovative Properties Company No-flow flux adhesive compositions
US6333253B1 (en) * 2000-08-24 2001-12-25 Advanced Micro Devices, Inc. Pattern-block flux deposition
US6412680B1 (en) * 2000-09-26 2002-07-02 Agere Systems Guardian Corp. Dual-in-line BGA ball mounter
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
US6887319B2 (en) 2002-04-16 2005-05-03 Senju Metal Industry Co., Ltd. Residue-free solder paste
TWI289491B (en) * 2002-04-16 2007-11-11 Tadatomo Suga Reflow soldering method
US6835593B2 (en) * 2002-08-01 2004-12-28 Rohm Co., Ltd. Method for manufacturing semiconductor device
US7842948B2 (en) 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
JP2007189210A (en) * 2005-12-13 2007-07-26 Shin Etsu Chem Co Ltd Method of assembling flip-chip-type semiconductor device and semiconductor device produced by method
US7767032B2 (en) 2006-06-30 2010-08-03 W.C. Heraeus Holding GmbH No-clean low-residue solder paste for semiconductor device applications
JP5920143B2 (en) * 2012-09-25 2016-05-18 豊田合成株式会社 LED chip mounting method
US20170173745A1 (en) 2015-12-22 2017-06-22 International Business Machines Corporation No clean flux composition and methods for use thereof
CN111836695B (en) * 2018-03-09 2022-06-24 株式会社欧利生 Flux, solder paste, soldering process, method for manufacturing soldered product, and method for manufacturing BGA package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238195A (en) * 1990-02-16 1991-10-23 Nippon Alpha Metals Kk Flux composition
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5647123A (en) * 1995-10-16 1997-07-15 Motorola, Inc. Method for improving distribution of underfill between a flip chip die and a circuit board
US5704116A (en) * 1996-05-03 1998-01-06 Motorola, Inc. Method of holding a component using an anhydride fluxing agent
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability

Also Published As

Publication number Publication date
KR20010041942A (en) 2001-05-25
WO1999048146A1 (en) 1999-09-23
US6103549A (en) 2000-08-15
JP2002507838A (en) 2002-03-12
EP1066650A1 (en) 2001-01-10

Similar Documents

Publication Publication Date Title
KR100592121B1 (en) No-clean flux for flip chip assembly
KR100428277B1 (en) Electronic device
EP1386356B1 (en) Fluxless flip chip interconnection
JP3757881B2 (en) Solder
US5814401A (en) Selectively filled adhesive film containing a fluxing agent
KR100644420B1 (en) Flux cleaning for flip chip technology using environmentally friendly solvents
JPH07302797A (en) Semiconductor element, its manufacturing and method of application
JP4096992B2 (en) Manufacturing method of semiconductor module
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
US7452750B2 (en) Capacitor attachment method
KR100648039B1 (en) method of forming solder ball and related fabrication and structure of semiconductor package using the method
JPH11168116A (en) Electrode bump for semiconductor chip
KR20000008347A (en) Method for manufacturing flip chip bga package
US6098867A (en) Automated brush fluxing system for application of controlled amount of flux to packages
JP2713879B2 (en) Multi-chip package with direct electrical connection between internal leads and board bonding pads
JPH0778847A (en) Packaging method for semiconductor chip
WO2004004003A1 (en) Multilayer substrate metallization for ic interconnection
JP4668729B2 (en) Manufacturing method of semiconductor device
JPS58103198A (en) Method of mounting electronic part
JPH05243331A (en) Packaginging method for semiconductor device
Greig Flip Chip Assembly
KR100641510B1 (en) Method for packaging by use of bumped substrate
JP3344254B2 (en) Semiconductor device manufacturing method
Nakamura et al. An approach to the low cost flip-chip technology development with punched-out solder disks by micro-press punching method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130522

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee