JPH05341888A - 省電流スイッチ回路 - Google Patents
省電流スイッチ回路Info
- Publication number
- JPH05341888A JPH05341888A JP4150991A JP15099192A JPH05341888A JP H05341888 A JPH05341888 A JP H05341888A JP 4150991 A JP4150991 A JP 4150991A JP 15099192 A JP15099192 A JP 15099192A JP H05341888 A JPH05341888 A JP H05341888A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal
- cpu
- turned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵ３のスタンバイモード解除用スイッチ１
がＯＮのままとなっても、スイッチ接点に電流が流れ続
けないようにし、電池電源＋Ｖの電流消費を防ぐ。 【構成】スイッチ１に直列にＡＮＤゲート４の出力回路
を設け、このゲート４へリード信号１４と、ＣＰＵ３の
スタンバイモード時のみ“Ｌ”となるコントロール信号
１５とを入力する。よってスタンバイモード時スイッチ
１をＯＮすると“Ｌ”のスイッチ状態信号１１がスタン
バイモード解除信号１２としてＣＰＵ３の割込端子ＮＭ
ｉに入力されＣＰＵ３は連続動作モードとなって、リー
ドサイクル時、“Ｌ”のリード信号１４により３ステー
トバッファをＯＮし、“Ｌ”のスイッチ状態信号１１を
データバス信号１３として読取りスイッチ１のＯＮを判
別する。連続動作モードではリードサイクル以外ではＡ
ＮＤゲート４の出力回路はオフとなり、スイッチ１がＯ
Ｎのままでも電流は流れず電流消費はない。
がＯＮのままとなっても、スイッチ接点に電流が流れ続
けないようにし、電池電源＋Ｖの電流消費を防ぐ。 【構成】スイッチ１に直列にＡＮＤゲート４の出力回路
を設け、このゲート４へリード信号１４と、ＣＰＵ３の
スタンバイモード時のみ“Ｌ”となるコントロール信号
１５とを入力する。よってスタンバイモード時スイッチ
１をＯＮすると“Ｌ”のスイッチ状態信号１１がスタン
バイモード解除信号１２としてＣＰＵ３の割込端子ＮＭ
ｉに入力されＣＰＵ３は連続動作モードとなって、リー
ドサイクル時、“Ｌ”のリード信号１４により３ステー
トバッファをＯＮし、“Ｌ”のスイッチ状態信号１１を
データバス信号１３として読取りスイッチ１のＯＮを判
別する。連続動作モードではリードサイクル以外ではＡ
ＮＤゲート４の出力回路はオフとなり、スイッチ１がＯ
Ｎのままでも電流は流れず電流消費はない。
Description
【０００１】
【産業上の利用分野】本発明は操作スイッチの接点が不
必要に長時間オンの儘になった場合、ＣＰＵがこの操作
スイッチからその状態信号を取込む場合以外はこの操作
スイッチ接点のオンに基づく電流消費を防ぎ得るように
した省電流スイッチ回路に関する。
必要に長時間オンの儘になった場合、ＣＰＵがこの操作
スイッチからその状態信号を取込む場合以外はこの操作
スイッチ接点のオンに基づく電流消費を防ぎ得るように
した省電流スイッチ回路に関する。
【０００２】
【従来の技術】図２では操作スイッチを介してＣＰＵの
スタンバイモードを解除する従来の回路の構成例を示
す。同図において１はトグルスイッチ等の操作スイッ
チ、５はこのスイッチ１と直列に設けられたプルアップ
抵抗、＋Ｖはパッテリ電源、２は３ステートバッファ、
３はＣＰＵである。
スタンバイモードを解除する従来の回路の構成例を示
す。同図において１はトグルスイッチ等の操作スイッ
チ、５はこのスイッチ１と直列に設けられたプルアップ
抵抗、＋Ｖはパッテリ電源、２は３ステートバッファ、
３はＣＰＵである。
【０００３】このＣＰＵ３はこの例では常時は電力量計
の電力パルスを計量する役割を持ち、計量対象の交流電
源から浮動充電される前記バッテリ電源＋Ｖによって動
作している。そして前記交流電源が停電した場合、図外
の停電検出回路を介してこの停電を検出するとスタンバ
イモードに移行し、バッテリの電流消費を押さえるよう
にしている。
の電力パルスを計量する役割を持ち、計量対象の交流電
源から浮動充電される前記バッテリ電源＋Ｖによって動
作している。そして前記交流電源が停電した場合、図外
の停電検出回路を介してこの停電を検出するとスタンバ
イモードに移行し、バッテリの電流消費を押さえるよう
にしている。
【０００４】この停電状態にある電力量計から例えば電
力量等の計算値を読取る必要がある場合、ＣＰＵ３を一
時的にスタンバイモードから解除して連続動作モードに
移行させる必要があり、スイッチ１はこのＣＰＵ３のス
タンバイモードを解除するための操作スイッチの１つで
あるものとする。いまこのスイッチ１がＯＮされると、
スイッチ状態信号１１はＨレベルからＬレベル（アクテ
ィブ）に変化し、スタンバイモード解除信号１２となっ
てＣＰＵ３の非マスク割込端子ＮＭｉに入力され、ＣＰ
Ｕ３は連続動作モードとなる。そしてリードサイクルで
出力したＬレベル（アクティブ）のリード信号１４によ
り３ステートバッファ２を導通させ、スイッチ状態信号
１１をデータバス上の信号（データバス信号という）１
３として読み取る。
力量等の計算値を読取る必要がある場合、ＣＰＵ３を一
時的にスタンバイモードから解除して連続動作モードに
移行させる必要があり、スイッチ１はこのＣＰＵ３のス
タンバイモードを解除するための操作スイッチの１つで
あるものとする。いまこのスイッチ１がＯＮされると、
スイッチ状態信号１１はＨレベルからＬレベル（アクテ
ィブ）に変化し、スタンバイモード解除信号１２となっ
てＣＰＵ３の非マスク割込端子ＮＭｉに入力され、ＣＰ
Ｕ３は連続動作モードとなる。そしてリードサイクルで
出力したＬレベル（アクティブ）のリード信号１４によ
り３ステートバッファ２を導通させ、スイッチ状態信号
１１をデータバス上の信号（データバス信号という）１
３として読み取る。
【０００５】これによりＣＰＵ３はスイッチ１のＯＮ操
作を判別し、予め定められた処理（この例では“計量値
の表示”）を実行する。そしてその後も停電状態が続い
ていれば再びスタンバイモードに移る。
作を判別し、予め定められた処理（この例では“計量値
の表示”）を実行する。そしてその後も停電状態が続い
ていれば再びスタンバイモードに移る。
【０００６】
【発明が解決しようとする課題】しかしながら図２の回
路ではスイッチ１をうっかりそのままＯＮ状態に保持し
ておくと、抵抗５，スイッチ１を介して常に電池電源か
ら電流が流れてしまい、消費電流が大きく、電池の寿命
が短くなるという問題がある。そこで本発明はスイッチ
の動作後、このスイッチが復帰しない状態が継続して
も、常時のスイッチの電流消費を防ぐことができるよう
な省電流スイッチ回路を提供することを課題とする。
路ではスイッチ１をうっかりそのままＯＮ状態に保持し
ておくと、抵抗５，スイッチ１を介して常に電池電源か
ら電流が流れてしまい、消費電流が大きく、電池の寿命
が短くなるという問題がある。そこで本発明はスイッチ
の動作後、このスイッチが復帰しない状態が継続して
も、常時のスイッチの電流消費を防ぐことができるよう
な省電流スイッチ回路を提供することを課題とする。
【０００７】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の省電流スイッチ回路では、直流電源
（＋Ｖなどの）間に抵抗（５など）と直列に設けられた
スイッチ接点（１など）の状態を（スイッチ状態信号１
１などとして）ＣＰＵ（３など）が（３ステートバッフ
ァ２などを介し）読込む回路において、前記スイッチ接
点と直列に少なくとも前記ＣＰＵのリード信号（１４な
ど）を入力とする論理回路の出力回路を挿入し、この出
力回路が前記リード信号の有効時にはオンとなり、同じ
く前記リード信号の無効時にはオフとなるようにする。
めに、請求項１の省電流スイッチ回路では、直流電源
（＋Ｖなどの）間に抵抗（５など）と直列に設けられた
スイッチ接点（１など）の状態を（スイッチ状態信号１
１などとして）ＣＰＵ（３など）が（３ステートバッフ
ァ２などを介し）読込む回路において、前記スイッチ接
点と直列に少なくとも前記ＣＰＵのリード信号（１４な
ど）を入力とする論理回路の出力回路を挿入し、この出
力回路が前記リード信号の有効時にはオンとなり、同じ
く前記リード信号の無効時にはオフとなるようにする。
【０００８】また請求項２の省電流スイッチ回路では、
請求項１に記載の省電流スイッチ回路において、前記Ｃ
ＰＵはスタンバイモードとなり得るものであり、前記論
理回路の出力回路はこのスタンバイモードを示すＣＰＵ
の出力信号（コントロール信号１５など）に基づいてオ
ンとなり、前記スイッチ接点のオン時の状態信号は前記
ＣＰＵ（の割込端子ＮＭｉなど）にそのスタンバイモー
ドを解除する信号（１２など）として与えられるもので
あるようにする。
請求項１に記載の省電流スイッチ回路において、前記Ｃ
ＰＵはスタンバイモードとなり得るものであり、前記論
理回路の出力回路はこのスタンバイモードを示すＣＰＵ
の出力信号（コントロール信号１５など）に基づいてオ
ンとなり、前記スイッチ接点のオン時の状態信号は前記
ＣＰＵ（の割込端子ＮＭｉなど）にそのスタンバイモー
ドを解除する信号（１２など）として与えられるもので
あるようにする。
【０００９】また請求項３の省電流スイッチ回路では、
請求項２に記載の省電流スイッチ回路において、前記論
理回路はゲート回路（ＡＮＤゲート４など）であるよう
にする。
請求項２に記載の省電流スイッチ回路において、前記論
理回路はゲート回路（ＡＮＤゲート４など）であるよう
にする。
【００１０】
【作用】スイッチ１と直列に、常時はＣＰＵ３のリード
信号１４のみによってスイッチ１を通電可能とする論理
回路（ＡＮＤゲート４など）の出力回路を挿入し、スイ
ッチ１がたとえ常時ＯＮのままとなっても、リードサイ
クル以外にはこのスイッチ１に電流が流れないようにし
てスイッチ１による電池電源の電流消費を抑制する。
信号１４のみによってスイッチ１を通電可能とする論理
回路（ＡＮＤゲート４など）の出力回路を挿入し、スイ
ッチ１がたとえ常時ＯＮのままとなっても、リードサイ
クル以外にはこのスイッチ１に電流が流れないようにし
てスイッチ１による電池電源の電流消費を抑制する。
【００１１】
【実施例】図１は本発明の実施例としての要部構成を示
す回路図で図２に対応するものである。図１においては
図２に対し、スイッチ１のグランド側の端子に直列にＡ
ＮＤゲート４の出力回路（オープンドレイン出力回路）
を設け、このＡＮＤゲート４へ入力信号としてＣＰＵ３
のリード信号１４およびコントロール信号１５を与える
ようにした点が異なる。なおこのコントロール信号１５
はＣＰＵ３のスタンバイモード時にはＬレベルとなり、
同じく連続動作モード時にはＨレベルとなるものとす
る。
す回路図で図２に対応するものである。図１においては
図２に対し、スイッチ１のグランド側の端子に直列にＡ
ＮＤゲート４の出力回路（オープンドレイン出力回路）
を設け、このＡＮＤゲート４へ入力信号としてＣＰＵ３
のリード信号１４およびコントロール信号１５を与える
ようにした点が異なる。なおこのコントロール信号１５
はＣＰＵ３のスタンバイモード時にはＬレベルとなり、
同じく連続動作モード時にはＨレベルとなるものとす
る。
【００１２】次に図１の動作を述べると、スタンバイモ
ード時にスイッチ１をＯＮすると、このときコントロー
ル信号１５はＬレベルであることから、ＡＮＤゲート４
の出力はその出力回路のオンによりＬレベルであり、図
２の場合と同様にＣＰＵ３は連動動作モードとなり、Ｌ
レベルのリード信号１４を出力し、３ステートバッファ
２を導通させる。なおこのときコントロール信号１５は
Ｈレベルに切換っているが、リードサイクルではリード
信号１４がＬレベルであるためＡＮＤゲート４の出力は
Ｌレベルであり、ＣＰＵ３はＬレベルのスイッチ状態信
号１１をデータバス信号１３として読込み、図２と同様
にスイッチ１のＯＮ動作を判別する。
ード時にスイッチ１をＯＮすると、このときコントロー
ル信号１５はＬレベルであることから、ＡＮＤゲート４
の出力はその出力回路のオンによりＬレベルであり、図
２の場合と同様にＣＰＵ３は連動動作モードとなり、Ｌ
レベルのリード信号１４を出力し、３ステートバッファ
２を導通させる。なおこのときコントロール信号１５は
Ｈレベルに切換っているが、リードサイクルではリード
信号１４がＬレベルであるためＡＮＤゲート４の出力は
Ｌレベルであり、ＣＰＵ３はＬレベルのスイッチ状態信
号１１をデータバス信号１３として読込み、図２と同様
にスイッチ１のＯＮ動作を判別する。
【００１３】しかしこの連動動作モードではリードサイ
クル以外ではＡＮＤゲート４の入力信号１４，１５は共
にＨレベルであるため、ＡＮＤゲート４の出力回路はオ
フとなり、スイッチ１がＯＮのままであっても、このス
イッチ１には電流は流れず、スイッチ１の常時の電流消
費を抑えることができる。なお、ＡＮＤゲート４の出力
回路をオープンドレインとして説明したが、Ｃ−ＭＯＳ
出力を用いることもできる。
クル以外ではＡＮＤゲート４の入力信号１４，１５は共
にＨレベルであるため、ＡＮＤゲート４の出力回路はオ
フとなり、スイッチ１がＯＮのままであっても、このス
イッチ１には電流は流れず、スイッチ１の常時の電流消
費を抑えることができる。なお、ＡＮＤゲート４の出力
回路をオープンドレインとして説明したが、Ｃ−ＭＯＳ
出力を用いることもできる。
【００１４】
【発明の効果】本発明によれば、ＣＰＵ３にスタンバイ
モード解除信号を与えるスイッチ１と直列に、ＣＰＵ３
のスタンバイモードを示す信号とリード信号とのＯＲ条
件でオンとなる（換言すれば非スタンバイモード（連続
動作モード）および非リードサイクルにてオフとなる）
ＡＮＤゲート４の出力回路を挿入するようにしたので、
スイッチ１を押し続けた場合、ＣＰＵの連続動作状態で
はリードサイクル時のみスイッチ１に電流が流れる。従
ってスイッチ１のＯＮ状態における常時のスイッチ１の
電流消費の低減を図ることができる。
モード解除信号を与えるスイッチ１と直列に、ＣＰＵ３
のスタンバイモードを示す信号とリード信号とのＯＲ条
件でオンとなる（換言すれば非スタンバイモード（連続
動作モード）および非リードサイクルにてオフとなる）
ＡＮＤゲート４の出力回路を挿入するようにしたので、
スイッチ１を押し続けた場合、ＣＰＵの連続動作状態で
はリードサイクル時のみスイッチ１に電流が流れる。従
ってスイッチ１のＯＮ状態における常時のスイッチ１の
電流消費の低減を図ることができる。
【図１】本発明の一実施例としての要部構成を示す回路
図
図
【図２】図１に対応する従来の回路図
１ スイッチ ２ ３ステートバッファ ３ ＣＰＵ ４ ＡＮＤゲート ５ プルアップ抵抗 ＋Ｖ バッテリ電源 １１ スイッチ状態信号 １２ スタンバイモード解除信号 １３ データバス信号 １４ リード信号 １５ コントロール信号
Claims (3)
- 【請求項１】直流電源間に抵抗と直列に設けられたスイ
ッチ接点の状態をＣＰＵが読込む回路において、 前記スイッチ接点と直列に少なくとも前記ＣＰＵのリー
ド信号を入力とする論理回路の出力回路を挿入し、この
出力回路が前記リード信号の有効時にはオンとなり、同
じく前記リード信号の無効時にはオフとなるようにした
ことを特徴とする省電流スイッチ回路。 - 【請求項２】請求項１に記載の省電流スイッチ回路にお
いて、 前記ＣＰＵはスタンバイモードとなり得るものであり、 前記論理回路の出力回路はこのスタンバイモードを示す
ＣＰＵの出力信号に基づいてオンとなり、 前記スイッチ接点のオン時の状態信号は前記ＣＰＵにそ
のスタンバイモードを解除する信号として与えられるも
のであることを特徴とする省電流スイッチ回路。 - 【請求項３】請求項２に記載の省電流スイッチ回路にお
いて、 前記論理回路はゲート回路であることを特徴とする省電
流スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150991A JP2985510B2 (ja) | 1992-06-11 | 1992-06-11 | 省電流スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150991A JP2985510B2 (ja) | 1992-06-11 | 1992-06-11 | 省電流スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05341888A true JPH05341888A (ja) | 1993-12-24 |
| JP2985510B2 JP2985510B2 (ja) | 1999-12-06 |
Family
ID=15508900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4150991A Expired - Lifetime JP2985510B2 (ja) | 1992-06-11 | 1992-06-11 | 省電流スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985510B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008276361A (ja) * | 2007-04-26 | 2008-11-13 | Kyocera Corp | 電子機器 |
-
1992
- 1992-06-11 JP JP4150991A patent/JP2985510B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008276361A (ja) * | 2007-04-26 | 2008-11-13 | Kyocera Corp | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2985510B2 (ja) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5815409A (en) | Control system and method for automatic shutdown of a power supply | |
| JPH0717014Y2 (ja) | 電池の寿命検出装置 | |
| JPH05341888A (ja) | 省電流スイッチ回路 | |
| US5327016A (en) | Load control circuit including automatic AC/DC discernment | |
| JPH07236180A (ja) | 論理装置を活性化するための装置 | |
| EP0481487A2 (en) | Stand-by control circuit | |
| US5569965A (en) | Control method for reducing quiescent current | |
| JP4102691B2 (ja) | 自動電源多重化装置 | |
| JPH11305888A (ja) | 待機状態消費電力制御装置 | |
| JPH0217830A (ja) | 電子機器の電池電圧低下警報制御装置 | |
| CN108667126A (zh) | 一种应用于ups的接触器动作控制方法、系统及ups | |
| JPH0962649A (ja) | 信号入出力回路 | |
| JPH0318224A (ja) | 補助電池電圧検出装置 | |
| JP2565965B2 (ja) | 無電圧接点の開閉状態検出方式 | |
| JPH10333923A (ja) | マイクロコンピュータの割込み制御回路 | |
| JPH06331677A (ja) | 負荷故障診断回路 | |
| JPH0573349A (ja) | スタンバイ制御回路 | |
| JPH06149417A (ja) | Ｃｐｕリセット装置 | |
| JPH10271693A (ja) | リモートコントローラの電池消耗表示制御装置 | |
| JPS6412056B2 (ja) | ||
| JPH0527879A (ja) | バツクアツプ用電源装置 | |
| KR0157894B1 (ko) | 인터럽트 발생회로 | |
| JPS6234082A (ja) | 蓄電池の残容量検出回路 | |
| CN112650384A (zh) | 一种低功耗休眠唤醒控制电路和多电源域的控制电路 | |
| JPH0954637A (ja) | 情報処理装置 |