KR0157894B1 - 인터럽트 발생회로 - Google Patents

인터럽트 발생회로 Download PDF

Info

Publication number
KR0157894B1
KR0157894B1 KR1019950025254A KR19950025254A KR0157894B1 KR 0157894 B1 KR0157894 B1 KR 0157894B1 KR 1019950025254 A KR1019950025254 A KR 1019950025254A KR 19950025254 A KR19950025254 A KR 19950025254A KR 0157894 B1 KR0157894 B1 KR 0157894B1
Authority
KR
South Korea
Prior art keywords
interrupt
signal
external input
gate
output
Prior art date
Application number
KR1019950025254A
Other languages
English (en)
Other versions
KR970013753A (ko
Inventor
홍상표
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950025254A priority Critical patent/KR0157894B1/ko
Publication of KR970013753A publication Critical patent/KR970013753A/ko
Application granted granted Critical
Publication of KR0157894B1 publication Critical patent/KR0157894B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 인터럽트 발생회로에 관한 것으로, 종래의 회로는 외부입력핀 중 한개 또는 한개 이상이 액티브 상태가 되면 인터럽트 요구신호가 발생되기 때문에 전력을 많이 소비하게 되는 문제점이 있었다. 본 발명은 이러한 종래의 문제점을 해결하기 위해 풀업저항이 각기 접속된 외부입력핀과; 상기 외부입력핀 중에서 어느 하나라도 액티브되면 이를 감지하여 그에 따른 감지신호를 출력하는 제1인터럽트 판별회로부와; 상기 제1인터럽트 판별회로부의 출력신호에 따라 상기 외부입력핀의 신호중 외부입력핀 또는 외부입력핀의 출력신호를 선택하여 전달하는 인터럽트 스위치부와; 상기 인터럽트 스위치부의 출력신호 중에서 액티브신호가 오직 한개인지 또는 두개이상인지를 감지하여 그에따른 신호를 출력하는 제2인터럽트 판별회로부와; 상기 제1 및 제2인터럽트 판별회로부의 출력신호를 앤드조합하여 인터럽트 요구신호를 발생하는 앤드게이트로 구성하여 외부입력핀이 오직 하나만 액티브상태일때 인터럽트 요구신호를 발생하도록 함으로써 소비전력을 줄일 수 있는 인터럽트 발생회로를 창안한 것이다.

Description

인터럽트 발생회로
제1도는 종래 인터럽트 발생회로도.
제2도는 본 발명 인터럽트 발생회로도.
제3도는 본 발명에 있어서, 인터럽트 스위치부의 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 제1인터럽트 판별회로부 200 : 인터럽트 스위치부
300 : 제2인터럽트 판별회로부
본 발명은 MCU내부에 사용되는 인터럽트 발생회로에 관한 것으로 특히, 정지모드 또는 스탠바이모드에서 외부입력핀이 오직 1개만 액티브 상태일때 동작모드로 되도록 함으로써 소비전력을 줄이는데 적당하도록 한 인터럽트 발생회로에 관한 것이다.
종래의 인터럽트 발생회로는 제1도에 도시된 바와 같이 풀업저항(R0-R7)에 의해 각기 접속된 외부입력핀(I0-I7)과; 상기 외부입력핀(I0-I7)의 출력신호를 각기 입력받아 이를 반전하여 출력하는 인버터(X0-X7)와; 상기 인버터(X0-X1)의 출력신호를 2개단위로 입력받아 이를 노아링하여 출력하는 노아게이트(NR1-NR4)와; 상기 노아게이트(NR1-NR4)의 출력신호를 2개단위로 입력받아 이를 낸드 조합하여 출력하는 낸드게이트(ND1,ND2)와; 상기 낸드게이트(ND1,ND2)의 출력신호를 오아링하여 출력하는 오아게이트(OR1)로 구성된다.
이와같이 구성된 종래 회로의 작용에 관하여 설명하면 다음과 같다.
외부입력핀(R0-R7)이 모두 오픈되면 풀업저항(R0-R7)를 통한 전원전압(VCC)이 각 인버터(X0-X7)에 인가된다. 이로인해 각 인버터(X0-X7)는 '로우'신호를 출력한다.
상기 인버터(X0-X1)의 출력신호를 입력받은 노아게이트(NR1)는 두 신호를 노아링하여 '하이'신호를 출력한다.
이하, 인버터(X2-X3, X4-X5, X6-X7)의 출력신호를 입력받은 노아게이트(NR2,NR3,NR4)도 마찬가지로 '하이'신호를 출력한다.
상기 노아게이트(NR1,NR2)의 출력신호를 입력받은 낸드게이트(ND1) 및 노아게이트(NR3,NR4)의 출력신호를 입력받은 낸드게이트(ND2)는 '로우'신호를 오아게이트(OR1)에 인가한다.
이로인해 상기 오아게이트(OR1)는 두 입력 신호를 논리합하여 '로우'신호를 출력한다.
상기 오아게이트(OR1)의 출력신호가 '로우'이므로 인터럽트 요구신호는 발생되지 않는다.
그러나 외부입력핀(I0-I7) 중 어느 하나라도 액티브상태('로우')가 되면, 인버터(X0)의 출력신호는 '하이'가 되고 인버터(X1)의 출력신호는 '로우'가 되어 노아게이트(NR1)의 출력신호를 '로우'가 된다.
나머지 인버터(X2-X7)와 노아게이트(NR2-NR4)는 상기에서 설명한 외부입력핀(I0-I7)이 모두 오픈상태일때와 같은 신호를 출력한다.
따라서 노아게이트(NR1,NR2)의 출력신호(L,H)를 입력받은 낸드게이트(ND1)는 '하이'신호를 출력하고, 노아게이트(NR3,NR4)의 출력신호(H,H)를 입력받은 낸드게이트(ND2)는 '로우'신호를 출력한다.
이로인해 오아게이트(OR1)는 '하이'신호를 출력하게 되고 이는 인터럽트 요구신호로 출력된다.
이상에서 설명한 바와 같이 종래의 회로는 외부입력핀 중 한개 또는 한개 이상이 액티브 상태가 되면 인터럽트 요구신호가 발생된다. 따라서 MCU가 정지 또는 스탠바이 상태에서 인터럽트 요구신호를 기다리고 있을 때, 이와같이 두핀 이상이 액티브 상태에서도 인터럽트 신호를 발생하면 전력을 많이 소비하게 되는 문제점이 있었다.
본 발명의 목적은 이러한 종래의 문제점을 해결하기 위해 외부입력핀중 한핀만 액트브 상태일때를 판별하는 논리회로를 첨가하여 외부입력핀이 오직 하나만 액티브 상태일때 인터럽트 요구신호를 발생하도록 함으로써 소비전력을 줄일 수 있는 인터럽트 발생회로에 관한 것이다.
상기 본 발명의 목적을 달성하기 위한 인터럽트 발생회로는 제2도에 도시한 바와 같이 풀업저항(R0-R7)이 각기 접속된 외부입력핀(I0-I7)과; 상기 외부입력핀(I0-I7) 중에서 어느 하나라도 액티브되면 이를 감지하여 그에 따른 감지신호를 출력하는 제1인터럽트 판별회로부(100)와; 상기 제1인터럽트 판별회로부(100)의 출력신호에 따라 상기 외부입력핀(I0-I7)의 신호중 외부입력핀(I0-I3) 또는 외부입력핀(I4-I7)의 출력신호를 선택하여 전달하는 인터럽트 스위치부(200)와; 상기 인터럽트 스위치부(200)의 출력신호 중에서 액티브신호가 오직 한개인지 또는 두개이상인지를 감지하여 그에 따른 신호를 출력하는 제2인터럽트 판별회로부(300)와; 상기 제1 및 제2인터럽트 판별회로부(100,300)의 출력신호를 앤드조합하여 인터럽트 요구신호를 발생하는 앤드게이트(AND5)로 구성한다.
상기 제1인터럽트 판별회로부(100)는 외부입력핀(I0-I3)의 출력신호를 입력받아 이를 낸드조합하여 출력하는 낸드게이트(ND1)와; 외부입력핀(I4-I7)의 출력신호를 입력받아 이를 낸드조합하여 출력하는 낸드게이트(ND2)와; 상기 낸드게이트(ND1,ND2)의 출력신호를 입력받아 이를 배타적논리합하여 출력하는 배타적오아게이트(XOR1)로 구성한다.
상기 인터럽트 스위치부(200)는 상기 제1인터럽트 판별회로부(100)내의 낸드게이트(ND1)의 출력신호에 따라 외부입력핀(I0-I3) 또는 외부입력핀(I4-I7)의 신호를 선택하여 전송하는 전송게이트(TG1-TG8)로 구성한다.
상기 제2인터럽트 판별회로부(300)는 4개단위로 상기 인터럽트 스위치부(200)의 출력신호를 입력받아 이를 타측단자의 입력신호와 배타적노아링하여 출력하는 배타적노아게이트(XNOR1-XNOR16)와; 상기 배타적노아게이트(XNOR1-XNOR16)의 출력신호를 4개단위로 입력받아 이를 논리곱하여 출력하는 앤드게이트(AND1-AND4)와; 상기 앤드게이트(AND1-AND4)의 출력신호를 논리합하여 출력하는 오아게이트(OR1)로 구성한다.
상기 배타적노아게이트(XNOR1,XNOR6,XNOR11,XNOR16)의 타측단자에는 소스전압(VSS)이 인가되고, 배타적노아게이트(XNOR2-XNOR4,XNOR5,XNOR7,XNOR8,XNOR9,XNOR10, XNOR12,XNOR13-XNOR15)의 타측단자에는 전원전압(VCC)이 인가되는 것을 특징으로 한다.
이와같이 구성한 본 발명의 작용 및 효과에 관하여 첨부한 제3도를 참조하여 상세히 설명하면 다음과 같다.
본 발명에서는 첫번째로 외부입력핀(I0-I7)이 모두 오픈상태인 경우와, 두번째로 외부입력핀(I0-I7)중 어느 하나만 액티브상태인 경우, 그리고 세번째로 외부입력핀(I0-I7)중 한개이상이 액티브상태인 경우의 3가지 상태를 예를들어 설명한다.
첫번째로 외부입력핀(I0-I7)이 모두 오픈상태인 경우에는 저항(R0-R7)을 통한 전원전압(VCC)에 의해 낸드게이트(ND1,ND2)에는 모두 '하이'신호가 입력된다.
즉, 낸드게이트(ND1)에는 외부입력핀(I0-I3)으로부터의 신호가 입력되고, 낸드게이트(ND2)에는 외부입력핀(I4-I7)으로부터의 신호가 입력된다.
이와같이 모두 '하이'신호가 입력되면 상기 낸드게이트(ND1,ND2)는 '로우'신호를 출력한다. 그리고 이를 입력받은 배타적오아게이트(XOR1)도 역시 '로우'신호를 앤드게이트(AND5)의 일측입력단자에 출력한다. 이에 따라 상기 앤드게이트(AND5)는 타측입력단자의 입력신호에 관계없이 '로우'신호를 출력한다.
이와같이 외부입력핀(I0-I7)이 모두 오픈된 경우에는 인터럽트 요구신호가 발생되지 않는다.
두번째로 외부입력핀(I0-I7)중 어느 하나만 액티브상태인 경우, 예를들어 외부입력핀(I0)이 액티브('로우')인 경우에는 외부입력핀(I0-I3)의 신호를 입력받는 낸드게이트(ND1)는 '하이'신호를 출력하고, 외부입력핀(I4-I7)의 신호를 입력받는 낸드게이트(ND2)는 '로우'신호를 출력한다.
이에따라 상기 낸드게이트(ND1,ND2)의 출력신호('H', 'L')를 입력받은 배타적오아게이트(XOR1)는 '하이'신호를 출력한다.
한편, 인터럽트 스위치부(200)는 입력단자(A0-A3)를 통해서는 외부입력핀(I0-I3)의 신호(L-H-H-H)를 입력받고, 입력단자(B0-B3)를 통해서는 외부입력핀(I4-I7)의 신호(H-H-H-H)를 입력받은 후, 상기 낸드게이트(ND1)의 출력신호에 따라 어느 한쪽의 신호를 선택하여 출력한다.
이때, 낸드게이트(ND1)의 출력신호가 '하이'이기 때문에 인터럽트 스위치부(200)내의 전송게이트(TG1-TG4)는 인에이블상태가 되고, 전송게이트(TG5-TG8)는 디스에이블상태가 된다.
따라서, 인터럽트 스위치부(200)는 입력단자(A0-A3)에 인가된 신호(L-H-H-H)를 선택하여 출력단자(C0-C3)를 통해 출력한다.
상기와 같이 인터럽트 스위치부(200)에서 신호를 출력하면 배타적노아게이트(XNOR1-XNOR16)는 이를 4개단위로 입력받는다. 즉, 인터럽트 스위치부(200)의 출력단자(C0-C3)를 통한 신호는 배타적노아게이트(XNOR1-XNOR4,XNOR5-XNOR8,XNOR9-XNOR12, XNOR13-XNOR16)에 각기 입력된다.
이때, 상기 배타적노아게이트(XNOR1-XNOR16)의 타측단자에는 전원전압(VCC)이 인가되어 있는데, 다만 XNOR1-XNOR4중에서 XNOR1와, XNOR5-XNOR8중에서 XNOR6와, XNOR9-XNOR12중에서 XNOR11와, XNOR13-XNOR16중에서 XNOR16의 타측단자에는 소스전압(VSS)을 인가한다.
이는 상기 인터럽트 스위치(200)의 출력신호중 '로우'신호가 한개 이상인지 아닌지를 판단하기 위한 것이다.
상기와 같이 인터럽트 스위치부(200)의 출력단자(C0)만 '로우'신호를 출력하고 나머지는 '하이'신호를 출력하면 배타적노아게이트(XNOR1-XNOR4)의 출력신호는 모두 '하이'가 되어 결국 이를 입력받는 앤드게이트(AND1)는 '하이'신호를 출력한다.
그러나 나머지 배타적노아게이트(XNOR5-XNOR16)의 출력신호를 논리조합하여 출력하는 앤드게이트(AND2-AND4)는 모두 '로우'신호를 출력한다.
따라서 상기 앤드게이트(AND1-AND4)의 출력신호를(H-L-L-L)를 입력받는 오아게이트(OR1)는 '하이'신호를 출력한다.
이로인해 상기 배타적오아게이트(XOR1)와 상기 오아게이트(OR1)의 출력신호를 입력받은 앤드게이트(AND5)는 '하이'신호를 출력한다.
이와같이 외부입력핀(I0-I7)중 어느 하나만 액티브 상태이면 인터럽트 요구신호를 출력한다.
그러나 외부입력핀(I0-I7)중 두개 이상이 액티브 상태이면 인터럽트 요구신호를 출력하지 않는데 그 과정을 살펴보자.
외부입력핀(I0-I7)중 두개 이상이 액티브 상태이면, 예를들어 외부입력핀(I0,I1)이 액티브 상태라고 가정하면, 외부입력핀(I0-I7)의 신호상태를 보면 L-L-H-H, H-H-H-H가 된다.
따라서 이를 입력받는 낸드게이트(ND1)는 '하이'신호를 출력하고, 낸드게이트(ND2)는 '로우'신호를 출력한다. 이에 따라 배타적오아게이트(XOR1)는 '하이'신호를 출력한다.
상기 낸드게이트(ND1)의 출력신호가 '하이'이므로 인터럽트 스위치부(200)의 전송게이트(TG1-TG4)가 인에이블상태가 되어 입력단자(A0-A3)에 입력된 L-L-H-H 신호를 선택하여 출력단자(C0-C3)를 통해 출력한다.
상기와 같이 인터럽트 스위치부(200)의 출력신호 중에 '로우'신호가 한개 이상이 있으면 4개단위의 배타적노아게이트(XNOR1-XNOR4, XNOR5-XNOR8, XNOR9-XNOR12, XNOR13-XNOR16)중에 반드시 '로우'신호를 출력하는 게이트가 있게 된다.
좀더 자세히 지적하면 XNOR2, XNOR5, XNOR9-XNOR11, XNOR13, XNOR14, XNOR16이 '로우'신호를 출력한다.
따라서, 상기 배타적노아게이트(XNOR1-XNOR4, XNOR5-XNOR8, XNOR9-XNOR12, XNOR13-XNOR16)의 출력신호를 입력받는 앤드게이트(AND1-AND4)는 모두 '로우'신호를 출력하게 된다. 이로인해 오아게이트(OR1)의 출력신호도 역시 '로우'가 된다.
이에 따라 상기 배타적오아게이트(XOR1)의 출력신호와 상기 오아게이트(OR1)의 출력신호를 입력받는 앤드게이트(AND5)는 '로우'신호를 출력한다.
즉, 상기와 같이 외부입력핀(I0-I7)중 두개 이상이 액티브 상태이면 인터럽트 요구신호가 발생되지 않는다.
이상에서 상세히 설명한 바와 같은 본 발명은 MCU가 저소비전력모드인 정지모드나 스탠바이모드에서 외부입력핀의 입력신호에 따라 동작모드로 전환될 때, 두핀 이상이 액티브 상태이면 현재의 상태를 유지하고, 오직 한 핀만 액티브 상태일때 동작모드로 전환되도록 함으로써 리모콘 등에서 키스캔용으로 사용할 때 전류소모량을 줄일 수 있는 효과가 있다.

Claims (5)

  1. 풀업저항(R0-R7)이 각기 접속된 외부입력핀(I0-I7)과; 상기 외부입력핀(I0-I7) 중에서 어느 하나라도 액티브되면 이를 감지하여 그에 따른 감지신호를 출력하는 제1인터럽트 판별회로부(100)와; 상기 제1인터럽트 판별회로부(100)의 출력신호에 따라 상기 외부입력핀(I0-I7)의 신호중 외부입력핀(I0-I3) 또는 외부입력핀(I4-I7)의 출력신호를 선택하여 전달하는 인터럽트 스위치부(200)와; 상기 인터럽트 스위치부(200)의 출력신호 중에서 액티브신호가 오직 한개인지 또는 두개 이상인지를 감지하여 그에 따른 신호를 출력하는 제2인터럽트 판별회로부(300)와; 상기 제1 및 제2인터럽트 판별회로부(100,300)의 출력신호를 앤드조합하여 인터럽트 요구신호를 발생하는 앤드게이트(AND5)로 구성한 것을 특징으로 하는 인터럽트 발생회로.
  2. 제1항에 있어서, 제1인터럽트 판별회로부(100)는 외부입력핀(I0-I3)의 출력신호를 입력받아 이를 낸드조합하여 출력하는 낸드게이트(ND1)와; 외부입력핀(I4-I7)의 출력신호를 입력받아 이를 낸드조합하여 출력하는 낸드게이트(ND2)와; 상기 낸드게이트(ND1,ND2)의 출력신호를 입력받아 이를 배타적논리합하여 출력하는 배타적오아게이트(XOR1)로 구성한 것을 특징으로 하는 인터럽트 발생회로.
  3. 제1항에 있어서, 인터럽트 스위치부(200)는 상기 제1인터럽트 판별회로부(100)의 낸드게이트(ND1)의 출력신호에 따라 외부입력핀(I0-I3) 또는 외부입력핀(I4-I7)의 신호를 선택하여 전송하는 전송게이트(TG1-TG8)로 구성한 것을 특징으로 하는 인터럽트 발생회로.
  4. 제1항에 있어서, 제2인터럽트 판별회로부(300)는 4개단위로 상기 인터럽트 스위치부(200)의 출력신호를 입력받아 이를 타측단자의 입력신호와 배타적노아링하여 출력하는 배타적노아게이트(XNOR1-XNOR16)와; 상기 배타적노아게이트(XNOR1-XNOR16)의 출력신호를 4개단위로 입력받아 이를 논리곱하여 출력하는 앤드게이트(AND1-AND4)와; 상기 앤드게이트(AND1-AND4)의 출력신호를 논리합하여 출력하는 오아게이트(OR1)로 구성한 것을 특징으로 하는 인터럽트 발생회로.
  5. 제4항에 있어서, 배타적노아게이트(XNOR1,XNOR6,XNOR11,XNOR16)의 타측단자에는 소스전압(VSS)이 인가되고, 배타적노아게이트(XNOR2-XNOR4,XNOR5,XNOR7,XNOR8,XNOR9, XNOR10,XNOR12,XNOR13-XNOR15)의 타측단자에는 전원전압(VCC)이 인가되는 것을 특징으로 하는 인터럽트 발생회로.
KR1019950025254A 1995-08-17 1995-08-17 인터럽트 발생회로 KR0157894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950025254A KR0157894B1 (ko) 1995-08-17 1995-08-17 인터럽트 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025254A KR0157894B1 (ko) 1995-08-17 1995-08-17 인터럽트 발생회로

Publications (2)

Publication Number Publication Date
KR970013753A KR970013753A (ko) 1997-03-29
KR0157894B1 true KR0157894B1 (ko) 1998-12-15

Family

ID=19423638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025254A KR0157894B1 (ko) 1995-08-17 1995-08-17 인터럽트 발생회로

Country Status (1)

Country Link
KR (1) KR0157894B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654638B1 (ko) * 2005-02-02 2006-12-08 삼성전자주식회사 이동통신단말기에 연결되는 주변장치를 인식하기 위한 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654638B1 (ko) * 2005-02-02 2006-12-08 삼성전자주식회사 이동통신단말기에 연결되는 주변장치를 인식하기 위한 장치

Also Published As

Publication number Publication date
KR970013753A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR100374641B1 (ko) 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
US4831285A (en) Self precharging static programmable logic array
EP0632594B1 (en) Latch controlled output driver
US6788122B2 (en) Clock controlled power-down state
US5440248A (en) Power-saver differential input buffer
KR0157894B1 (ko) 인터럽트 발생회로
US5418472A (en) Input level detection circuit
US6307412B1 (en) Clock monitor circuit and synchronous semiconductor memory device utilizing the circuit
KR940003808B1 (ko) 저전력 작동용 입력 버퍼회로 및 그 작동방법
US6593775B2 (en) Insulatior for a multi-power system
US6373292B1 (en) Low voltage differential logic
US6084455A (en) High-speed CMOS latch
US5606290A (en) Phase locked loop circuit having lock holder
US5634061A (en) Instruction decoder utilizing a low power PLA that powers up both AND and OR planes only when successful instruction fetch signal is provided
US5079450A (en) Self-latching logic gate for use in programmable logic array circuits
JPH11239054A (ja) コンパレータ
US6369607B2 (en) Digital circuit
KR920702901A (ko) 프로그램 가능한 논리소자
JPH08233914A (ja) マイクロコントローラのテスト回路
KR100252474B1 (ko) 파워 검출 회로
JP2798989B2 (ja) プログラマブル・ロジック・デバイス
KR100225688B1 (ko) 이벤트 로직용 대칭 셀렉터 회로
US5703499A (en) Address bit latching input circuit
JP2672750B2 (ja) マイクロコンピュータおよびその評価方法
JPH10320996A (ja) 冗長判定回路及び半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee