JPH05336681A - 車両用発電機の電圧制御装置 - Google Patents

Abstract

(57)【要約】 【目的】間欠負荷駆動時におけるエンジンのハンチング
を低減可能な車両用発電機の電圧制御装置を提供する。 【構成】基本制御部１０は電気負荷５、５１及びバッテ
リ３に給電する車両用発電機２の励磁電流を制御して発
電機２の出力電流を電気負荷の変動に対応させる。徐励
制御部Ｃｒは電気負荷５、５１投入直前の励磁電流値か
ら投入後の電気負荷５、５１の値に応じた励磁電流値ま
で投入直後から徐々に増加させる。間欠負荷投入検出手
段１７は間欠作動電気負荷５の投入を検出し、間欠負荷
投入時制御手段１６は間欠負荷５投入後の励磁電流増加
率を非間欠作動電気負荷５１投入後の励磁電流増加率よ
りも小さく設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は車両用発電機の電圧制御
装置に関し、詳しくは電気負荷の変動に対応する励磁電
流の変化を徐々に行う装置に関する。

【０００２】

【従来の技術】従来の車両用発電機では、負荷投入スイ
ッチを投入して電気負荷に給電する直後において発電電
流量が不足するのでバッテリから前記電気負荷に給電す
るとともに、バッテリの放電によるその端子電圧低下を
検出し、端子電圧が所定の基準レベルになるまで発電機
の励磁電流を増加し、それにより発電機の出力電流を増
加させて電気負荷に給電している。しかしながら上記し
た発電制御方式によると電気負荷投入直後におけるエン
ジン負荷の急増によりエンジン回転数が急落するという
不具合がある。すなわち、所定のアクセル開度において
電気負荷を投入するとそれへの給電によりバッテリの端
子電圧が低下して励磁電流が急増し、エンジン負荷が急
増してエンジン回転数が急激に低下し、更にエンジンの
慣性によりエンジン回転数が均衡点を超えて落ち込む
（通常、アンダーシュートと呼ばれる）。

【０００３】このような問題を解決するために特開昭６
２ー６４２９９は電気負荷が新たに投入された場合に、
バッテリ端子電圧の低下量にかかわらず励磁電流のデュ
ーティ比を定率増加することにより、励磁電流急増によ
るエンジン回転数の急落を回避している。

【０００４】

【発明が解決しようとする課題】しかしながら発電機の
デューティ比を定率増加させる上記公報の徐励技術にお
いても、電気負荷が一定周期で断続する間欠電気負荷
（以下、間欠負荷という）であると、徐励していない場
合よりは小さくなるものの、アイドリング時のようにエ
ンジントルクが小さい場合には、エンジン回転数が間欠
負荷の定周期断続動作に応じてハンチングして、乗員に
不快感を与えるという問題があった。

【０００５】また、ハンチングを低減するためにアイド
ル回転数を高く設定すると燃費の点で不利となる。本発
明は上記問題点に鑑みなされたものであり、間欠負荷駆
動時におけるエンジンのハンチングを低減可能な車両用
発電機の電圧制御装置を提供することを、その目的とし
ている。

【０００６】

【課題を解決するための手段】本発明の車両用発電機の
電圧制御装置は、電気負荷及びバッテリに並列給電する
車両用発電機の励磁電流を前記電気負荷及びバッテリの
要求水準に応じた値に制御する基本制御部と、前記電気
負荷の投入を検出するとともに前記電気負荷投入直前の
前記電気負荷の大きさに応じた励磁電流値から投入後の
前記電気負荷の大きさに応じた励磁電流値まで前記励磁
電流を前記電気負荷投入直後から所定の励磁電流変化率
で徐々に増加させる徐励制御部とを備える車両用発電機
の電圧制御装置において、前記徐励制御部は、少なくと
も間欠作動電気負荷の投入を検出する間欠負荷投入検出
手段と、前記間欠負荷投入後の前記励磁電流増加率を非
間欠作動電気負荷投入後の前記励磁電流増加率よりも小
さく設定する間欠負荷投入時制御手段とを備えることを
特徴としている。

【０００７】

【作用】基本制御部は電気負荷及びバッテリに給電する
車両用発電機の励磁電流を制御して発電機の出力電流を
電気負荷の変動に対応させる。徐励制御部は電気負荷投
入直前の電気負荷の値に応じた励磁電流値から投入後の
電気負荷の値に応じた励磁電流値まで投入直後から徐々
に増加させる。

【０００８】更に間欠負荷投入検出手段は間欠作動電気
負荷の投入を検出し、間欠負荷投入時制御手段は間欠負
荷投入後の励磁電流増加率を非間欠作動電気負荷投入後
の励磁電流増加率よりも小さく設定する。

【０００９】

【発明の効果】以上説明したように本発明の車両用発電
機の電圧制御装置は、徐励制御部が、間欠作動電気負荷
の投入を検出するとともに、間欠負荷投入後の励磁電流
増加率を非間欠作動電気負荷投入後の励磁電流増加率よ
りも小さく設定する間欠負荷投入時制御手段を備えてい
るので、非間欠作動電気負荷投入後には第一励磁電流増
加率で徐々に励磁電流を増加させてエンジン回転数の落
ち込みを抑制し、間欠作動電気負荷投入後には第一励磁
電流増加率より小さい第二励磁電流増加率で徐々に励磁
電流を増加させることができる。

【００１０】すなわち本発明によれば、エンジン回転数
の低下（アンダーシュート）抑制のために励磁電流増加
を徐々に行う非間欠負荷投入後によりも、間欠負荷投入
後には一層励磁電流増加率を小さくし、これにより間欠
負荷投入後のエンジン回転数のハンチングを低減できる
という優れた効果を奏することができる。

【００１１】

【実施例】本発明の車両用発電機の電圧制御装置の一実
施例を図１を参照して以下説明する。発電機２は車両用
エンジン（図示せず）により駆動される三相全波整流器
内蔵の三相交流発電機であって、その低位出力端は接地
され、高位出力端はバッテリ３の＋端子に接続されてい
る。またこの高位出力端は、間欠負荷投入スイッチ６を
通じて間欠負荷５に、スイッチ６１を通じて非間欠負荷
５１に、それぞれ給電可能となっている。ここで、間欠
負荷５はハザードランプやターンシグナルなど数秒以下
の周期で点滅する電気負荷であり、非間欠負荷５１及び
５２は連続作動する電気負荷である。

【００１２】間欠負荷５とスイッチ６との接続点はダイ
オード７を通じて電圧制御装置１内の判定回路１７の入
力端に接続されている。発電機２には電圧制御装置１が
付設されており、電圧制御装置１はバッテリ３の端子電
圧を検出する入力端と、発電機２の励磁巻線２０の一端
に接続される出力端とを備え、励磁巻線２０の他端は発
電機２の高位出力端に接続されている。

【００１３】また電圧制御装置１はキースイッチ４を通
じてバッテリ３から給電される電源回路１９を内蔵して
おり、電源回路１９は不図示の電源ラインを通じて各部
に所定の電源電圧を給電している。電圧制御装置１の構
成を以下に説明する。電圧制御装置１の入力端と接地ラ
インとの間に互いに直列に接続された分圧抵抗Ｒ１、Ｒ
２の接続点に現れる分圧Ｖｓは比較器１０により基準電
圧Ｖｒと比較され、比較器１０の出力はＡＮＤ回路１２
に入力される。ＡＮＤ回路１２は比較器１０の出力と後
述の徐励制御部の出力との論理積出力をエミッタ接地の
パワートランジスタ１１のベースに供給し、パワートラ
ンジスタ１１のコレクタは電圧制御装置１の出力端を通
じて励磁巻線２０に給電される励磁電流を断続する。こ
こで、上記徐励制御部からＡＮＤ回路１２への出力がハ
イレベル（１）である場合には、通常の如くパワートラ
ンジスタ１１は比較器１０により開閉制御され、分圧Ｖ
ｓが基準電圧Ｖｒに等しくなるようにパワートランジス
タ１１のデューティ比（以下単にデューティともいう）
が決定される。

【００１４】ここで、比較器１０は本発明でいう基本制
御部を構成し、また電圧制御装置１は次に説明する徐励
制御部を備えている。この徐励制御部は、デューティ記
憶回路１３、デューティ加算ラッチ回路１４、パルス幅
発生回路１５、ラッチ周期切替回路（間欠負荷投入時制
御手段）１６、判定回路（間欠負荷投入検出手段）１
７、基準クロック回路１８によって構成されている。

【００１５】基準クロック回路１８はデューティ記憶回
路１３、パルス幅発生回路１５、ラッチ周期切替回路１
６に所定周期のクロック信号を入力する。デュ−ティ記
憶回路１３は、ＡＮＤ回路１２の出力を検出することに
よりパワートランジスタ１１のデューティを入力して記
憶する機能を有する。判定回路１７は、比較器１０の出
力とパルス幅発生回路１５の出力とを比較して判定する
回路である。

【００１６】ラッチ周期切替回路１６は、判定回路１７
からの出力に基づいてパワートランジスタ１１断続のた
めのクロック信号のデューティを変更するタイミングを
制御する回路である。デューティ加算ラッチ回路１４
は、デュ−ティ記憶回路１３の記憶するデューティを所
定のタイミングでラッチするとともに、ラッチしたデュ
ーティにラッチ周期切替回路１６の指令するラッチタイ
ミング（デューティ切替えタイミング）で所定量のデュ
ーティを加算してそれをラッチする回路である。

【００１７】パルス幅発生回路１５は、デューティ加算
ラッチ回路１４の出力に基づいてそれがラッチするデュ
ーティ（ラッチデューティ）に応じたＯＮ時間を有する
パルス信号をＡＮＤ回路１２に出力する回路である。以
下、全体作動について更に説明する。発電機２を通常運
転していて電気負荷５１が投入される直前において、パ
ルス幅発生回路１５はＡＮＤ回路１２に加算済みデュー
ティ波形を出力しており、比較器１０の出力との論理積
をとった結果、パワートランジスタ１１は、実質的に比
較器１０により断続制御される。比較器１０の断続によ
り発生するＡＮＤ回路１２のデューティは、デュ−ティ
記憶回路１３に周期的に入力されて記憶される。

【００１８】判定回路１７は、通常運転時はパルス幅発
生回路１５の出力をタイミング信号として比較器１０の
出力の断続的なローレベル（０）を検出し、次に電気負
荷５が投入されると、Ｖｓが低下する為比較器１０の出
力が常時ハイレベル（１）となり、通常運転時と同様の
タイミング信号により、前記比較器１０の継続的なハイ
レベル（１）を検出して電気負荷５１が投入されたこと
を判定し、判定出力をラッチ周期切替回路１６に出力す
る。

【００１９】ラッチ周期切替回路１６は、判定回路１７
の判定出力に基づいて上記した電気負荷投入後の比較器
１０の継続的なハイレベル（１）の間、後述のラッチ周
期を指定するクロック信号（ラッチ周期切替えクロッ
ク）を出力する。デューティ記憶回路１３が記憶するデ
ューティは所定のラッチタイミングでデュ−ティ加算ラ
ッチ回路１４にラッチされる。デューティ加算ラッチ回
路１４はラッチしたデューティに所定のデューティ加算
量αを加えて加算済みデューティを形成してそれをパル
ス幅発生回路１５に出力し、パルス幅発生回路１５は入
力された加算済みデューティに相当する期間だけハイレ
ベル（１）をＡＮＤ回路１２に出力し、パワートランジ
スタ１１をオンする。なお、電気負荷投入直前時点で
は、パルス幅発生回路１５はＡＮＤ回路１２に加算済み
デューティ波形を出力しており、比較器１０の出力との
論理積をとった結果、パワートランジスタ１１は実質的
に比較器１０により断続制御されている。

【００２０】本実施例では間欠作動電気負荷５の投入を
間欠負荷投入検出手段１７により検出し、ラッチ周期切
替回路１６により、非間欠負荷である電気負荷５１の投
入直後よりも長いラッチ周期にて、デューティ加算を行
なう。即ち励磁電流増加率を、非間欠負荷５１の投入直
後よりも小さくして、間欠負荷５の作動によるエンジン
トルクの変動を抑えエンジン回転数のハンチングを低減
できるものである。

【００２１】以下、各部の詳細を説明する。まず、基準
クロック回路１８と判定回路１７とラッチ周期切替回路
１６とを図２を参照して詳細に説明する。図２におい
て、１８は基準クロック回路であり、所定周波数で発振
する基準発振器１８２と、それから出力されるクロック
を分周して形成したクロック１８１などを出力する縦続
接続された所定個のカウンタ１８３とからなる。また基
準クロック回路１８は所定桁のカウンタ１８３の出力の
論理積出力１８５を出力するＡＮＤ回路１８４を内蔵し
ている。

【００２２】判定回路１７において、入力１７１として
比較器１０の出力が入力され、入力１７２としてパルス
幅発生回路１５の出力が入力され、入力１７３として間
欠負荷投入検出信号が入力され、出力１７４がラッチ周
期切替回路１６の入力１６１となる。１７５は入力端子
１７１、１７２から信号を受け取るＤフリップフロップ
であり、１７６は比較器、１７７はＡＮＤ回路であり、
１７８はＮＯＴ回路である。

【００２３】間欠負荷５あるいは電気負荷５１の投入前
後におけるこの判定回路１７の各部動作をそれぞれ図
３、図４のタイミングチャートを参照して説明する。通
常制御状態から間欠負荷５を投入すると、比較器１０の
出力が常時ハイレベル（１）、入力端１７１が常時ハイ
レベル（１）となり、その直後におけるパルス幅発生回
路１５の出力端の状態がＮＯＴ回路１７８で反転入力し
ている為、ハイレベル（１）となる時点（１７５ＣＫの
立下がりエッジ）でＤフリップフロップ１７５のＱ出力
はハイレベル（１）となる。

【００２４】一方、間欠負荷５（スイッチ６）の投入に
より、ダイオード７を通して、判定回路１７の入力端１
７３に電圧が印加され、比較器１７６に入力される。こ
の時、前記印加電圧よりも低いしきい地Ｖａに設定され
た比較器１７６の出力は、間欠負荷５の投入によりハイ
レベル（１）からローレベル（０）へと切替り、前記フ
リップフロップ１７５の出力ＱとＡＮＤ回路１７７にて
論理積をとった結果、判定回路１７は、出力端１７４を
通じてローレベル（０）をラッチ周期切替回路１６の入
力端１６１に入力する。

【００２５】ラッチ周期切替回路１６は、ＮＯＴ回路１
６４、ＡＮＤ回路１６５、ＯＲ回路１６６からなり、上
記入力１６１とクロック１８１、１８８とが入力され、
出力１６３を出力する。ラッチ周期切替回路１６は、判
定回路１７の出力１７４がハイレベル（１）の場合、ク
ロック１８１を、ローレベル（０）の場合に、クロック
１８８を出力１６３として出力する。すなわち、間欠負
荷５の投入直後には、ローレベル（０）の為、クロック
１８８（クロック周期は１８１よりも１８８が長く設定
されている）が出力される。

【００２６】同様に、通常制御状態より電気負荷（非間
欠負荷）５１を投入した場合、比較器１７６の入力は投
入前と変わらず、ローレベル（０）を保っており、この
時の入力電圧ローレベルよりも高いしきい値Ｖａに設定
された比較器１７６の出力も投入前と変らず、ハイレベ
ル（１）を保つ。従ってフリップフロップ１７５の出力
ＱとＡＮＤ回路１７７にて論理積をとった結果、判定回
路１７は出力端１７４を通じてハイレベル（１）を、ラ
ッチは周期切替回路１６の入力端１６１に入力する。上
記の如く、非間欠負荷５１の投入直後には、間欠負荷５
の投入直後よりも比較的短い周期のクロック１８１が、
ラッチ周期切替回路１６の出力端１６３より出力され
る。

【００２７】次に、デューティ記憶回路１３、デューテ
ィ加算ラッチ回路１４及びパルス幅発生回路１５の一実
施例を図５を参照して説明する。デュ−ティ記憶回路１
３において、入力１３１はＡＮＤ回路１２の出力であ
り、入力１３２は基準クロック回路１８の出力１８６で
あり、入力１３３は基準クロック回路１８の出力１８５
であり、デュ−ティ記憶回路１３の出力１３４はビット
数（分解能）に応じて出力本数が決定され、例えば５ビ
ット（分解能；１／２⁵ ）の場合は５出力となる。１３
５はＡＮＤ回路で、パワートランジスタ１１のＯＮ時間
をカウントするためのゲートとして、ＡＮＤ回路１２の
出力がハイレベル（１）となっている期間にだけ基準ク
ロック回路１８の分周出力１８６を最下位桁のカウンタ
１３６に送り込み、カウンタ１３６はそれをカウントす
る。これによりパワートランジスタ１１のＯＮ時間はカ
ウンタ１３６に計数される。ここで、カウンタの数は前
述の出力１３４と同様、５ビットの場合少なくとも５段
必要となる。なお、本実施例では１周期内でのＯＮ時間
をカウントする回路構成としたが、２周期分あるいは４
周期分のＯＮ時間の和をカウントすることもでき、また
その平均値を算出して出力してもよい。例えばカウンタ
１３６を１乃至２個追設して、カウントビット数を１乃
至２ビット増加し、上位ビットを出力すればよい。な
お、１３７はＮＡＮＤ回路であり、各カウンタ１３６の
出力１３４が全てハイレベル（１）となった時に、ＡＮ
Ｄ回路１３５の出力をローレベル（０）にクランプし
て、カウンタ１３６の作動を停止させる。

【００２８】カウンタ１３６のリセットは基準クロック
回路１８の出力１８５をリセット入力１３３としてＲ端
子に入力して行う。なお、出力１８５は所定周期（パワ
ートランジスタ１１の断続周期）毎に１パルス発生する
ように所定数のカウンタ１８３の出力の論理積をとった
ものである。所定周期とは基準クロック回路１８のＡＮ
Ｄ回路１８４の出力１８５の周期、すなわちＡＮＤ回路
１８４に入力される最上位桁のカウンタ１８３の出力周
期に等しい。

【００２９】次に、デューティ加算ラッチ回路１４を説
明する。このデューティ加算ラッチ回路１４はデューテ
ィ記憶回路１３のカウンタ１３６の桁数だけ設けられた
フリップフロップ１４４と、フリップフロップ１４４の
出力に所定値（デューティ加算量α）を加算する加算回
路１４５とからなる。各フリップフロップ１４４のＣＫ
端子の入力（以下、ラッチパルス（ＬＰ）入力という）
１４１はクロック１８１であり、各フリップフロップ１
４４のＤ端子入力１４２はデュ−ティ記憶回路１３の各
カウンタ１３６の各桁出力により個別に構成される。フ
リップフロップ１４４の出力は加算回路１４５でデュー
ティ加算量αを加算されて所定本数（デューティ記憶回
路１３の出力本数と同数）の出力１４３を加算済みデュ
ーティとして出力する。出力１４３の本数は加算済みデ
ューティのバイナリ桁数（ビット数）に応じて変更でき
る。

【００３０】このデューティ加算ラッチ回路１４の動作
を説明すると、各フリップフロップ１４４はＬＰ入力１
４１（＝クロック１８１）の周期でデュ−ティ記憶回路
１３の出力１３４の各デ−タをビット毎にラッチする。
各フリップフロップ１４４の出力はＬＰ入力１４１がハ
イレベル（１）の間、直前のラッチデ−タを保持してい
る。加算回路１４５は各フリップフロップ１４４にてラ
ッチされたデ−タすなわち直前のデューティにデューテ
ィ加算量αを加算して加算済みデューティ１４３として
出力する。

【００３１】加算回路１４５の一例を図６を参照して説
明する。この加算回路１４５は３ビット（分解能１／２
³ ＝０．１２５）を有しており、０から１００％までの
デューティを８段階に区分された加算済みデューティを
出力する。加算回路１４５の入力１４５１〜１４５３は
フリップフロップ１４４の出力１４２で個別に構成さ
れ、入力１４５３は最上位桁のフリップフロップ１４４
の出力が入力され、入力１４５２はその次の桁のフリッ
プフロップ１４４の出力が入力され、入力１４５１はそ
の次の桁のフリップフロップ１４４の出力が入力され
る。入力１４５１はＮＯＴ回路１４５１で反転されて最
下位桁のＯＲ回路１４５８を通じて最下位桁の出力１４
３１となり、入力１４５２は下位桁側の半加算器１４５
５で入力１４５１と加算されて、その桁上げしない加算
値は次の桁のＯＲ回路１４５８を通じて中間桁の出力１
４３２となり、入力１４５３は最上位桁側の半加算器１
４５５で下位桁側の半加算器１４５５のＡＮＤ回路１４
５７からの桁上げ値と加算されて、その桁上げしない加
算値は最上位桁のＯＲ回路１４５８を通じて最上位桁の
出力１４３３となる。半加算器１４５５は周知のように
ＥＸＯＲ回路１４５６及びＡＮＤ回路１４５７からな
る。更に、最上位桁の半加算器１４５５のＡＮＤ回路１
４５７から桁上げが出力される場合は各ＯＲ回路１４５
８を通じて３ビット出力１４３１、１４３２、１４３３
として（１１１）すなわちデューティ１００％を出力す
る。このようにすれば、３ビット入力１４５１、１４５
２、１４５３にデューティ加算量αとして（００１＝デ
ューティ１２．５％）だけ加算することができる。

【００３２】なお、最上位桁の半加算器１４５５のＡＮ
Ｄ回路１４５７がハイレベル（１）となる（最上位桁の
半加算器１４５５で桁上げ信号が生じる）のは加算回路
１４５の３ビット入力１４５１、１４５２、１４５３が
（１１１＝デューティ１００％）となった場合、すなわ
ちＮＯＴ回路１４５４の出力及び各半加算器１４５５の
ＥＸＯＲ回路１４５６の出力は（０００）となってしま
う場合であるが、この時に最上位桁の半加算器１４５５
の桁上げ値により加算回路１４５の出力を（０００）で
なく（１１１）とする。

【００３３】なお本実施例では加算回路１４５はラッチ
後に加算する構成としたが、当然ラッチ前に加算する構
成（図示せず）としてもよい。又、デュ−ティ記憶回路
１３のカウンタ１３６にプリセット値としてデューティ
加算量αを与える構成とすれば加算回路１４５は不要と
なる。次にパルス幅発生回路１５を説明する。

【００３４】その入力１５１、１５２はそれぞれ基準ク
ロック回路１８の出力１８６、１８６からなり、入力１
５４はデュ−ティ加算ラッチ回路１４の出力１４３から
なり、１５３がパルス幅発生回路１５の出力として、Ａ
ＮＤ回路１２及び判定回路１７に送られる。１５５はプ
リセット付きのカウンタ、１５６はＡＮＤ回路、１５７
はＮＡＮＤ回路、１５８はＮＯＴ回路である。カウンタ
１５５はビット毎に個別に設けられており、デューティ
加算ラッチ回路１４の出力１４３すなわち加算済みデュ
ーティがカウンタ１５５のプリセット端子に入力１５４
として個別にプリセット値として入力され、カウンタ１
５５は入力１５４を基準クロック回路１８の出力１８６
のタイミングで前記プリセット値を初期値としてカウン
トＵＰを開始する。ＮＡＮＤ回路１５７は各カウンタ１
５５の出力Ｑが全てハイレベル（１）となった時に、Ａ
ＮＤ回路１５６の出力を“０”にクランプして、カウン
タ１５５の作動を停止させる。したがって、カウンタ１
５４はプリセットされた加算済みデューティに相当する
バイナリ値からカウントを開始するとともに、このカウ
ント期間の間、ＮＡＮＤ回路１５７はＮＯＴ回路１５８
を通じてＡＮＤ回路１２にローレベル（０）を出力し、
パワートランジスタ１１はオフされる。そして、各カウ
ンタ１５５の出力Ｑが全てハイレベル（１）となれば、
カウントが停止し、カウンタ１５５の出力は全て１にク
ランプされているので、ＮＡＮＤ回路１５７はＮＯＴ回
路１５８を通じてＡＮＤ回路１２にハイレベル（１）を
出力し、パワートランジスタ１１はオンされる。その
後、基準クロック回路１８からＡＮＤ回路出力１８５が
ハイレベル（１）を出力すると、パルス幅発生回路１５
の各カウンタ１５５は全てプリセットされ、デューティ
記憶回路１３の各カウンタ１３６が全てリセットされ、
それ以後、電気負荷に応じた発電量（パワートランジス
タ１１のデューティ）に到達するまで、ＡＮＤ回路出力
１８５の周期で前記作動を繰り返す。

【００３５】すなわち、パルス幅発生回路１５は、入力
された加算済みデューティに相当するカウント値がカウ
ンタ１５５にプリセットされた時点からパワートランジ
スタ１１をオフし、更にプリセット値からカウントが開
始されるカウンタ１５５のカウント値が最大値になった
時点でパワートランジスタ１１をオンする。プリセット
がなされる周期（ＡＮＤ回路１８５の出力信号の周期）
は一定であるので、パワートランジスタ１１のオフ期間
が減少（デューティが徐々に増大）されることとなる。

【００３６】デュ−ティ記憶回路１３で記憶したデュ−
ティにデューティ加算量αを加算して、パワートランジ
スタ１１のデューティが徐々に増大すると、発電機２の
発電量が徐々に増加し、バッテリ３の電位が所定レベル
まで上昇した時点で、比較器１０は反転してＡＮＤ回路
１２を通じてパワートランジスタ１１を遮断し、以下、
比較器１０の断続により励磁電流が制御される。

【００３７】上記の動作説明を以下にまとめて説明す
る。ラッチ周期切替回路１６は、非間欠負荷５１が投入
されるとラッチパルスＬＰとしてＣＫ１（基準クロック
回路１８の出力１８１）を出力し、デューティ加算ラッ
チ回路１４は非間欠負荷５１投入直前のデューティから
クロックＣＫ１の周期で所定のデューティ＋αだけ増加
したデューティをパルス幅発生回路１５に出力し、パル
ス幅発生回路１５は入力されたデューティのパルスをＡ
ＮＤ回路１２を通じてトランジスタ１１に出力し、それ
を断続制御する。このデューティを一定増加率で増加す
る徐励制御は比較器１０が反転するまで実施され、その
後、トランジスタ１１は比較器１０の反転時のデューテ
ィで断続制御される。これにより、エンジン負荷の急増
とそれによるエンジン回転数の急低下が防止される（図
７参照）。

【００３８】ラッチ周期切替回路１６は、間欠負荷５が
投入されるとラッチパルスＬＰとしてＣＫ１より周期が
長いＣＫ２を出力し、デューティ加算ラッチ回路１４は
間欠負荷５投入直前のデューティからクロックＣＫ２の
周期で所定のデューティ＋αだけ増加したデューティを
パルス幅発生回路１５に出力し、パルス幅発生回路１５
は入力されたデューティのパルスをＡＮＤ回路１７を通
じてトランジスタ１１に出力し、それを断続制御する。

【００３９】ここで、ＣＫ２はＣＫ１より長いので、そ
の分、デューティの増加率が小さくなり、その分エンジ
ン負荷の増加が少なくなる。ここで、ＣＫ２をＣＫ１よ
りも長くしてデューティの平均増加率を小さくしたの
は、間欠負荷５はそれ自身、周期的に断続するためにエ
ンジン負荷及びエンジン回転数の変化が一定間隔で繰り
返されていわゆるハンチングが生じ、乗員に不快感を与
える現象を抑制するためである。図７に間欠負荷５のオ
ンオフと、ラッチパルスＬＰをＣＫ１とした場合及びＬ
ＰをＣＫ２とした場合のデューティ変化及びエンジン回
転数の変化を示す。これからわかるように、間欠負荷５
投入時において、ラッチパルスＬＰ＝ＣＫ２の周期を延
長しているので、エンジン回転数のハンチングを低減す
ることができる。

【００４０】上記実施例では、電圧制御装置１内に比較
器１０、ＡＮＤ回路１２、パルス幅発生回路１５、デュ
−ティ加算ラッチ回路１４、デュ−ティ記憶回路１３、
ラッチ周期切替回路１６、判定回路１７とを含む構成と
したが、前記各回路及び比較器の一部又は全部を電圧制
御装置１の外部に配設できることは当然である。変形態
様を以下に説明する。（図７中他の実施例参照）上記実
施例では間欠負荷５駆動時のラッチパルスＬＰの周期を
ＣＫ２としたが、この時のＬＰ周期を無限大としてもよ
い。この場合にはデューティは間欠負荷５投入直前のデ
ューティに固定されることになる。

【００４１】また、ＯＮデューティ（デューティ）増加
量＋αは、デュ−ティ記憶回路１３にプリセット値を与
えても増加することができる。

【図面の簡単な説明】

【図１】本発明の電圧制御装置の一実施例を示すブロッ
ク回路図、

【図２】図１の判定回路、ラッチ周期切替回路及び基準
クロック回路を示す回路図、

【図３】図１の間欠負荷投入時のデューティ増加を示す
タイミングチャート、

【図４】図１の非間欠負荷投入時のデューティ増加を示
すタイミングチャート、

【図５】図１のデューティ記憶回路、デューティ加算ラ
ッチ回路及びパルス幅発生回路を示す回路図、

【図６】図５のデューティ加算ラッチ回路の一部を示す
回路図、

【図７】本発明の効果を説明するタイミングチャート。

【符号の説明】

１は電圧制御装置、２は車両用発電機、３はバッテリ、
５は間欠駆動電気負荷、１０は比較器（基本制御部）、
１２、１３、１４、１５、１６、１７、１８、は徐励制
御部、１６はラッチ周期切替回路（間欠負荷投入時制御
手段）、１７は判定回路（間欠負荷投入検出手段）、５
１は非間欠作動電気負荷。

Claims (1)

【特許請求の範囲】
1. 【請求項１】電気負荷及びバッテリに並列給電する車両
   用発電機の励磁電流を前記電気負荷及びバッテリの要求
   水準に応じた値に制御する基本制御部と、前記電気負荷
   の投入を検出するとともに前記電気負荷投入直前の前記
   電気負荷の大きさに応じた励磁電流値から投入後の前記
   電気負荷の大きさに応じた励磁電流値まで前記励磁電流
   を前記電気負荷投入直後から所定の励磁電流変化率で徐
   々に増加させる徐励制御部とを備える車両用発電機の電
   圧制御装置において、 前記徐励制御部は、少なくとも間欠作動電気負荷の投入
   を検出する間欠負荷投入検出手段と、前記間欠負荷投入
   後の前記励磁電流増加率を非間欠作動電気負荷投入後の
   前記励磁電流増加率よりも小さく設定する間欠負荷投入
   時制御手段とを備えることを特徴とする車両用発電機の
   電圧制御装置。