JP3402475B2 - 車両用発電機の励磁電流制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は車両用発電機の励磁電流
制御装置に関する。

【０００２】

【従来の技術】従来の車両用発電機では、トルクが細い
エンジン低回転時に大きな電気負荷を投入した場合に発
電機の発電量が急増してエンジン負荷が過大となり、エ
ンジンストールが発生するという問題があり、この対策
のために特開昭６３−２０６１２６号公報は、エンジン
低回転時に発電電流の増加率を一定の目標レベル以下に
制限することを開示している。

【０００３】

【発明が解決しようとする課題】しかしながら上記した
公報の技術では、エンジン低回転域における発電電流の
増加率を一定の目標レベル以下とするため、安全率を見
込んでこの目標レベルを比較的小さく設定する場合には
エンジンストール発生は充分抑制できるものの、バッテ
リからの持ち出し電流が大きくなり、バッテリ電圧が低
下するという不具合が生じる。一方、目標レベルを比較
的大きく設定する場合にはバッテリへの負担を軽減でき
るものの、エンジンストールが発生しやすくなる。

【０００４】また他の問題として、エンジン温度が高い
場合には与えられた目標レベルでエンジンストールが生
じない場合でも、エンジン温度が低い場合にはエンジン
ストールが生じる場合があり、この低エンジン温度に対
する安全率を見込んで目標レベルを低く設定すると、上
記と同様にバッテリからの持ち出し電流が大きくなり、
バッテリ電圧が低下するという不具合が生じる。

【０００５】本発明は上記問題点に鑑みなされたもので
あり、バッテリの電圧低下をできるだけ回避しつつエン
ジンストールを良好に抑止可能な車両用発電機の励磁電
流制御装置を提供することを、その目的としている。

【０００６】

【課題を解決するための手段】第１発明の車両用発電機
の励磁電流制御装置は、バッテリ電位を所定値と比較す
る比較手段と、エンジン回転数を検出するエンジン回転
数検出手段と、エンジン低回転域において発電電流の増
加率を目標レベル以下に規制する発電電流増加率規制手
段と、前記比較手段から出力される比較結果及び前記発
電電流増加率規制手段から出力される信号に基づいて車
両用発電機の励磁電流を断続制御するスイッチング手段
とを備え、前記発電電流増加率規制手段は、エンジン低
回転域において前記目標レベルをエンジン回転数に正の
相関をもつ関数値とするものであることを特徴としてい
る。

【０００７】第２発明の車両用発電機の励磁電流制御装
置は、バッテリ電位を所定値と比較する比較手段と、エ
ンジン回転数を検出するエンジン回転数検出手段と、エ
ンジン低回転域において発電電流の増加率を目標レベル
以下に規制する発電電流増加率規制手段と、前記比較手
段から出力される比較結果及び前記発電電流増加率規制
手段から出力される信号に基づいて車両用発電機の励磁
電流を断続制御するスイッチング手段とを備え、エンジ
ン温度を検出するエンジン温度検出手段を備えるととも
に、前記発電電流増加率規制手段は、エンジン低回転域
において前記目標レベルをエンジン温度に正の相関をも
つ関数値とするものであることを特徴としている。

【０００８】

【作用及び発明の効果】第１、第２発明において、比較
手段はバッテリ電位を所定値と比較した比較結果を出力
し、発電電流増加率規制手段はエンジン低回転域におい
て発電電流の増加率を目標レベル以下に規制する信号を
出力する。これら比較結果及び信号に基づいてスイッチ
ング手段が励磁電流を断続制御して発電電流を制御す
る。

【０００９】特に、第１発明の発電電流増加率規制手段
はエンジン低回転域において前記目標レベルをエンジン
回転数に正の相関をもつ関数値とし、また第２発明の発
電電流増加率規制手段はエンジン低回転域において前記
目標レベルをエンジン温度に正の相関をもつ関数値とす
る。エンジンのトルクはエンジン低回転域において、エ
ンジン回転数及びエンジン温度の両方に対して正の相関
をもつので、目標レベルをエンジン回転数又はエンジン
温度に対して正の相関をもつ関数値とすれば、エンジン
低回転域の低回転側において目標レベルを低く設定して
エンジンストール発生を防止した場合でも、発生トルク
が増大するエンジン低回転域の高回転側において目標レ
ベルは高く設定でき、発電電流を増大してバッテリの負
担を軽減することができる。

【００１０】

【実施例】本発明の車両用発電機の励磁電流制御装置の
一実施例を図１を参照して以下説明する。発電機２は車
両用のエンジン（図示せず）駆動の三相全波整流器２２
内蔵の三相交流発電機であって、その低位出力端は接地
され、高位出力端はバッテリ３の＋端子に接続され、ま
た電気負荷スイッチ６の導通により電気負荷５に給電可
能となっている。発電機２には励磁電流制御装置１が付
設されており、励磁電流制御装置１はバッテリ３の端子
電圧を検出する入力端と、発電機２の励磁巻線２０の一
端に接続される出力端とを備え、励磁巻線２０の他端は
発電機２の高位出力端に接続されている。また励磁電流
制御装置１はスイッチ４を通じてバッテリ３から給電さ
れる電源回路１９を内蔵しており、電源回路１９は不図
示の電源ラインを通じて各部に所定の電源電圧を給電し
ている。

【００１１】励磁電流制御装置１の構成を以下に説明す
る。励磁電流制御装置１の入力端と接地ラインとの間に
互いに直列に接続された分圧抵抗Ｒ１、Ｒ２の接続節点
に現れる分圧Ｖｓは比較器（本発明でいう比較手段）１
０により基準電圧Ｖｒと比較され、比較器１０の出力は
ＡＮＤ回路１２に入力される。ＡＮＤ回路１２は比較器
１０の出力と後述のパルス発生回路１５の出力との論理
積出力をエミッタ接地のパワートランジスタ（本発明で
いうスイッチング手段）１１のベースに供給し、パワー
トランジスタ１７のコレクタは励磁電流制御装置１の出
力端を通じて励磁巻線２０に給電される励磁電流を断続
する。ここで、上記パルス発生回路１５からＡＮＤ回路
１２への出力がハイレベル（１）である場合には、通常
の如くパワートランジスタ１７は比較器１０により開閉
制御され、分圧Ｖｓが基準電圧Ｖｒに等しくなるように
パワートランジスタ１７のデューティ比（以下単にデュ
ーティともいう）が決定される。

【００１２】また、励磁電流制御装置１は、デューティ
記憶加算回路１１、パルス発生回路１５、エンジン回転
数検出回路（本発明でいうエンジン回転数検出手段）１
６、基準クロック回路１８を内蔵しており、デューティ
記憶加算回路１１及びパルス発生回路１５は本発明でい
う発電電流増加率規制手段を構成している。エンジン回
転数検出回路１６は、発電機２の三相電機子コイルの所
定相のコイルから入力される単相交流電圧をパルス電圧
に変換するシュミットトリガ回路（図示せず）と、この
パルス電圧を分周する分周回路（図示せず）を内蔵して
おり、この分周パルス電圧（エンジン回転数信号）Ｓｂ
としてデューティ記憶加算回路１１に出力する。

【００１３】基準クロック回路１８はデューティ記憶加
算回路１１、パルス幅発生回路１５に所定周期のクロッ
ク信号を入力する回路である。デュ−ティ記憶加算回路
１１は、ＡＮＤ回路１２の出力を検出することによりパ
ワートランジスタ１７のデューティを入力して記憶し、
記憶するデューティを分周パルス電圧（エンジン回転数
信号）Ｓｂのエッジタイミングでラッチするとともに、
ラッチしたデューティに所定量のデューティを加算し、
加算したデューティをパルス発生回路１５に出力する回
路である。

【００１４】パルス幅発生回路１５は、デューティ記憶
加算回路１１の出力に基づいてそれがラッチするデュー
ティに応じたＯＮ時間を有するパルス信号をＡＮＤ回路
１２に出力する回路である。以下、全体作動について更
に説明する。 （電気負荷投入前）発電機２を通常運転していて電気負
荷５が投入される前において、パルス発生回路１５はＡ
ＮＤ回路１２に加算済みデューティ波形を出力してお
り、比較器１０の出力との論理積をとった結果、パワー
トランジスタ１７は、実質的に比較器１０により断続制
御される。すなわち、デューティ記憶加算回路１１はＡ
ＮＤ回路１２の出力デューティαｏに所定量Δαを加算
してこれをパルス発生回路１５を通じてＡＮＤ回路１２
に出力するが、パルス発生回路１５の出力デューティは
比較器１０の出力デューティαｏより所定量Δαだけ大
きいため、ＡＮＤ回路１２のデューティは比較器１０の
出力デューティαｏに等しくなる。 （電気負荷投入後）電気負荷５を投入すると、バッテリ
３の電圧が低下し、比較器１０の出力は最初、持続して
ハイレベルとなり、その結果、ＡＮＤ回路１２はデュー
ティ記憶加算回路１１の記憶デューティαｏより所定量
Δαだけ大きなデューティαｏ＋Δαを出力し、デュー
ティ記憶加算回路１１はデューティαｏ＋Δαを記憶
し、そして、エンジン回転数検出回路１６の分周パルス
電圧Ｓｂのエッジタイミングでこのデューティαｏ＋Δ
αにΔαを加算してパルス発生回路１５に出力し、パル
ス発生回路１５はデューティαｏ＋２Δαのパルス電圧
をＡＮＤ回路１２を通じて出力し、これを繰り返すこと
により、デューティ記憶加算回路１１の記憶デューティ
及びＡＮＤ回路１２の出力デューティはエンジン回転数
に比例する加算周期（増加率）で増大する。

【００１５】その後、ＡＮＤ回路１２の出力デューティ
増大による発電機２の発電電流増大分が電気負荷５の消
費電流分に等しくなれば、このデューティに等しい一定
デューティのパルス電圧を比較器１０が出力し、デュー
ティ記憶加算回路１１の記憶デューティはこの一定デュ
ーティを記憶し、パワートランジスタはこの一定デュー
ティで断続駆動される。

【００１６】ここで重要なことは、バッテリ電位低下時
（電気負荷投入時）の電流増加率がエンジン回転数に正
の相関（この実施例では正比例）関係をもつことであ
る。但し、この正の相関（この実施例では正比例）関係
は連続的でもよく段階的でもよい。このようにすれば、
エンジントルクが小さくエンジンストールが生じ易いエ
ンジン低回転域の低回転側においてエンジン負荷トルク
の急増を防止してエンジンのそれへの対応を容易とし、
また、エンジントルクが大きく多少のエンジン負荷の増
大ではエンジンストールが生じにくいエンジン低回転域
の高回転側において発電電流の増加率を高めてバッテリ
の負担を軽減することができる。当然、エンジンの中、
高回転域では発電電流の増加率は更に一層、増大し、バ
ッテリの負担は殆ど無視できるようになる。

【００１７】例えば、エンジン回転数検出回路１６の分
周パルス電圧Ｓｂの周波数はエンジン回転数８００ｒｐ
ｍにおいて２５Ｈｚとされる。ここで、Δαを０．０３
とすれば、ＡＮＤ回路１２の出力デューティは１／２５
秒毎に０．０３だけ増大し、デューティ０から１まで
１．３秒かかる。また、５００ｒｐｍでは約１５．６Ｈ
ｚであるので、デューティ０から１まで約２．１秒かか
る。

【００１８】次に、デューティ記憶加算回路１１及びパ
ルス発生回路１５の詳細を図２を参照して説明する。こ
のデューティ記憶加算回路１１は、デューティ記憶回路
１３、デューティ加算ラッチ回路１４からなり、デュー
ティ記憶回路１３が記憶するデューティは所定のラッチ
タイミングでデュ−ティ加算ラッチ回路１４にラッチさ
れる。デューティ加算ラッチ回路１４はラッチしたデュ
ーティに所定のデューティ加算量αを加えて加算済みデ
ューティを形成してそれをパルス幅発生回路１５に出力
する。

【００１９】デュ−ティ記憶回路１３において、入力１
３１はＡＮＤ回路１２の出力であり、入力１３２は基準
クロック回路１８のクロック出力ＣＬ１であり、入力１
３３は基準クロック回路１８のクロック出力ＣＬ２であ
り、クロック出力ＣＬ１は計時用のクロック出力であ
り、クロック出力ＣＬ２はパルス発生回路１５のパルス
周期に等しい周期となっている。デュ−ティ記憶回路１
３の出力１３４はビット数（分解能）に応じて出力本数
が決定され、例えば５ビット（分解能；１／２⁵）の場
合は５出力となる。１３５はＡＮＤ回路で、パワートラ
ンジスタ１７のＯＮ時間をカウントするためのゲートと
して、ＡＮＤ回路１２の出力がハイレベル（１）となっ
ている期間にだけ基準クロック回路１８のクロック出力
ＣＬ１を最下位桁のカウンタ１３６に送り込み、カウン
タ１３６はそれをカウントする。これによりパワートラ
ンジスタ１７のＯＮ時間はカウンタ１３６に計数され
る。ここで、カウンタの数は前述の出力１３４と同様、
５ビットの場合少なくとも５段必要となる。なお、本実
施例では１周期内でのＯＮ時間をカウントする回路構成
としたが、２周期分あるいは４周期分のＯＮ時間の和を
カウントすることもでき、またその平均値を算出して出
力してもよい。例えばカウンタ１３６を１乃至２個追設
して、カウントビット数を１乃至２ビット増加し、上位
ビットを出力すればよい。なお、１３７はＮＡＮＤ回路
であり、各カウンタ１３６の出力１３４が全てハイレベ
ル（１）となった時に、ＡＮＤ回路１３５の出力をロー
レベル（０）にクランプして、カウンタ１３６の作動を
停止させる。

【００２０】カウンタ１３６のリセットは基準クロック
回路１８のクロック出力ＣＬ２をリセット入力１３３と
してＲ端子に入力して行う。なお、クロック出力ＣＬ２
は所定周期（パワートランジスタ１７の断続周期）毎に
１パルス発生するようにしたものである。次に、デュー
ティ加算ラッチ回路１４を説明する。

【００２１】このデューティ加算ラッチ回路１４はデュ
ーティ記憶回路１３のカウンタ１３６の桁数だけ設けら
れたフリップフロップ１４４と、フリップフロップ１４
４の出力に所定値（デューティ加算量Δα）を加算する
加算回路１４５とからなる。各フリップフロップ１４４
のＣＫ端子の入力（以下、ラッチパルス（ＬＰ）入力と
いう）１４１はエンジン回転数検出回路１６から入力さ
れる分周パルス電圧Ｓｂであり、各フリップフロップ１
４４のＤ端子入力１４２はデュ−ティ記憶回路１３の各
カウンタ１３６の各桁出力により個別に構成される。フ
リップフロップ１４４の出力は加算回路１４５でデュー
ティ加算量Δαを加算されて所定本数（デューティ記憶
回路１３の出力本数と同数）の出力１４３を加算済みデ
ューティとして出力する。出力１４３の本数は加算済み
デューティのバイナリ桁数（ビット数）に応じて変更で
きる。

【００２２】このデューティ加算ラッチ回路１４の動作
を説明すると、各フリップフロップ１４４は入力１４１
（Ｓｂ）の周期でデュ−ティ記憶回路１３の出力１３４
の各デ−タをビット毎にラッチする。各フリップフロッ
プ１４４の出力は入力１４１（Ｓｂ）がハイレベル
（１）の間、直前のラッチデ−タを保持している。加算
回路１４５は各フリップフロップ１４４にてラッチされ
たデ−タすなわち直前のデューティにデューティ加算量
Δαを加算して加算済みデューティ１４３として出力す
る。

【００２３】加算回路１４５の一例を図３を参照して説
明する。この加算回路１４５は３ビット（分解能１／２
³ ＝０．１２５）を有しており、０から１００％までの
デューティを８段階に区分された加算済みデューティを
出力する。加算回路１４５の入力１４５１〜１４５３は
フリップフロップ１４４の出力で個別に構成され、入力
１４５３は最上位桁のフリップフロップ１４４の出力が
入力され、入力１４５２はその次の桁のフリップフロッ
プ１４４の出力が入力され、入力１４５１はその次の桁
のフリップフロップ１４４の出力が入力される。入力１
４５１はＮＯＴ回路１４５１で反転されて最下位桁のＯ
Ｒ回路１４５８を通じて最下位桁の出力１４３１とな
り、入力１４５２は下位桁側の半加算器１４５５で入力
１４５１と加算されて、その桁上げしない加算値は次の
桁のＯＲ回路１４５８を通じて中間桁の出力１４３２と
なり、入力１４５３は最上位桁側の半加算器１４５５で
下位桁側の半加算器１４５５のＡＮＤ回路１４５７から
の桁上げ値と加算されて、その桁上げしない加算値は最
上位桁のＯＲ回路１４５８を通じて最上位桁の出力１４
３３となる。半加算器１４５５は周知のようにＥＸＯＲ
回路１４５６及びＡＮＤ回路１４５７からなる。更に、
最上位桁の半加算器１４５５のＡＮＤ回路１４５７から
桁上げが出力される場合は各ＯＲ回路１４５８を通じて
３ビット出力１４３１、１４３２、１４３３として（１
１１）すなわちデューティ１００％を出力する。このよ
うにすれば、３ビット入力１４５１、１４５２、１４５
３にデューティ加算量Δαとして（００１＝デューティ
１２．５％）だけ加算することができる。

【００２４】なお、最上位桁の半加算器１４５５のＡＮ
Ｄ回路１４５７がハイレベル（１）となる（最上位桁の
半加算器１４５５で桁上げ信号が生じる）のは加算回路
１４５の３ビット入力１４５１、１４５２、１４５３が
（１１１＝デューティ１００％）となった場合、すなわ
ちＮＯＴ回路１４５４の出力及び各半加算器１４５５の
ＥＸＯＲ回路１４５６の出力は（０００）となってしま
う場合であるが、この時に最上位桁の半加算器１４５５
の桁上げ値により加算回路１４５の出力を（０００）で
なく（１１１）とする。

【００２５】なお本実施例では加算回路１４５はラッチ
後に加算する構成としたが、当然ラッチ前に加算する構
成（図示せず）としてもよい。又、デュ−ティ記憶回路
１３のカウンタ１３６にプリセット値としてデューティ
加算量Δαを与える構成とすれば加算回路１４５は不要
となる。次にパルス幅発生回路１５を説明する。

【００２６】その入力１５１、１５２はそれぞれ基準ク
ロック回路１８のクロック出力ＣＬ１、ＣＬ２からな
り、入力１５４はデュ−ティ加算ラッチ回路１４の出力
１４３からなり、１５３がパルス幅発生回路１５の出力
として、ＡＮＤ回路１２に送られる。１５５はプリセッ
ト付きのカウンタ、１５６はＡＮＤ回路、１５７はＮＡ
ＮＤ回路、１５８はＮＯＴ回路である。カウンタ１５５
はビット毎に個別に設けられており、デューティ加算ラ
ッチ回路１４の出力１４３すなわち加算済みデューティ
がカウンタ１５５のプリセット端子に入力１５４として
個別にプリセット値として入力され、カウンタ１５５は
入力１５４を基準クロック回路１８の出力ＣＬ１のタイ
ミングで前記プリセット値を初期値としてカウントＵＰ
を開始する。ＮＡＮＤ回路１５７は各カウンタ１５５の
出力Ｑが全てハイレベル（１）となった時に、ＡＮＤ回
路１５６の出力を“０”にクランプして、カウンタ１５
５の作動を停止させる。したがって、カウンタ１５４は
プリセットされた加算済みデューティに相当するバイナ
リ値からカウントを開始するとともに、このカウント期
間の間、ＮＡＮＤ回路１５７はＮＯＴ回路１５８を通じ
てＡＮＤ回路１２にローレベル（０）を出力し、パワー
トランジスタ１７はオフされる。そして、各カウンタ１
５５の出力Ｑが全てハイレベル（１）となれば、カウン
トが停止し、カウンタ１５５の出力は全て１にクランプ
されているので、ＮＡＮＤ回路１５７はＮＯＴ回路１５
８を通じてＡＮＤ回路１２にハイレベル（１）を出力
し、パワートランジスタ１７はオンされる。その後、基
準クロック回路１８からクロック出力ＣＬ２がハイレベ
ル（１）を出力すると、パルス幅発生回路１５の各カウ
ンタ１５５は全てプリセットされ、デューティ記憶回路
１３の各カウンタ１３６もまた全てリセットされる。そ
れ以後、電気負荷に応じた発電量に到達するまでクロッ
ク出力ＣＬ２の周期で前記作動を繰り返す。

【００２７】すなわち、パルス幅発生回路１５は、入力
された加算済みデューティに相当するカウント値がカウ
ンタ１５５にプリセットされた時点からパワートランジ
スタ１７をオフし、更にプリセット値からカウントが開
始されるカウンタ１５５のカウント値が最大値になった
時点でパワートランジスタ１７をオンする。プリセット
がなされる周期（クロック出力ＣＬ２の周期）は一定で
あるので、パワートランジスタ１７のオフ期間が減少
（デューティが徐々に増大）されることとなる。

【００２８】上記実施例では、分周パルス電圧Ｓｂはエ
ンジン回転数に比例するとしたが、その他、エンジン回
転数の指数関数に比例させることもできる。 （実施例２）本発明の他の実施例を図４に基づいて説明
する。この実施例は、図１のエンジン回転数検出回路１
６をシュミットトリガ回路３１及びＦ／Ｖ変換回路３２
に置換し、更にエンジン温度検出回路３３、掛算器３
４、Ｖ／Ｆ変換回路３５を付加したものである。

【００２９】以下、上記変更回路部分の作動を説明す
る。シュミットトリガ回路３１はエンジン回転数に比例
する周波数のパルス電圧を出力し、Ｆ／Ｖ変換回路３２
はこのパルス電圧の周波数に比例するアナログ電圧Ｖ１
を出力する。一方、エンジン温度検出回路３３は例え
ば、エンジン冷却水温を検出するサーミスタ及びその増
幅回路からなり、エンジン冷却水温に比例するアナログ
電圧Ｖ２を出力する。これらアナログ電圧Ｖ１、Ｖ２は
掛算器３４で掛算され、その積出力電圧はマルチバイブ
レータ形式のＶ／Ｆ変換回路３５に入力される。Ｖ／Ｆ
変換回路３５は入力されるアナログ電圧Ｖ１×Ｖ２に比
例する周波数のパルス電圧をデューティ記憶加算回路１
１に出力する。

【００３０】したがって、この実施例では、デューティ
記憶加算回路１１のデューティ増加周期はアナログ電圧
Ｖ１×Ｖ２すなわちエンジン回転数とエンジン冷却水温
とに比例することになる。尚、エンジン温度検出回路３
３はエンジン冷却水温を検出するものに限らず、励磁電
流制御装置内に設けて該装置の温度を検出する等、エン
ジンの温度を間接的に検出するものでもよい。

【００３１】このようにすれば、エンジンが冷たくその
発生トルクが小さい場合には、デューティ増加率を小さ
くして発電電流の急激な増大を抑え、それによりエンジ
ンストールを防止し、更にエンジンが暖まりその発生ト
ルクが大きくなったらデューティ増加率を大きくしてバ
ッテリ３の負担を軽減し、バッテリ３の電圧低下及び寿
命劣化を抑止することができる。

【図面の簡単な説明】

【図１】本発明の励磁電流制御装置の一実施例を示すブ
ロック回路図、

【図２】図１のデューティ記憶加算回路を示す回路図、

【図３】図２の回路の一部を示す回路図、

【図４】他の実施例の励磁電流制御装置を示すブロック
回路図、

【符号の説明】

１…励磁電流制御装置、２…発電機、３…バッテリ、１
６…エンジン回転数検出回路（エンジン回転数検出手
段）、１０…比較回路（比較手段）、１１…デューティ
記憶加算回路（発電電流増加率規制手段）、１５…パル
ス発生回路（発電電流増加率規制手段）、１７…パワー
トランジスタ（スイッチング手段）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−110445（ＪＰ，Ａ) 特開 昭62−23400（ＪＰ，Ａ) 特開 昭56−3539（ＪＰ，Ａ) 特開 平５−227675（ＪＰ，Ａ) 特開 昭63−206126（ＪＰ，Ａ) 特開 平５−316667（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02J 7/16 H02P 9/00 - 9/04

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】バッテリ電位を所定値と比較する比較手段
   と、 エンジン回転数を検出するエンジン回転数検出手段と、 エンジン低回転域において発電電流の増加率を目標レベ
   ル以下に規制する発電電流増加率規制手段と、 前記比較手段から出力される比較結果及び前記発電電流
   増加率規制手段から出力される信号に基づいて車両用発
   電機の励磁電流を断続制御するスイッチング手段と、 を備え、 前記発電電流増加率規制手段は、エンジン低回転域にお
   いて前記目標レベルをエンジン回転数に正の相関をもつ
   関数値とするものであることを特徴とする車両用発電機
   の励磁電流制御装置。
2. 【請求項２】 バッテリ電位を所定値と比較する比較手段
   と、 エンジン回転数を検出するエンジン回転数検出手段と、 エンジン低回転域において発電電流の増加率を目標レベ
   ル以下に規制する発電電流増加率規制手段と、 前記比較手段から出力される比較結果及び前記発電電流
   増加率規制手段から出力される信号に基づいて車両用発
   電機の励磁電流を断続制御するスイッチング手段と、 を備え、 エンジン温度を検出するエンジン温度検出手段を備える
   とともに、前記発電電流増加率規制手段は、エンジン低
   回転域において前記目標レベルをエンジン温度に正の相
   関をもつ関数値とするものであることを特徴とする車両
   用発電機の励磁電流制御装置。