JPH05336096A - フレーム同期信号検出回路 - Google Patents
フレーム同期信号検出回路Info
- Publication number
- JPH05336096A JPH05336096A JP4142552A JP14255292A JPH05336096A JP H05336096 A JPH05336096 A JP H05336096A JP 4142552 A JP4142552 A JP 4142552A JP 14255292 A JP14255292 A JP 14255292A JP H05336096 A JPH05336096 A JP H05336096A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- signal
- output
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】全データを取り込むことなしにフレーム同期信
号の検出を行うことによって検出時間を短くし、且つフ
レーム同期信号が数オクテットにまたがっている場合に
も検出を行うことができる回路を提供することを目的と
している。 【構成】クロック２に同期したイネーブル信号１をシフ
トするシフト回路４と、シフト回路４の反転出力５とイ
ネーブル信号１との積をとるＡＮＤ回路６と、ＡＮＤ回
路６の出力７とデータ３とクロック２とイネーブル信号
１とを入力とし、フレーム同期信号を検出してアラーム
を発生するアラーム検出回路８とからなる。
号の検出を行うことによって検出時間を短くし、且つフ
レーム同期信号が数オクテットにまたがっている場合に
も検出を行うことができる回路を提供することを目的と
している。 【構成】クロック２に同期したイネーブル信号１をシフ
トするシフト回路４と、シフト回路４の反転出力５とイ
ネーブル信号１との積をとるＡＮＤ回路６と、ＡＮＤ回
路６の出力７とデータ３とクロック２とイネーブル信号
１とを入力とし、フレーム同期信号を検出してアラーム
を発生するアラーム検出回路８とからなる。
Description
【０００１】
【産業上の利用分野】本発明はフレーム同期信号検出回
路に関し、特に送信装置から受信装置へデータをフレー
ム単位で送信するデータ通信のフレーム同期信号検出回
路に関する。
路に関し、特に送信装置から受信装置へデータをフレー
ム単位で送信するデータ通信のフレーム同期信号検出回
路に関する。
【０００２】
【従来の技術】図４はフレーム単位で送信されるデータ
通信におけるデータ構成の一例を示す図である。
通信におけるデータ構成の一例を示す図である。
【０００３】図４において、１フレームは１０オクテッ
トから成り、１オクテットは８ビットで構成される。デ
ータの始まりを表すフレーム同期信号は１番目のオクテ
ットで表され、８ビット全てが“０”に符号化されてい
る。
トから成り、１オクテットは８ビットで構成される。デ
ータの始まりを表すフレーム同期信号は１番目のオクテ
ットで表され、８ビット全てが“０”に符号化されてい
る。
【０００４】従来のデータ通信のフレーム同期信号検出
回路は、図５に示すように、クロック２と、クロック２
に同期したデータ３とイネーブル信号１とを入力とし
て、パラレルのデータ１１を出力するシリアル／パラレ
ル変換回路１０と、データ１１を記憶するメモリ１２
と、メモリ１２内のデータを検索するＣＰＵ１３とを有
して構成している。
回路は、図５に示すように、クロック２と、クロック２
に同期したデータ３とイネーブル信号１とを入力とし
て、パラレルのデータ１１を出力するシリアル／パラレ
ル変換回路１０と、データ１１を記憶するメモリ１２
と、メモリ１２内のデータを検索するＣＰＵ１３とを有
して構成している。
【０００５】この従来のフレーム同期信号検出回路は、
クロック２に同期してシリアルに入力される複数のフレ
ームから成る全てのデータ３を、イネーブル信号１がト
リガとなりシリアル／パラレル変換回路１０にてパラレ
ルのデータ１１に変換した後メモリ１２に記憶し、ＣＰ
Ｕ１３を用いてソフトウェアでフレーム同期信号の検出
を行っていた。
クロック２に同期してシリアルに入力される複数のフレ
ームから成る全てのデータ３を、イネーブル信号１がト
リガとなりシリアル／パラレル変換回路１０にてパラレ
ルのデータ１１に変換した後メモリ１２に記憶し、ＣＰ
Ｕ１３を用いてソフトウェアでフレーム同期信号の検出
を行っていた。
【０００６】
【発明が解決しようとする課題】この従来のフレーム同
期信号検出回路では、一度複数のフレームから成る全て
のデータを取り込んで、シリアル／パラレル変換回路に
てシリアルのデータをパラレルのデータに変換した後メ
モリに記憶し、ＣＰＵを用いてソフトウェアで取り込ん
だデータの中から８ビットが全て“０”である１番目の
オクテットの検出を行っているので、フレーム同期信号
の検出は全データを取り込むまで行えず、検出に時間が
かかるという問題点があった。
期信号検出回路では、一度複数のフレームから成る全て
のデータを取り込んで、シリアル／パラレル変換回路に
てシリアルのデータをパラレルのデータに変換した後メ
モリに記憶し、ＣＰＵを用いてソフトウェアで取り込ん
だデータの中から８ビットが全て“０”である１番目の
オクテットの検出を行っているので、フレーム同期信号
の検出は全データを取り込むまで行えず、検出に時間が
かかるという問題点があった。
【０００７】本発明は、全データを取り込むことなしに
１フレーム内でフレーム同期信号の検出を行うことによ
って検出時間を短くし、且つフレーム同期信号が数オク
テットにまたがっても検出を行うことができるフレーム
同期信号検出回路を提供することを目的としている。
１フレーム内でフレーム同期信号の検出を行うことによ
って検出時間を短くし、且つフレーム同期信号が数オク
テットにまたがっても検出を行うことができるフレーム
同期信号検出回路を提供することを目的としている。
【０００８】
【課題を解決するための手段】本発明のフレーム同期信
号検出回路は、データをフレーム単位で送信するデータ
通信におけるフレーム同期信号検出回路において、クロ
ックに同期したイネーブル信号をシフトするシフト回路
と、前記シフト回路の反転出力と前記イネーブル信号と
を入力とするＡＮＤ回路と、前記クロックと前記イネー
ブル信号とに同期した前記データと前記ＡＮＤ回路の出
力と前記イネーブル信号とを入力として、フレーム同期
信号が検出されないときデータの再送を促すアラーム信
号を出力するアラーム検出回路とを有している。
号検出回路は、データをフレーム単位で送信するデータ
通信におけるフレーム同期信号検出回路において、クロ
ックに同期したイネーブル信号をシフトするシフト回路
と、前記シフト回路の反転出力と前記イネーブル信号と
を入力とするＡＮＤ回路と、前記クロックと前記イネー
ブル信号とに同期した前記データと前記ＡＮＤ回路の出
力と前記イネーブル信号とを入力として、フレーム同期
信号が検出されないときデータの再送を促すアラーム信
号を出力するアラーム検出回路とを有している。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を示すブロック図
である。
である。
【００１１】図１において、本実施例はクロック２に同
期したイネーブル信号１をシフトするシフト回路４と、
シフト回路４の反転出力５とイネーブル信号１とを入力
とするＡＮＤ回路６と、クロック２とイネーブル信号１
とに同期したデータ３とＡＮＤ回路６の出力７とイネー
ブル信号１とを入力として、フレーム同期信号が検出さ
れないときデータの再送を促すアラーム信号７を出力す
るアラーム検出回路８とを有して構成されている。
期したイネーブル信号１をシフトするシフト回路４と、
シフト回路４の反転出力５とイネーブル信号１とを入力
とするＡＮＤ回路６と、クロック２とイネーブル信号１
とに同期したデータ３とＡＮＤ回路６の出力７とイネー
ブル信号１とを入力として、フレーム同期信号が検出さ
れないときデータの再送を促すアラーム信号７を出力す
るアラーム検出回路８とを有して構成されている。
【００１２】次に、本実施例の動作について説明する。
【００１３】クロック２に同期したイネーブル信号１が
シフト回路４で８ビットシフトされ、その反転出力５と
イネーブル信号１とがＡＮＤ回路６に入力される。イネ
ーブル信号１は“１”でデータがあることを表すため、
ＡＮＤ出力７は先頭から８ビット分だけ“１”となる。
ＡＮＤ出力７とクロック２とデータ３とがアラーム検出
回路８に入力され、フレーム同期信号の有無の検出が行
われる。
シフト回路４で８ビットシフトされ、その反転出力５と
イネーブル信号１とがＡＮＤ回路６に入力される。イネ
ーブル信号１は“１”でデータがあることを表すため、
ＡＮＤ出力７は先頭から８ビット分だけ“１”となる。
ＡＮＤ出力７とクロック２とデータ３とがアラーム検出
回路８に入力され、フレーム同期信号の有無の検出が行
われる。
【００１４】図２は、本実施例におけるアラーム検出回
路の内部のブロック図である。また、図３は図２に示す
アラーム検出回路の各部の信号の波形を示し、特にフレ
ーム同期信号の３ビット目が誤っている場合の各部の波
形を示す図である。
路の内部のブロック図である。また、図３は図２に示す
アラーム検出回路の各部の信号の波形を示し、特にフレ
ーム同期信号の３ビット目が誤っている場合の各部の波
形を示す図である。
【００１５】次に、本実施例におけるアラーム検出回路
の動作を図１〜図３を用いて説明する。
の動作を図１〜図３を用いて説明する。
【００１６】データ３とＡＮＤ出力７がＡＮＤ回路１５
に入力され、ＡＮＤ出力１７を生じる。１番目のオクテ
ットのあるビットが“１”であるようなフレーム同期信
号に誤りがある場合、そこで“１”が出力される。ＡＮ
Ｄ出力７とクロック２がＡＮＤ回路１６に入力され、先
頭から８ビット分だけクロックが発生するＡＮＤ出力１
８を生じる。ＡＮＤ出力１７とＡＮＤ出力１８とがＡＮ
Ｄ回路１９に入力され、フレーム同期信号が誤っている
ところのみクロックが発生するＡＮＤ出力２０を出力す
る。
に入力され、ＡＮＤ出力１７を生じる。１番目のオクテ
ットのあるビットが“１”であるようなフレーム同期信
号に誤りがある場合、そこで“１”が出力される。ＡＮ
Ｄ出力７とクロック２がＡＮＤ回路１６に入力され、先
頭から８ビット分だけクロックが発生するＡＮＤ出力１
８を生じる。ＡＮＤ出力１７とＡＮＤ出力１８とがＡＮ
Ｄ回路１９に入力され、フレーム同期信号が誤っている
ところのみクロックが発生するＡＮＤ出力２０を出力す
る。
【００１７】イネーブル信号１が“１”の間だけ動作
し、ＡＮＤ出力１７とＡＮＤ出力２０を入力とするＤ−
フリップフロップ回路２１でラッチしてやることによ
り、フレーム同期信号が誤っている場合に“１”を出力
するアラーム信号９を生じる。アラーム信号９が“０”
の時は、フレーム同期信号が正常に検出されたことが分
かる。
し、ＡＮＤ出力１７とＡＮＤ出力２０を入力とするＤ−
フリップフロップ回路２１でラッチしてやることによ
り、フレーム同期信号が誤っている場合に“１”を出力
するアラーム信号９を生じる。アラーム信号９が“０”
の時は、フレーム同期信号が正常に検出されたことが分
かる。
【００１８】
【発明の効果】以上説明したように本発明は、クロック
に同期したイネーブル信号をシフトするシフト回路と、
シフト回路の反転出力とイネーブル信号とを入力とする
ＡＮＤ回路と、クロックとイネーブル信号とに同期した
データとＡＮＤ回路の出力とイネーブル信号とを入力と
して、フレーム同期信号が検出されないときデータの再
送を促すアラーム信号を出力するアラーム検出回路とを
有して構成することにより、複数のフレームから成る全
データを一度メモリに取り込み、フレーム同期信号の検
出をソフトウェアで行っていた従来の回路に比べ、簡単
な論理回路構成でフレーム同期信号の検出を行うことが
でき、しかも１フレーム内で検出を行うため検出時間を
従来より短くすることができる効果がある。また、シフ
ト回路のシフト数を増やすことによって、ＡＮＤ回路の
出力の“１”を出力する区間が長くなり、フレーム同期
信号が複数のオクテットで表されている場合にも検出を
行うことができる効果がある。
に同期したイネーブル信号をシフトするシフト回路と、
シフト回路の反転出力とイネーブル信号とを入力とする
ＡＮＤ回路と、クロックとイネーブル信号とに同期した
データとＡＮＤ回路の出力とイネーブル信号とを入力と
して、フレーム同期信号が検出されないときデータの再
送を促すアラーム信号を出力するアラーム検出回路とを
有して構成することにより、複数のフレームから成る全
データを一度メモリに取り込み、フレーム同期信号の検
出をソフトウェアで行っていた従来の回路に比べ、簡単
な論理回路構成でフレーム同期信号の検出を行うことが
でき、しかも１フレーム内で検出を行うため検出時間を
従来より短くすることができる効果がある。また、シフ
ト回路のシフト数を増やすことによって、ＡＮＤ回路の
出力の“１”を出力する区間が長くなり、フレーム同期
信号が複数のオクテットで表されている場合にも検出を
行うことができる効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例におけるアラーム検出回路を示すブロ
ック図である。
ック図である。
【図３】図２に示すアラーム検出回路の各部の信号を示
す波形でフレーム同期信号の３ビット目が誤っている場
合を示す図である。
す波形でフレーム同期信号の３ビット目が誤っている場
合を示す図である。
【図４】データ通信におけるデータ構成の一例を示す図
である。
である。
【図５】従来のフレーム同期信号検出回路の一例を示す
ブロック図である。
ブロック図である。
１ イネーブル信号 ２ クロック ３，１１ データ ４ シフト回路 ５ 反転出力 ６，１５，１６，１９ ＡＮＤ回路 ７，１７，１８，２０ ＡＮＤ出力 ８ アラーム検出回路 ９ アラーム信号 １０ シリアル／パラレル変換回路 １２ メモリ １３ ＣＰＵ ２１ Ｄ−フリップフロップ回路
Claims (1)
- 【請求項１】 データをフレーム単位で送信するデータ
通信におけるフレーム同期信号検出回路において、クロ
ックに同期したイネーブル信号をシフトするシフト回路
と、前記シフト回路の反転出力と前記イネーブル信号と
を入力とするＡＮＤ回路と、前記クロックと前記イネー
ブル信号とに同期した前記データと前記ＡＮＤ回路の出
力と前記イネーブル信号とを入力として、フレーム同期
信号が検出されないときデータの再送を促すアラーム信
号を出力するアラーム検出回路とを有して構成されるこ
とを特徴とするフレーム同期信号検出回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142552A JPH05336096A (ja) | 1992-06-03 | 1992-06-03 | フレーム同期信号検出回路 |
| EP98201740A EP0880248A1 (en) | 1991-08-30 | 1992-08-28 | Circuit for detecting synchronizing signal in frame synchronization data transmission |
| EP92307835A EP0530030B1 (en) | 1991-08-30 | 1992-08-28 | Circuit for detecting a synchronizing signal in frame synchronized data transmission |
| DE69227867T DE69227867T2 (de) | 1991-08-30 | 1992-08-28 | Schaltungsanordnung zur Detektion eines Synchronisationssignals in einer Datenübertragung mit Rahmensynchronisation |
| US07/938,411 US5367543A (en) | 1991-08-30 | 1992-08-31 | Circuit for detecting synchronizing signal in frame synchronization data transmission |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142552A JPH05336096A (ja) | 1992-06-03 | 1992-06-03 | フレーム同期信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05336096A true JPH05336096A (ja) | 1993-12-17 |
Family
ID=15318005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4142552A Withdrawn JPH05336096A (ja) | 1991-08-30 | 1992-06-03 | フレーム同期信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05336096A (ja) |
-
1992
- 1992-06-03 JP JP4142552A patent/JPH05336096A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1329835C (en) | Word synchronization system | |
| JPH05336096A (ja) | フレーム同期信号検出回路 | |
| JP2715953B2 (ja) | 同期回路 | |
| JP3157536B2 (ja) | マルチフレーム検出回路 | |
| JP2655624B2 (ja) | フレ−ム同期検出回路 | |
| JP2001177583A (ja) | 非同期シリアルデータ通信方法 | |
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| JPH1028146A (ja) | 符号誤り訂正装置 | |
| JP2001127744A (ja) | 調歩同期式データ通信装置、及び調歩同期式データ通信方法 | |
| JP2002247143A (ja) | Ｐｎパターンジェネレータのビットエラー挿入回路 | |
| JPH0637743A (ja) | 直列データ受信装置 | |
| JPH01309431A (ja) | フレーム同期装置 | |
| JP3120594B2 (ja) | 同期信号検出装置 | |
| JPS5836865B2 (ja) | デ−タ伝送方式及びその受信回路 | |
| JPH065832B2 (ja) | 受信同期回路 | |
| JPH05207003A (ja) | フレーム同期信号検出回路 | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| JP2001274850A (ja) | バイフェーズデータエラー検出回路 | |
| JP2000188591A (ja) | 受信データ誤り検出回路 | |
| JPH0357332A (ja) | フレーム同期回路 | |
| JPH0779320B2 (ja) | コントロ−ル信号抽出回路 | |
| JPS61158232A (ja) | 逐次的プリアンブル信号検出回路 | |
| JPS5824982B2 (ja) | 情報信号の受信装置 | |
| JPH09139734A (ja) | フレーム同期回路 | |
| JPH0595387A (ja) | 回線監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |