JPH05335536A - 画像装置 - Google Patents
画像装置Info
- Publication number
- JPH05335536A JPH05335536A JP16391792A JP16391792A JPH05335536A JP H05335536 A JPH05335536 A JP H05335536A JP 16391792 A JP16391792 A JP 16391792A JP 16391792 A JP16391792 A JP 16391792A JP H05335536 A JPH05335536 A JP H05335536A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- chip
- light emitting
- pad
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 ＬＥＤヘッドのＬＥＤチップを小型化し、ヘ
ッドを低価格化する。 【構成】 ＬＥＤチップ２のボンディングパッド１０，
１２を２列に配置すると共に、パッド１０，１２を円形
や台形状等として、パッド１０，１２間の対角方向の突
起を無くし、チップ２を小型化する。
ッドを低価格化する。 【構成】 ＬＥＤチップ２のボンディングパッド１０，
１２を２列に配置すると共に、パッド１０，１２を円形
や台形状等として、パッド１０，１２間の対角方向の突
起を無くし、チップ２を小型化する。
Description
【０００１】
【発明の利用分野】この発明は、画像チップを用いた画
像装置に関し、特に画像チップの小型化に関する。この
発明の画像装置は、例えばＬＥＤヘッドやＣＣＤイメー
ジセンサ等に用いれば好適なものである。
像装置に関し、特に画像チップの小型化に関する。この
発明の画像装置は、例えばＬＥＤヘッドやＣＣＤイメー
ジセンサ等に用いれば好適なものである。
【０００２】
【従来技術】図７に、ＬＥＤヘッドを用いた従来例のＬ
ＥＤチップを示す。このＬＥＤチップ０１では、発光部
０２を例えば３００ＤＰＩの解像度で配置し、電極０３
を接続する。電極０３の端部には、ボンディングパッド
０４，０５を２列に設ける。各部分のサイズを示すと、
発光部０２のピッチは解像度が３００ＤＰＩであること
から８４.６μｍ，発光部０２の長さＬ2は例えば６０μ
ｍ，幅Ｄは５０μｍ，パッド０４，０５は１１０×１１
０μｍで、長さＬ4，Ｌ6は共に１１０μｍである。この
チップ０１では１０μｍルールを用い、最小線幅の電極
０３が１０μｍ幅で、配線間や発光部とパッドとのクリ
アランスには少なくとも２０μｍを用いる。例えば発光
部０２の上方のクリアランスＬ1は３０μｍ、発光部０
２とパッド０５とのクリアランスＬ3は４０μｍ、パッ
ド０４，０５間のクリアランスは２０μｍ、パッド０４
とチップ０１の下端とのクリアランスＬ7は３０μｍで
ある。この結果、チップ０１の幅Ｌは４００μｍとな
る。
ＥＤチップを示す。このＬＥＤチップ０１では、発光部
０２を例えば３００ＤＰＩの解像度で配置し、電極０３
を接続する。電極０３の端部には、ボンディングパッド
０４，０５を２列に設ける。各部分のサイズを示すと、
発光部０２のピッチは解像度が３００ＤＰＩであること
から８４.６μｍ，発光部０２の長さＬ2は例えば６０μ
ｍ，幅Ｄは５０μｍ，パッド０４，０５は１１０×１１
０μｍで、長さＬ4，Ｌ6は共に１１０μｍである。この
チップ０１では１０μｍルールを用い、最小線幅の電極
０３が１０μｍ幅で、配線間や発光部とパッドとのクリ
アランスには少なくとも２０μｍを用いる。例えば発光
部０２の上方のクリアランスＬ1は３０μｍ、発光部０
２とパッド０５とのクリアランスＬ3は４０μｍ、パッ
ド０４，０５間のクリアランスは２０μｍ、パッド０４
とチップ０１の下端とのクリアランスＬ7は３０μｍで
ある。この結果、チップ０１の幅Ｌは４００μｍとな
る。
【０００３】図７から明らかなように、チップ０１の面
積はパッド０４，０５で定まっている。例えば幅４００
μｍのチップ０１に対し、発光部０２の長さＬ2は６０
μｍで、パッド０４，０５の長さＬ4，Ｌ6は各１１０μ
ｍ、これらの間のクリアランスＬ5は２０μｍである。
パッド０４，０５が占める長さにクリアランスＬ5を加
えると、パッド部が占める長さは全体で２４０μｍとな
る。これは発光部０２の長さの４倍で、いかにも非効率
である。周知のように画像チップは高価であり、画像装
置で最大のコストを占める。そして画像チップのコスト
は、チップ面積にほぼ比例する。図７のような従来例の
配置は、ボンディングパッド０４，０５に大きなチップ
面積を割いており、ボンディングの信頼性を低下させず
に、この面積を縮小することが重要となる。
積はパッド０４，０５で定まっている。例えば幅４００
μｍのチップ０１に対し、発光部０２の長さＬ2は６０
μｍで、パッド０４，０５の長さＬ4，Ｌ6は各１１０μ
ｍ、これらの間のクリアランスＬ5は２０μｍである。
パッド０４，０５が占める長さにクリアランスＬ5を加
えると、パッド部が占める長さは全体で２４０μｍとな
る。これは発光部０２の長さの４倍で、いかにも非効率
である。周知のように画像チップは高価であり、画像装
置で最大のコストを占める。そして画像チップのコスト
は、チップ面積にほぼ比例する。図７のような従来例の
配置は、ボンディングパッド０４，０５に大きなチップ
面積を割いており、ボンディングの信頼性を低下させず
に、この面積を縮小することが重要となる。
【０００４】ここで関連する先行技術を示すと、特開平
３−１５３，３７２号公報は、フリップチップ接続の画
像装置について、半田バンプを円形にしている。しかし
この公報では、バンプ−バンプ間のクリアランスは大き
く、チップの小型化を意図していない。
３−１５３，３７２号公報は、フリップチップ接続の画
像装置について、半田バンプを円形にしている。しかし
この公報では、バンプ−バンプ間のクリアランスは大き
く、チップの小型化を意図していない。
【０００５】実開昭６０−９９，５３６号公報では、ボ
ンディング用のワイヤ相互のショートを防止するため、
ワイヤの１本置きに太いワイヤと細いワイヤとを用いて
いる。
ンディング用のワイヤ相互のショートを防止するため、
ワイヤの１本置きに太いワイヤと細いワイヤとを用いて
いる。
【０００６】特開平２−１３０，１５８号公報や、実開
平２−１３７，２４８号公報は、サーマルヘッドの駆動
ＩＣと基板とのワイヤボンディングを開示している。こ
れらの公報では、基板上のボンディングパッドの形状を
検討し、ワイヤ線と基板上のパッドとの短絡防止を図っ
ている。
平２−１３７，２４８号公報は、サーマルヘッドの駆動
ＩＣと基板とのワイヤボンディングを開示している。こ
れらの公報では、基板上のボンディングパッドの形状を
検討し、ワイヤ線と基板上のパッドとの短絡防止を図っ
ている。
【０００７】
【発明の課題】この発明の課題は、画像装置に用いる画
像チップのサイズを小型化し、画像装置のコストを低下
させることにある。
像チップのサイズを小型化し、画像装置のコストを低下
させることにある。
【０００８】
【発明の構成】この発明の画像装置は、画像素子と画像
素子に接続した電極と電極の一端部に設けたボンディン
グパッドとを多数設けた画像チップを基板上に配置し、
基板上の電極と前記のボンディングパッドとを接続した
画像装置において、前記のボンディングパッドを２列に
配置するとともに、ボンディングパッドとボンディング
パッド間の対角には突出部を設けないようにし、かつボ
ンディングパッドとボンディングパッド間の最小間隔を
３０μｍ以下としたことを特徴とする。
素子に接続した電極と電極の一端部に設けたボンディン
グパッドとを多数設けた画像チップを基板上に配置し、
基板上の電極と前記のボンディングパッドとを接続した
画像装置において、前記のボンディングパッドを２列に
配置するとともに、ボンディングパッドとボンディング
パッド間の対角には突出部を設けないようにし、かつボ
ンディングパッドとボンディングパッド間の最小間隔を
３０μｍ以下としたことを特徴とする。
【０００９】
【発明の作用】この発明では、ボンディングパッドのパ
ッド−パッド間の対角に、突出部を設けないようにす
る。このために例えば、パッドを円形や楕円形等の角の
無い形状にする、あるいはパッドの対角部を切り落とし
た台形や三角形等の形状とし、対角部で２つのパッドの
辺がほぼ平行になるようにする。パッドがチップで大き
な面積を占めるのは、対角部の角と角とが近接するから
で、対角部に角が無ければ、即ち対角部でパッドに突出
部が無ければ、パッドとパッドとを接近させ、チップを
小型化することができる。対角部に突出部が無いという
のは、パッドを円形や楕円形、あるいは台形，三角形に
することに限らず、対角部でパッドに突起が無く、突起
を除いた分だけパッドとパッドとを密接して配置できる
ものであれば良い。パッド−パッド間の近接部の最小間
隔は３０μｍ以下、好ましくは２５μｍ以下、更に好ま
しくは２０μｍ以下とし、単に対角部の突出部を除くだ
けでなく、実際にチップを小型化する。
ッド−パッド間の対角に、突出部を設けないようにす
る。このために例えば、パッドを円形や楕円形等の角の
無い形状にする、あるいはパッドの対角部を切り落とし
た台形や三角形等の形状とし、対角部で２つのパッドの
辺がほぼ平行になるようにする。パッドがチップで大き
な面積を占めるのは、対角部の角と角とが近接するから
で、対角部に角が無ければ、即ち対角部でパッドに突出
部が無ければ、パッドとパッドとを接近させ、チップを
小型化することができる。対角部に突出部が無いという
のは、パッドを円形や楕円形、あるいは台形，三角形に
することに限らず、対角部でパッドに突起が無く、突起
を除いた分だけパッドとパッドとを密接して配置できる
ものであれば良い。パッド−パッド間の近接部の最小間
隔は３０μｍ以下、好ましくは２５μｍ以下、更に好ま
しくは２０μｍ以下とし、単に対角部の突出部を除くだ
けでなく、実際にチップを小型化する。
【００１０】この発明の画像装置は、ＬＥＤヘッドに限
らず、例えばＭＯＳ受光素子を集積化した受光素子チッ
プを用いたイメージセンサ等に適用できる。
らず、例えばＭＯＳ受光素子を集積化した受光素子チッ
プを用いたイメージセンサ等に適用できる。
【００１１】
【実施例】図１〜図３に、ＬＥＤヘッドを例に実施例を
示す。また用いるＬＥＤチップでの寸法は、解像度３０
０ＤＰＩを基準として示し、解像度を４００ＤＰＩ等に
増す場合、各寸法をそれに応じて縮小すれば良い。更に
チップでのパターンは最小線幅を１０μｍ，クリアラン
スを最小２０μｍの１０μｍルールとする。より高解像
度のチップが必要な場合には、例えば５μｍルール等を
用い、発光部や電極、パッド等を縮小する。
示す。また用いるＬＥＤチップでの寸法は、解像度３０
０ＤＰＩを基準として示し、解像度を４００ＤＰＩ等に
増す場合、各寸法をそれに応じて縮小すれば良い。更に
チップでのパターンは最小線幅を１０μｍ，クリアラン
スを最小２０μｍの１０μｍルールとする。より高解像
度のチップが必要な場合には、例えば５μｍルール等を
用い、発光部や電極、パッド等を縮小する。
【００１２】図１において、２はＧａＡｓ基板等を用い
たＬＥＤチップで、４は発光部、６，８は発光部４の上
下の端部を右側に延長した補助発光部で、好ましくは発
光部４の上下のラインからはみ出さないように、かつ発
光部４の上下の端を占めるように配置する。この明細書
で上下とは、図の上下方向を基準とし、チップ２の短片
方向を意味する。１０，１２はボンディングパッドで、
２列に配置し、特に限定するものではないがワイヤボン
ディング用のパッドとする。１４は電極である。なお製
造上は、電極１４もパッド１０，１２も同じ材料であ
り、電極パターンの内で特にワイヤボンディングに用い
る部分をパッド１０，１２と呼ぶ。パッド１０，１２を
２列に配置するのは、発光部４を３００ＤＰＩで８４.
６μｍピッチに配置するため必然的で、パッド１０，１
２に少なくとも８０μｍ程度の直径が必要なため、２列
に配置する。解像度の点だけからすればパッドを３列に
配置しても良いが、これではチップ２の長さｌが増加す
るため、２列に配置する。
たＬＥＤチップで、４は発光部、６，８は発光部４の上
下の端部を右側に延長した補助発光部で、好ましくは発
光部４の上下のラインからはみ出さないように、かつ発
光部４の上下の端を占めるように配置する。この明細書
で上下とは、図の上下方向を基準とし、チップ２の短片
方向を意味する。１０，１２はボンディングパッドで、
２列に配置し、特に限定するものではないがワイヤボン
ディング用のパッドとする。１４は電極である。なお製
造上は、電極１４もパッド１０，１２も同じ材料であ
り、電極パターンの内で特にワイヤボンディングに用い
る部分をパッド１０，１２と呼ぶ。パッド１０，１２を
２列に配置するのは、発光部４を３００ＤＰＩで８４.
６μｍピッチに配置するため必然的で、パッド１０，１
２に少なくとも８０μｍ程度の直径が必要なため、２列
に配置する。解像度の点だけからすればパッドを３列に
配置しても良いが、これではチップ２の長さｌが増加す
るため、２列に配置する。
【００１３】各部の寸法を示す。電極１４は発光部４を
ブリッジ状に貫通せず、電極１４の上端を発光部４の上
端に揃えることにより、発光部４とチップ２の上端のク
リアランスｌ1を従来例の３０μｍから２５μｍに縮小
した。電極１４は、発光部４をブリッジ状に貫通させて
も良い。発光部４の長さｌ2は、従来例の６０μｍから
５０μｍに縮小し、このため補助発光部６，８を設け
た。補助発光部６，８の大きさは、一片が各１０〜１５
μｍ程度、（面積が各１００〜２２５μｍ2程度）が好
ましい。従来例で発光部０２を縦長に配置するのは、印
画時の副走査方向に１ラインシフトした際に、１ライン
前と後とで露光の時間間隔が長く、光の重ね合わせの効
果が低いからである。そこで副走査方向での光の重ね合
わせを強調するために、特に発光部４の上下両端での光
を強めるために補助発光部６，８を設けた。
ブリッジ状に貫通せず、電極１４の上端を発光部４の上
端に揃えることにより、発光部４とチップ２の上端のク
リアランスｌ1を従来例の３０μｍから２５μｍに縮小
した。電極１４は、発光部４をブリッジ状に貫通させて
も良い。発光部４の長さｌ2は、従来例の６０μｍから
５０μｍに縮小し、このため補助発光部６，８を設け
た。補助発光部６，８の大きさは、一片が各１０〜１５
μｍ程度、（面積が各１００〜２２５μｍ2程度）が好
ましい。従来例で発光部０２を縦長に配置するのは、印
画時の副走査方向に１ラインシフトした際に、１ライン
前と後とで露光の時間間隔が長く、光の重ね合わせの効
果が低いからである。そこで副走査方向での光の重ね合
わせを強調するために、特に発光部４の上下両端での光
を強めるために補助発光部６，８を設けた。
【００１４】補助発光部は、図２の補助発光部２０，２
１，２２，２３のように、発光部４の上下左右の４端に
設けても良い。しかし図２の配置では、補助発光部２
０，２１，２２，２３の上下が発光部４の上下のライン
よりも外にあり、チップ２の小型化に余り寄与しない。
そこでこのような場合、例えば図３の補助発光部３０，
３１，３２，３３のように、補助発光部３０，３１，３
２，３３の上下を発光部４の上下と揃えるのが好まし
い。なお補助発光部の形状は４角形に限らず任意で、発
光部４の上端あるいは下端での発光を強調できるもので
あれば良い。例えば発光部の側面を内側に入り込んだ楕
円形等とし、中央で発光部の幅を縮めても良い。
１，２２，２３のように、発光部４の上下左右の４端に
設けても良い。しかし図２の配置では、補助発光部２
０，２１，２２，２３の上下が発光部４の上下のライン
よりも外にあり、チップ２の小型化に余り寄与しない。
そこでこのような場合、例えば図３の補助発光部３０，
３１，３２，３３のように、補助発光部３０，３１，３
２，３３の上下を発光部４の上下と揃えるのが好まし
い。なお補助発光部の形状は４角形に限らず任意で、発
光部４の上端あるいは下端での発光を強調できるもので
あれば良い。例えば発光部の側面を内側に入り込んだ楕
円形等とし、中央で発光部の幅を縮めても良い。
【００１５】発光部４の配列ピッチＰは、解像度を３０
０ＤＰＩとしたことから８４.６μｍ、発光部４の幅ｄ
（補助発光部６，８を除いた部分の幅）は例えば４０〜
５０μｍとする。パッド１２と発光部４のクリアランス
ｌ3は例えば２５μｍと、従来例よりも１５μｍ短縮
し、パッド１０，１２は直径が１１０μｍの円形（半径
ｒが５５μｍ）とした。さらにパッド１０，１２間の対
角方向の最小間隔ｌ5を従来例と同じ２０μｍとした。
実施例では、パッド１０，１２を円形としたため、パッ
ドの直径を従来例と同じ１１０μｍ、クリアランスｌ5
を従来例と同じ２０μｍとしているにもかかわらず、図
の上下方向でのパッド１０，１２の中心間の長さは、１
３０÷１.４１４の９２μｍで、従来例の１３０μｍに
比べ、３８μｍ縮小している。またパッド１０とチップ
２の下端とのクリアランスｌ7を３０μｍから２５μｍ
に縮小し、５μｍ短縮した。合計のチップ２の長さｌの
縮小幅は、 ５＋１０＋１５＋３８＋５ の約７３μｍ
である。チップ２の長手方向には縮小が不可能なので、
これはチップ２の面積を１８％縮小することに相当す
る。
０ＤＰＩとしたことから８４.６μｍ、発光部４の幅ｄ
（補助発光部６，８を除いた部分の幅）は例えば４０〜
５０μｍとする。パッド１２と発光部４のクリアランス
ｌ3は例えば２５μｍと、従来例よりも１５μｍ短縮
し、パッド１０，１２は直径が１１０μｍの円形（半径
ｒが５５μｍ）とした。さらにパッド１０，１２間の対
角方向の最小間隔ｌ5を従来例と同じ２０μｍとした。
実施例では、パッド１０，１２を円形としたため、パッ
ドの直径を従来例と同じ１１０μｍ、クリアランスｌ5
を従来例と同じ２０μｍとしているにもかかわらず、図
の上下方向でのパッド１０，１２の中心間の長さは、１
３０÷１.４１４の９２μｍで、従来例の１３０μｍに
比べ、３８μｍ縮小している。またパッド１０とチップ
２の下端とのクリアランスｌ7を３０μｍから２５μｍ
に縮小し、５μｍ短縮した。合計のチップ２の長さｌの
縮小幅は、 ５＋１０＋１５＋３８＋５ の約７３μｍ
である。チップ２の長手方向には縮小が不可能なので、
これはチップ２の面積を１８％縮小することに相当す
る。
【００１６】このようにしても、画像装置の性能や信頼
性には影響しない。最も重要なのはパッドを正方形のパ
ッド０４，０５から円形のパッド１０，１２に変えた点
である。正方形のパッド０４，０５の４隅の頂点の部分
は、元々ワイヤボンディングでは用いない。この部分に
ワイヤ線をボンディングすると、ショートの原因とな
る。そこでパッドを正方形から円形にしても、ボンディ
ング性能には影響しない。次に実施例でも、パッド１
０，１２の直径には従来例の正方形の１辺と同じ１１０
μｍを割り当てている。この結果ボンディングの容易さ
や信頼性は従来例と同じである。即ちボンディングで用
いない正方形のパッド０４，０５の対角方向の頂点を無
くすことにより、約３８μｍの基板幅の縮小が出来たの
である。他の主な改良点は、補助発光部６，８を設け、
発光部４の長さｌ2を１０μｍ短縮したことである。こ
れ以外の２５μｍの短縮は、１０μｍルールへの習熟に
よるエッチング精度の向上等を用いたものである。
性には影響しない。最も重要なのはパッドを正方形のパ
ッド０４，０５から円形のパッド１０，１２に変えた点
である。正方形のパッド０４，０５の４隅の頂点の部分
は、元々ワイヤボンディングでは用いない。この部分に
ワイヤ線をボンディングすると、ショートの原因とな
る。そこでパッドを正方形から円形にしても、ボンディ
ング性能には影響しない。次に実施例でも、パッド１
０，１２の直径には従来例の正方形の１辺と同じ１１０
μｍを割り当てている。この結果ボンディングの容易さ
や信頼性は従来例と同じである。即ちボンディングで用
いない正方形のパッド０４，０５の対角方向の頂点を無
くすことにより、約３８μｍの基板幅の縮小が出来たの
である。他の主な改良点は、補助発光部６，８を設け、
発光部４の長さｌ2を１０μｍ短縮したことである。こ
れ以外の２５μｍの短縮は、１０μｍルールへの習熟に
よるエッチング精度の向上等を用いたものである。
【００１７】パッド１０，１２を円形等にし、パッド間
の対角方向の突出部を除くことは、チップ２の解像度の
向上や、チップ２の両端でのクリアランスの問題でも、
有効である。解像度を増すと発光部４は小型化し、それ
に伴ってチップ２の基板面積の大部分をパッドが占める
というアンバランスさは一層著しくなる。ここでパッド
−パッド間の頂点を除き、パッドの配置密度を高める
と、基板面積の大部分をパッドが占めるというアンバラ
ンスさを小さくすることができる。次にチップ２，２間
の変わり目での発光部４，４のピッチをを保つために、
チップ２の両端まで小さなクリアランスでパッドを配置
せねばならない。パッド−パッド間の間隔を小さくでき
れば、チップ２の両端でパッド１０，１２の中心をチッ
プ２の内側にシフトさせ、チップ２，２の変わり目での
発光部４，４のピッチを均一に保つのが容易になる。
の対角方向の突出部を除くことは、チップ２の解像度の
向上や、チップ２の両端でのクリアランスの問題でも、
有効である。解像度を増すと発光部４は小型化し、それ
に伴ってチップ２の基板面積の大部分をパッドが占める
というアンバランスさは一層著しくなる。ここでパッド
−パッド間の頂点を除き、パッドの配置密度を高める
と、基板面積の大部分をパッドが占めるというアンバラ
ンスさを小さくすることができる。次にチップ２，２間
の変わり目での発光部４，４のピッチをを保つために、
チップ２の両端まで小さなクリアランスでパッドを配置
せねばならない。パッド−パッド間の間隔を小さくでき
れば、チップ２の両端でパッド１０，１２の中心をチッ
プ２の内側にシフトさせ、チップ２，２の変わり目での
発光部４，４のピッチを均一に保つのが容易になる。
【００１８】
【実施例２】図４〜図６に、台形状のワイヤボンディン
グパッド４０，４２を用いた実施例を示す。図４におい
て、４０，４２は台形状のパッドで、参考に示した図の
鎖線のパッドから対角方向の頂点をカットし、対角方向
の近接部を平行にしたものである。なお図１と同じ符号
は同じものを示す。
グパッド４０，４２を用いた実施例を示す。図４におい
て、４０，４２は台形状のパッドで、参考に示した図の
鎖線のパッドから対角方向の頂点をカットし、対角方向
の近接部を平行にしたものである。なお図１と同じ符号
は同じものを示す。
【００１９】図４での寸法配置を示すと、クリアランス
ｌ1，ｌ3，ｌ7は各２５μｍ、発光部４の長さｌ2は５０
μｍ、パッド４０，４２の長辺ｄ1は例えば１１０μ
ｍ、短辺ｄ2は例えば約５０μｍ、パッド４０，４２の
長さｌ4は例えば８０μｍとする。パッド４０，４２は
長さ方向（図の縦方向）に各５０μｍを、約６０度にカ
ットし、パッド４０，４２間の最小間隔ｌ5を２０μｍ
に保った。この結果チップ２の長さｌは、 ２５＋２５
＋２５＋５０＋１３４ の約２６０μｍとなる。なお
ここで１３４μｍは、パッド４２の上端からパッド４０
の下端までの長さである。このようにすれば、チップ２
を従来例の４００μｍから２６０μｍへ３５％縮小し、
画像装置のコストを大きく低下させることが出来る。
ｌ1，ｌ3，ｌ7は各２５μｍ、発光部４の長さｌ2は５０
μｍ、パッド４０，４２の長辺ｄ1は例えば１１０μ
ｍ、短辺ｄ2は例えば約５０μｍ、パッド４０，４２の
長さｌ4は例えば８０μｍとする。パッド４０，４２は
長さ方向（図の縦方向）に各５０μｍを、約６０度にカ
ットし、パッド４０，４２間の最小間隔ｌ5を２０μｍ
に保った。この結果チップ２の長さｌは、 ２５＋２５
＋２５＋５０＋１３４ の約２６０μｍとなる。なお
ここで１３４μｍは、パッド４２の上端からパッド４０
の下端までの長さである。このようにすれば、チップ２
を従来例の４００μｍから２６０μｍへ３５％縮小し、
画像装置のコストを大きく低下させることが出来る。
【００２０】ここで図１の実施例との最も大きな差は、
パッド４０，４２の長さｌ4，ｌ4を１１０μｍから８０
μｍに切り詰めた点にある。パッド４０，４２の長さを
１１０μｍのままとすると、チップ２の長さｌは ２６
０＋３０＋３０ の３２０μｍとなり、図１とほぼ同じ
となる。パッド４０，４２の長さｌ4，ｌ4を８０μｍに
縮小すると、ボンディング時のワイヤのボール直径を７
０μｍ以下にする必要が生じる。なおボンディングは特
に限定するものではないが、パッド４０，４２側をファ
ーストボンドとして説明する。
パッド４０，４２の長さｌ4，ｌ4を１１０μｍから８０
μｍに切り詰めた点にある。パッド４０，４２の長さを
１１０μｍのままとすると、チップ２の長さｌは ２６
０＋３０＋３０ の３２０μｍとなり、図１とほぼ同じ
となる。パッド４０，４２の長さｌ4，ｌ4を８０μｍに
縮小すると、ボンディング時のワイヤのボール直径を７
０μｍ以下にする必要が生じる。なおボンディングは特
に限定するものではないが、パッド４０，４２側をファ
ーストボンドとして説明する。
【００２１】ボンディング技術の改良により、パッド４
０，４２を小型化しても、ワイヤの線径を例えば２０μ
ｍとすれば、ボンディングは可能である。図６に、ワイ
ヤの直径とボールの直径との関係を示す。問題は、２０
μｍ線では線が弱く、熱膨張や熱収縮の繰り返しで、ワ
イヤが断線し易いことにある。例えばプラスチックの基
板（線膨張率２.５×１０-5／℃）を用いると、ワイヤ
に金線を用いる場合線膨張率は１.２×１０-5／℃で、
−２５℃から＋８５℃の温度サイクルを１００サイクル
程度加えると、金のワイヤ線に断線が生じた。図５に、
ガラス基板を用いて熱膨張率の差を小さくしたＬＥＤヘ
ッドを示す。
０，４２を小型化しても、ワイヤの線径を例えば２０μ
ｍとすれば、ボンディングは可能である。図６に、ワイ
ヤの直径とボールの直径との関係を示す。問題は、２０
μｍ線では線が弱く、熱膨張や熱収縮の繰り返しで、ワ
イヤが断線し易いことにある。例えばプラスチックの基
板（線膨張率２.５×１０-5／℃）を用いると、ワイヤ
に金線を用いる場合線膨張率は１.２×１０-5／℃で、
−２５℃から＋８５℃の温度サイクルを１００サイクル
程度加えると、金のワイヤ線に断線が生じた。図５に、
ガラス基板を用いて熱膨張率の差を小さくしたＬＥＤヘ
ッドを示す。
【００２２】図５において、５０はガラス基板で、５
１，５１はワイヤ線で、金線の他に白金線やＡｌ線等を
用い得る。基板にガラス基板５０を用いると、熱膨張率
が例えば０.８×１０-5／℃と小さいため、金線との熱
膨張率の差はプラスチック基板の１.３×１０-5／℃か
ら０.４×１０-5／℃と１／３以下に低下し、−２５℃
から＋８５℃への温度サイクルでは、断線は生じなくな
った。ボンディングの金線５１が長いと熱変形も大きい
ので、図５に示したように、Ｒのあるたわみ部なしで直
線的にボンディングし、金線５１の長さを小さくする
と、断線の問題はさらに生じ難くなった。
１，５１はワイヤ線で、金線の他に白金線やＡｌ線等を
用い得る。基板にガラス基板５０を用いると、熱膨張率
が例えば０.８×１０-5／℃と小さいため、金線との熱
膨張率の差はプラスチック基板の１.３×１０-5／℃か
ら０.４×１０-5／℃と１／３以下に低下し、−２５℃
から＋８５℃への温度サイクルでは、断線は生じなくな
った。ボンディングの金線５１が長いと熱変形も大きい
ので、図５に示したように、Ｒのあるたわみ部なしで直
線的にボンディングし、金線５１の長さを小さくする
と、断線の問題はさらに生じ難くなった。
【００２３】次にチップ２の厚さは、３００μｍ程度が
実績があり、好ましくは２００〜３００μｍ、より好ま
しくは２５０〜３００μｍとする。チップ２の長さｌが
２６０μｍとなると、チップ２の長さが厚さよりも小さ
くなり、基板５０に搭載後に倒れ易くなるし、また搭載
時に正しい方向に保つのが難しく９０度倒れて搭載され
易い。一方チップ２の厚さを余りに小さくすると、特に
２００μｍ以下とすると、チップの強度が不足し、ワイ
ヤボンディング等に耐えられなくなる。そこでチップ２
の厚さは、図４の実施例でも２００〜３００μｍ、より
好ましくは２５０〜３００μｍとし、チップ２の長さｌ
と同程度以下にし、チップ２を倒れ難くするとともに、
チップ２の強度を保つ。
実績があり、好ましくは２００〜３００μｍ、より好ま
しくは２５０〜３００μｍとする。チップ２の長さｌが
２６０μｍとなると、チップ２の長さが厚さよりも小さ
くなり、基板５０に搭載後に倒れ易くなるし、また搭載
時に正しい方向に保つのが難しく９０度倒れて搭載され
易い。一方チップ２の厚さを余りに小さくすると、特に
２００μｍ以下とすると、チップの強度が不足し、ワイ
ヤボンディング等に耐えられなくなる。そこでチップ２
の厚さは、図４の実施例でも２００〜３００μｍ、より
好ましくは２５０〜３００μｍとし、チップ２の長さｌ
と同程度以下にし、チップ２を倒れ難くするとともに、
チップ２の強度を保つ。
【００２４】
【発明の効果】この発明では、ボンディングの信頼性を
低下させずに、画像チップのチップ面積を縮小し、画像
装置のコストを低下させる効果が得られる。更にボンデ
ィングパッドがチップで占める面積が縮小するので、画
像チップの解像度を増すのが容易になる。
低下させずに、画像チップのチップ面積を縮小し、画像
装置のコストを低下させる効果が得られる。更にボンデ
ィングパッドがチップで占める面積が縮小するので、画
像チップの解像度を増すのが容易になる。
【図１】 実施例に用いるＬＥＤチップの要部平面図
【図２】 変形例のＬＥＤ発光部形状を示す平面図
【図３】 他の変形例のＬＥＤ発光部形状を示す平面図
【図４】 第２の実施例に用いたＬＥＤチップの要部平
面図
面図
【図５】 第２の実施例に用いたＬＥＤチップと基板を
示す要部平面図
示す要部平面図
【図６】 第２の実施例でのワイヤボンディング部のボ
ール径とワイヤの線径の関係を示す特性図
ール径とワイヤの線径の関係を示す特性図
【図７】 従来例でのＬＥＤチップの要部平面図
２ ＬＥＤチップ ４ 発光部 ６，８ 補助発光部 １０，１２ ボンディングパッド １４ 電極 ４０，４２ ボンディングパッド ５０ ガラス基板 ５１ ワイヤ線
Claims (1)
- 【請求項１】 画像素子と画像素子に接続した電極と電
極の一端部に設けたボンディングパッドとを多数設けた
画像チップを基板上に配置し、 基板上の電極と前記のボンディングパッドとを接続した
画像装置において、 前記のボンディングパッドを２列に配置するとともに、 ボンディングパッドとボンディングパッド間の対角には
突出部を設けないようにし、 かつボンディングパッドとボンディングパッド間の最小
間隔を３０μｍ以下としたことを特徴とする、画像装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16391792A JPH05335536A (ja) | 1992-05-29 | 1992-05-29 | 画像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16391792A JPH05335536A (ja) | 1992-05-29 | 1992-05-29 | 画像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335536A true JPH05335536A (ja) | 1993-12-17 |
Family
ID=15783283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16391792A Pending JPH05335536A (ja) | 1992-05-29 | 1992-05-29 | 画像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335536A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834849A (en) * | 1996-02-13 | 1998-11-10 | Altera Corporation | High density integrated circuit pad structures |
| DE10231647A1 (de) * | 2002-07-12 | 2003-10-23 | Infineon Technologies Ag | Anschlusspads für integrierte Schaltung |
| US6762505B2 (en) * | 2001-11-29 | 2004-07-13 | Sun Microsystems | 150 degree bump placement layout for an integrated circuit power grid |
| JP2010135731A (ja) * | 2008-10-30 | 2010-06-17 | Sony Corp | 半導体レーザおよびその製造方法 |
| JP2011009702A (ja) * | 2009-05-28 | 2011-01-13 | Kyocera Corp | 電子装置、画像形成装置、および画像入力装置 |
-
1992
- 1992-05-29 JP JP16391792A patent/JPH05335536A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834849A (en) * | 1996-02-13 | 1998-11-10 | Altera Corporation | High density integrated circuit pad structures |
| US6762505B2 (en) * | 2001-11-29 | 2004-07-13 | Sun Microsystems | 150 degree bump placement layout for an integrated circuit power grid |
| DE10231647A1 (de) * | 2002-07-12 | 2003-10-23 | Infineon Technologies Ag | Anschlusspads für integrierte Schaltung |
| JP2010135731A (ja) * | 2008-10-30 | 2010-06-17 | Sony Corp | 半導体レーザおよびその製造方法 |
| JP2011009702A (ja) * | 2009-05-28 | 2011-01-13 | Kyocera Corp | 電子装置、画像形成装置、および画像入力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3516608B2 (ja) | 半導体装置 | |
| US20020125584A1 (en) | Semiconductor device and method of manufacturing same | |
| KR100484551B1 (ko) | 반도체패키지본드포스트의배치및설계방법 | |
| JP2001068594A (ja) | 電子回路パッケージ、実装ボード及び実装体 | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| KR100479190B1 (ko) | 반도체장치 및 이의 와이어본딩방법 | |
| JPH10116853A (ja) | 半導体チップ | |
| JPH05335536A (ja) | 画像装置 | |
| JP4175343B2 (ja) | 半導体ペレット及び半導体装置 | |
| JPH0562978A (ja) | フリツプチツプ | |
| JPH0451980B2 (ja) | ||
| JP3837181B2 (ja) | 半導体素子及びそれを用いる線状光源 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| US6713869B2 (en) | Wiring pattern of semiconductor device | |
| US5087963A (en) | Glass-sealed semiconductor device | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10107083A (ja) | 電気回路素子及びその実装体構造 | |
| KR0155440B1 (ko) | 반도체 칩 패키지 | |
| JP2507852B2 (ja) | 半導体装置 | |
| JP3706379B2 (ja) | 半導体ペレット | |
| JP2007335576A (ja) | 半導体装置 | |
| KR19980048267A (ko) | 반도체 칩 패키지용 리드 프레임 | |
| KR19990088347A (ko) | 반도체장치 | |
| JPH01283841A (ja) | 半導体装置 | |
| JP2003060122A (ja) | 半導体チップ搭載用基板及びそれを用いた半導体装置 |