JPH0533419B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、カードの不正アクセス防止方式、
特に、不正アクセス回数が所定の回数に達して使
用禁止状態になつた後、所定の手続を行なうこと
により再度使用可能状態に戻すことが可能なカー
ドの不正アクセス防止方式に関する。

発明の背景 以下、ICカードを一例として説明する。

第６図は従来のICカードの外観を示す図であ
る。第６図において、ICカード１は、名称など
を表示するためのエンボス部２と、外部装置との
通信を行なうための接点３が設けられる。

第７図はICカード１のIC（集積回路）部の構成
を示す図である。第７図において、IC部は、デ
ータ処理を行なうCPU４と、データを記憶する
ROM５，ROM６とからなるメモリ部とから構
成される。接点３はCPU４と外部装置との通信
用に８個の端子、すなわち、予備用の端子３ａ，
３ｅと、データ入出力用端子（シリアルＩ／Ｏ端
子）３ｂと、接地電位（グランド）用端子３ｂ
と、CPU４の動作タイミングを与えるクロツク
信号用端子３ｆと、リセツト用端子３ｇと、
CPU４の動作電源となる＋5Vを与える端子３ｈ
とから構成される。

従来のICカードは以上のように構成されてお
り、磁気カードと比較して、ROM，RAMのメ
モリを持つので記憶容量が大きく、しかも、簡単
に続出されないようにプログラムすることにより
記憶された情報を他人に解読される心配もなく安
全性が高い。また、ICカード自体が主体的に要
求を出すことも可能である。これらのことから
ICカードは種々の用途に広く用いられている。

発明が解決しようとする問題点 従来のカード、特にICカードにおいては、不
正使用（たとえば盗難による他人の使用）を防止
するため、不正アクセス回数（使用者確認ための
暗証コードの不一致回数）が所定の回数に達する
と、データアクセスを禁止し、それ以降のカー
ド、特にICカードの使用を不可能とする構成に
していた。

しかし、上述の不正アクセス使用防止方式にお
いては、たとえば不注意により、カード、特に
ICカードの使用が不可能となつた場合、そのカ
ード、特にICカードに書込まれている大量のデ
ータをまた新たに別のカード、特にICカードに
書込まねばならず、再発行の事務処理が大変煩雑
となる。また、カード、特にICカードを再発行
するときに、新たに書込まれたデータが元のカー
ド（使用不可能となつたカード）に書込まれてい
たデータと同一であるかどうかを元のカードから
データを読出して確認するということができな
い。またさらに、カード、特にICカード内にし
かデータを残さないようなシステムにあつては、
カード、特にICカードを再発行することができ
ない。また、使用不能となつたカードが再利用で
きないのも不経済である。

この発明の目的は、上述の従来の不正アクセス
防止方式の持つ欠点を除去し、ICカードの再使
用が可能な不正アクセス防止方式を提供すること
である。

発明の構成・作用 この発明によるカードの不正アクセス防止方式
においては、カードの再生を可能とするために、
予め与えられる所定のカード再生用暗号を記憶す
る記憶手段と、再生時に与えられるデータと記憶
されている所定の再生暗号とを比較する手段と、
比較手段からの一致情報に応答してカード、特に
ICカードの再使用を可能とする手段とが設けら
れる。

このような構成にすれば、不正アクセス回数が
所定の回数に達して使用不能となつたカード、特
にICカードに所定の再生用暗号を与えることに
より、カードの再使用が可能となる。

発明の実施例 以下ICカードを一例としてこの発明の一実施
例について述べる。

第３図は、この発明の一実施例であるICカー
ドのIC部の構成を示す図である。第３図におい
て、従来のICカードのIC部に、端子３ｂから与
えられる再生用データとROM５またはRAM６
に記憶されている再生用暗号とを比較する系と、
比較系からの一致信号に応答してCPU４に割込
を発生させる系と、比較系および割込発生系の動
作タイミング信号を与えるタイミング信号発生系
とが設けられる。

タイミング信号発生系は、８進カウンタ７を中
心に構成される。８進カウンタ７は、リセツト用
端子３ｇからのリセツトパルスを受ける端子Ｒ
と、計時用のパルスを受ける端子T₁と、端子Ｒ
に与えられるリセツトパルスに応答してて端子
T₁に与えられる計時用パルスを８個数えた後パ
ルス信号を発生する出力端子Ｅとを有する。端子
Ｅと端子T₁の経路には、端子Ｅからの信号を反
転させるインバータ８と、インバータ８からの信
号とクロツク用端子３ｆからのクロツク信号とを
受けるNAND回路９が設けられる。NAND回路
９の出力が８進カウンタの端子T₁に与えられる。

比較系は端子３ａからのデータ信号を受ける端
子ＤとNAND回路９からの信号をシフトパルス
として受ける端子T₂を有する８ビツト並列出力
のシフトレジスタ１０と、シフトレジスタ１０か
らの信号とROM５またはRAM６に記憶されて
いる再生用暗号とを比較する比較器１１とで構成
される。

割込発生系は、インバータ８からの信号を反転
させるインバータ１２と、インバータ１２からの
信号の比較器１１からの信号とを入力する
NAND回路１３とから構成される。NAND回路
１３の出力信号はCPU４の割込端子に与えられ
る。端子T₁、Ｒ、T₂、Ｄへの信号線は負論理信
号線である。

第４図は、第３図のROMおよびRAM６で構
成されるメモリの記憶エリアの一例を示す図であ
る。第４図において、メモリの記憶エリアは、使
用者を同定するための暗号を記憶するエリアＡ１
と、ICカード再生用暗号を記憶するエリアＡ２
と、不正アクセス回数Ｎを記憶するエリアＡ３
と、不正アクセス制限回数Ｍを記憶するエリアＡ
４と種々のデータを記憶するエリアＡ５とから構
成される。記憶エリアＡ５はアクセスエリアNo.１
ないしNo.ｎを含む。

第２図は、ICカードリーダとICカードとの通
信を示す図である。第２図、第４図を参照して、
この発明による不正アクセス防止方式のICカー
ドリーダとICカードとの通信の動作について述
べる。

データ入出力装置であるICカードリーダにま
ず、ICカードが挿入される。ICカードリーダ側
からICカードにカード使用者同定用暗号が送ら
れる。この使用者同定用暗号は、入力データが同
定用暗号であることを示す暗号チエツクコード
（暗号チエツクMSG.ID.）と暗号情報とから構成
される。ICカードが与えられた情報をメモリと
記憶エリアＡ１に記憶されている暗号データと比
較し、入力された暗号が正しいかどうかおよび暗
号不正アクセス回数（誤つた暗号の入力回数）が
規定の回数に達していないかどうかを判定する
（S1）。暗号不正回数が規定回数に達していず、
かつ暗号が一致していれば、ICカードはICカー
ドリーダへ“データ入力をしてもよい”（アクセ
ス開始OK）という信号を与える。ICカードリー
ダからはこの“アクセス開始OK”信号を受け
て、データ入力が行なわれる。すなわち、アクセ
スの内容（参照、書換え、追加もしくは削除）を
示すコード（アクセスMSG.ID.）とメモリの記
憶エリア番号とデータからなる情報がICカード
へ与えられる。ICカードは入力情報に従つてデ
ータ処理を行なう（S2）。データ処理完了後は、
そのデータ処理結果をICカードリーダを介して
使用者に知らせる。ここで、ステツプ１で暗号不
一致回数が規定回数以上であれば、ICカードか
らICカードリーダへは何の信号も出力されず、
ICカードは使用不可能状態となる。

ステツプ３はこの発明の特徴として設けられる
もので、使用不能状態のICカードを再度可能状
態とするためのステツプである。すなわち、IC
カードリーダからカード再生用情報であることを
示すコード（カード再生用MSGかID）と再生用
暗号とからなる情報がICカードへ与えられる。
ICカードはメモリの記憶エリアＡ２に記憶され
ている再生用暗号と入力された再生用暗号とを比
較し、一致しているかどうかを判定する（S3）。
一致していれば、再生使用可能指令をICカード
リーダを介して使用者に与える。一致しなけれ
ば、何の信号もICカードリーダへ与えない。

第１図は、この発明の一実施例であるカード不
正アクセス防止方式の動作を示すフロー図であ
る。以下、第１図、第２図、第３図および第４図
を参照してICカードにおけるカード不正アクセ
ス防止方式の動作について述べる。

ICカード１を外部装置（ICカードリーダ）に
接続する。ICカード１は接続されることにより、
動作状態となり、まず、ICカード１内のメモリ
の記憶エリアＡ３に記憶されている不正アクセス
回数Ｎが記憶エリアＡ４に記憶されているアクセ
ス制限回数Ｍより小さいかどうかをCPU４が判
定する（S10）。不正アクセス回数Ｎがアクセス
制限回数Ｎより小さければ、CPU４はデータ入
力があるかどうかを判定する（S11）。データ入
力がなければステツプ11を繰返す。データ入力が
あれば、そのデータが使用者同定用暗号チエツク
メツセージであるかどうかをCPU４が判定する
（S12）。暗号チエツクメツセージでなければステ
ツプ11へ戻る。使用者同定用暗号チエツクデータ
であるなら、CPU４はメモリの記憶エリアＡ１
に記憶されている暗号と入力された暗号とが一致
しているかを判定する（S13）。暗号が一致して
いなければCPU４は記憶されている不正アクセ
ス回数Ｎに１を加えてステツプ10に戻る。暗号が
一致していれば“データアクセス開始OK”の信
号を外部装置ICカードリーダ”に与える（S15）。
“アクセス開始OK”の信号に応答して、外部装
置（ICカードリーダ）からデータ入力があるか
どうかを判断する（S16）。データ入力があれば
それがアクセスメツセージであるかどうかを判定
する（S17）。アクセスメツセージであれば、
CPU４はアクセスメツセージに応じたデータ処
理を行ない、データ処理結果を外部装置（ICカ
ードリーダ）に与える（S18）。ここで、ステツ
プ16、ステツプ17でデータ入力がなく、またアク
セスメツセージが入力されなければステツプ16か
らのステツプを繰返す。以上が、不正アクセス回
数Ｎが制限回数Ｍに達していないときの動作であ
る。次に、不正アクセス回数Ｎが制限回数Ｍ以上
になつたときの動作について述べる。

ステツプ10で不正アクセス回数Ｎが制限回数Ｍ
以上であると判定されれば、不正アクセス回数Ｎ
と制限回数Ｍとが等しいかどうかがCPU４によ
り判定される（S20）。不正アクセス回数Ｎと制
限回数Ｍとが等しければ、CPU４はデータ入力
があるか（S21）、そのデータがICカード再生メ
ツセージであるか（S22）を判定する。ICカード
再生メツセージであるなら、再生メツセージに含
まれる再生用暗号が記憶エリアＡ２に記憶されて
いる再用用番号と一致するかどうか判定される
（S23）。ここで、ステツプ21ないしステツプ23の
ICカードの回路動作について述べる。

第５図は第３図のICカードの回路の各部にお
ける信号のタイミングチヤート図である。以下、
第３図、第５図を参照してICカード再生時にお
ける回路動作について述べる。

端子３ｇよりリセツトパルスがCPU４および
８進カウンタ７に与えられる。リセツトパルスの
立上がりから端子T₁に与えられる計時用パルス
８個分の時間経過後、出力端子Ｅからパルス信号
が出力される。シフトレジスタ１０の入力端子Ｄ
へはシリアルＩ／Ｏ端子３ｂから再生用暗号信号
が与えられ、この信号はシフトパルス入力端子
T₂に与えられるパルスに従つてシフトレジスタ
１０内を順次転送される。８進カウンタ７の出力
端子Ｅからの信号の立上がりに応答して、シフト
パスル入力端子T₂に与えられるシフトパルスは
“Ｌ”レベルとなり、このとき、シフトレジスタ
１０から保持されている再生用暗号信号が比較器
１１へ並列出力される。比較器１１はシフトレジ
スタ１０からの信号とメモリ（ROM５または
RAM６）からの再生用暗号とを比較し、一致す
れば、“Ｈ”レベルの信号を出力する。NAND回
路１３は８進カウンタ７の出力端子Ｅからの信号
と比較器１１からの信号とを受けているので、第
５図に見られるように、どちらも“Ｈ”レベルの
信号であるとき、割込発生信号（“Ｌ”レベル信
号）をCPU４に与える。以上の動作でCPU４は
割込モードとなる。暗号信号が一致しなければ、
割込は発生しない。以上が、カード再生時におけ
る回路動作である。次に、割込発生以後の動作に
ついて、第１図に戻つて説明する。CPU４が割
込モードになれば、正しい再生用暗号が入力され
たことになり、このときICカード外部から不正
アクセス回数Ｎを“０”とすることができる
（S24）。不正アクセス回数を０にすればCPU４は
外部装置を介して使用者に再生完了を伝える
（S25）。ステツプ23で暗号が一致しなければ、不
正アクセス回数Ｎに１が加えられ（S26）、ステ
ツプ10へ戻る。以上で再生動作が完了する。

なお、上記実施例においては、再生用暗号の比
較および割込発生をICカードの内部で行なうよ
うに構成している。しかし、比較および割込発生
をICカードの外部で行なう構成としても上記実
施例と同様の効果が得られる。また、カードが
ICカードに限定されないことも言うまでもない。

発明の効果 以上のように、この発明によれば、予め特定の
人間のみが知つている所定の再生用暗号をカード
に記憶させておき、不正アクセス回数が規定の回
数に達し使用不能となつたカードに所定の再生用
暗号を与えることにより、再度使用可能とする構
成にしている。したがつて、特定の人間のみがカ
ードの再生を行なうことができ安全にかつ容易に
カードの再生を行なうことができるとともに、カ
ードを再使用することができるので経済的であ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例におけるICカー
ドの動作を示す図である。第２図は、この発明の
一実施例におけるICカードリーダとICカードと
の通信動作を示す図である。第３図はこの発明の
一実施例であるICカードの回路構成を示す図で
ある。第４図はこの発明の一実施例であるICカ
ードのメモリの記憶エリアを示す図である。第５
図は第３図の回路の各部の信号のタイミングを示
す図である。第６図は従来のICカードの外観を
示す図である。第７図は従来のICカードの内部
構成を示す図である。 図において、１はICカード、３は接点、３ａ
ないし３ｈは端子、４はCPU、５はROM、６は
RAM、７は８進カウンタ、８，１２はインバー
タ、９，１３はNAND回路、１０はシフトレジ
スタ、１１は比較器。なお、図中、同符号は同一
または相当部を示す。

Claims (1)

1. 【特許請求の範囲】 １ カードの不正アクセス回数が所定の回数に達
   するとカードへのアクセスが不可能となる、カー
   ドの不正アクセス防止方式であつて、前記カード
   は、 所定の再生用暗号を予め記憶する記憶手段と、 再生用データを入力する入力手段と、 前記記憶手段に記憶される再生用暗号を読出す
   読出手段と、 前記入力手段からの再生用データと前記読出手
   段からの再生用暗号とを受けて比較する比較手段
   と、 前記比較手段からの一致情報に応答して、アク
   セスが不可能になつたカードをアクセス可能とす
   るアクセス可能化手段とを含む、カードの不正ア
   クセス防止方式。 ２ 前記カードは、不正アクセス回数を記憶する
   第２の記憶手段と、データ処理を行なうための中
   央演算処理装置とを含み、 前記アクセス可能化手段は、 前記比較手段からの一致情報に応答して、前記
   中央演算処理装置に割込みを発生させる割込発生
   手段と、 前記割込発生手段からの割込発生情報に応答し
   て、前記第２の記憶手段に記憶される不正アクセ
   ス回数をリセツトするリセツト手段とを含む、特
   許請求の範囲第１項記載のカードの不正アクセス
   防止方式。