JPH05334071A - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータInfo
- Publication number
- JPH05334071A JPH05334071A JP4136551A JP13655192A JPH05334071A JP H05334071 A JPH05334071 A JP H05334071A JP 4136551 A JP4136551 A JP 4136551A JP 13655192 A JP13655192 A JP 13655192A JP H05334071 A JPH05334071 A JP H05334071A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- correction
- rom
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 ＲＯＭを内蔵したワンチップマイクロコンピ
ュータにおいて誤り訂正のためＲＯＭの処理内容を変更
可能とする。 【構成】 ＲＯＭ２のデータと補正用メモリ６のデータ
のいずれかを、中央演算処理装置１に供与するかについ
て、データセレクタ９で規制し、データセレクタ９を補
正用メモリ６に設定された、補正するＲＯＭブロックの
指定にもとづいて選択して、ＲＯＭ２の処理内容を補正
用メモリ６にて設定された処理内容によって変更する。
ュータにおいて誤り訂正のためＲＯＭの処理内容を変更
可能とする。 【構成】 ＲＯＭ２のデータと補正用メモリ６のデータ
のいずれかを、中央演算処理装置１に供与するかについ
て、データセレクタ９で規制し、データセレクタ９を補
正用メモリ６に設定された、補正するＲＯＭブロックの
指定にもとづいて選択して、ＲＯＭ２の処理内容を補正
用メモリ６にて設定された処理内容によって変更する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＲＯＭを内蔵するワン
チップマイクロコンピュータに関するものである。
チップマイクロコンピュータに関するものである。
【０００２】
【従来の技術】従来、ＲＯＭを内蔵するワンチップマイ
クロコンピュータは製造過程においてあらかじめ定めら
れた内容のＲＯＭが作り込まれるため、製造後にＲＯＭ
の内容は変更できない。
クロコンピュータは製造過程においてあらかじめ定めら
れた内容のＲＯＭが作り込まれるため、製造後にＲＯＭ
の内容は変更できない。
【０００３】
【発明が解決しようとする課題】ＲＯＭを内蔵するワン
チップマイクロコンピュータに作り込まれたＲＯＭの内
容は変更できないので、誤り等の修正のためＲＯＭの内
容を変更する場合、変更したＲＯＭの内容でワンチップ
マイクロコンピュータを新たに製造しなければならな
い。即ちＲＯＭの内容を一部でも変更する場合、変更前
のＲＯＭの内容が作り込まれたワンチップマイクロコン
ピュータを利用することはできない。
チップマイクロコンピュータに作り込まれたＲＯＭの内
容は変更できないので、誤り等の修正のためＲＯＭの内
容を変更する場合、変更したＲＯＭの内容でワンチップ
マイクロコンピュータを新たに製造しなければならな
い。即ちＲＯＭの内容を一部でも変更する場合、変更前
のＲＯＭの内容が作り込まれたワンチップマイクロコン
ピュータを利用することはできない。
【０００４】
【課題を解決するための手段】この問題点を解決するた
め、本発明のワンチップマイクロコンピュータはＲＯＭ
の誤り訂正を目的とする処理内容を外部から入力するこ
とが可能な補正用メモリと、ＲＯＭのデータと補正用メ
モリのデータとを中央演算処理装置に供与する規制を行
う規制回路を備えている。
め、本発明のワンチップマイクロコンピュータはＲＯＭ
の誤り訂正を目的とする処理内容を外部から入力するこ
とが可能な補正用メモリと、ＲＯＭのデータと補正用メ
モリのデータとを中央演算処理装置に供与する規制を行
う規制回路を備えている。
【０００５】
【作用】ＲＯＭまたは補正用メモリのいずれのデータを
中央演算処理装置に供与するか規制することにより、Ｒ
ＯＭの処理内容を補正用メモリにて設定される処理内容
によって変更してＲＯＭの誤り等を修正することができ
るため、ＲＯＭの内容を一部変更する場合にＲＯＭの内
容の確定したワンチップマイクロコンピュータを利用で
きる。
中央演算処理装置に供与するか規制することにより、Ｒ
ＯＭの処理内容を補正用メモリにて設定される処理内容
によって変更してＲＯＭの誤り等を修正することができ
るため、ＲＯＭの内容を一部変更する場合にＲＯＭの内
容の確定したワンチップマイクロコンピュータを利用で
きる。
【０００６】
【実施例】図１は本発明のワンチップマイクロコンピュ
ータの一実施例を示すブロック図である。図１において
中央演算処理装置１に命令を与えるＲＯＭ２はアドレス
の上位数ビットで決定される複数のブロック３、４、
５、・・・に分割されており、各々のデータ容量は補正
用メモリ６の補正データ７の容量に一致する。また、補
正用メモリ６の補正データ７の構成は各々のＲＯＭブロ
ック３、４、５、・・・の構成と同一、即ち同じビット
長及びアドレス長を有する。中央演算処理装置１にはデ
ータセレクタ９を介してＲＯＭ２のデータまたは補正用
メモリ６の補正データ７のいずれかが入力する。
ータの一実施例を示すブロック図である。図１において
中央演算処理装置１に命令を与えるＲＯＭ２はアドレス
の上位数ビットで決定される複数のブロック３、４、
５、・・・に分割されており、各々のデータ容量は補正
用メモリ６の補正データ７の容量に一致する。また、補
正用メモリ６の補正データ７の構成は各々のＲＯＭブロ
ック３、４、５、・・・の構成と同一、即ち同じビット
長及びアドレス長を有する。中央演算処理装置１にはデ
ータセレクタ９を介してＲＯＭ２のデータまたは補正用
メモリ６の補正データ７のいずれかが入力する。
【０００７】一方、中央演算処理装置１からはＲＯＭ２
及び補正用メモリ６の両方にアドレス信号１０が出力さ
れる。補正用メモリ６には外部からデータを格納するた
めのデータ入力１１とアドレス入力１２が備えられてお
り、ワンチップマイクロコンピュータの電源投入後また
はリセット後、ワンチップマイクロコンピュータが動作
を開始する前に外部から補正用メモリ６に補正データ７
と補正するＲＯＭブロックを指定するデータ、即ちアド
レスの上位数ビットを指定するデータ８が書き込まれ
る。
及び補正用メモリ６の両方にアドレス信号１０が出力さ
れる。補正用メモリ６には外部からデータを格納するた
めのデータ入力１１とアドレス入力１２が備えられてお
り、ワンチップマイクロコンピュータの電源投入後また
はリセット後、ワンチップマイクロコンピュータが動作
を開始する前に外部から補正用メモリ６に補正データ７
と補正するＲＯＭブロックを指定するデータ、即ちアド
レスの上位数ビットを指定するデータ８が書き込まれ
る。
【０００８】また、中央演算処理装置１には補正用メモ
リ６の使用を選択する選択入力１３が備えられており、
電源投入後またはリセット後ある一定期間経過してワン
チップマイクロコンピュータが動作を開始した際、使用
するか否かを選択する。選択入力１３が補正用メモリ６
の使用を許可するよう選択されていれば、中央演算処理
装置１のＲＯＭ２に対するアドレス指定において、その
アドレスの上位ビットが補正用メモリ６の上位ビットを
指定するデータ８に一致した場合、即ち補正するＲＯＭ
ブロックに該当すれば中央演算処理装置１はデータセレ
クタ９に対し選択信号１４でデータ入力をＲＯＭ２から
補正用メモリ６に切り換えるよう指示し、これ以降中央
演算処理装置１にはワンチップマイクロコンピュータの
動作開始前に外部より補正用メモリ６に書き込まれた補
正データ７が供与される。補正用メモリ６にはＲＯＭ２
と同様にアドレス信号１０が供与されていて補正するＲ
ＯＭブロックと同一構成なのでＲＯＭ２の読み出しと等
しく動作する。
リ６の使用を選択する選択入力１３が備えられており、
電源投入後またはリセット後ある一定期間経過してワン
チップマイクロコンピュータが動作を開始した際、使用
するか否かを選択する。選択入力１３が補正用メモリ６
の使用を許可するよう選択されていれば、中央演算処理
装置１のＲＯＭ２に対するアドレス指定において、その
アドレスの上位ビットが補正用メモリ６の上位ビットを
指定するデータ８に一致した場合、即ち補正するＲＯＭ
ブロックに該当すれば中央演算処理装置１はデータセレ
クタ９に対し選択信号１４でデータ入力をＲＯＭ２から
補正用メモリ６に切り換えるよう指示し、これ以降中央
演算処理装置１にはワンチップマイクロコンピュータの
動作開始前に外部より補正用メモリ６に書き込まれた補
正データ７が供与される。補正用メモリ６にはＲＯＭ２
と同様にアドレス信号１０が供与されていて補正するＲ
ＯＭブロックと同一構成なのでＲＯＭ２の読み出しと等
しく動作する。
【０００９】補正用メモリ６からの補正データ７読み出
しに移行した後、中央演算処理装置１の補正用メモリ６
に対するアドレス指定において、そのアドレスの上位ビ
ットが補正用メモリ６の上位ビットを指定するデータ８
に一致しなくなった場合、即ち補正するＲＯＭブロック
に該当しなくなれば中央演算処理装置１はデータセレク
タ９に対し選択信号１４でデータ入力を補正用メモリ６
からＲＯＭ２に切り換えるよう指示し、中央演算処理装
置１へのデータ供与は補正用メモリ６からＲＯＭ２へ復
帰する。
しに移行した後、中央演算処理装置１の補正用メモリ６
に対するアドレス指定において、そのアドレスの上位ビ
ットが補正用メモリ６の上位ビットを指定するデータ８
に一致しなくなった場合、即ち補正するＲＯＭブロック
に該当しなくなれば中央演算処理装置１はデータセレク
タ９に対し選択信号１４でデータ入力を補正用メモリ６
からＲＯＭ２に切り換えるよう指示し、中央演算処理装
置１へのデータ供与は補正用メモリ６からＲＯＭ２へ復
帰する。
【００１０】以上の構成により補正用メモリ６でアドレ
スの上位ビットを指定するデータ８により指示されたＲ
ＯＭブロックを補正用メモリ６の補正データ７にて訂正
できる。一方、選択入力１３が補正用メモリ６の使用を
禁止するよう選択すれば、中央演算処理装置１はデータ
セレクタ９に対し選択信号１４でＲＯＭ２のデータを選
択するよう指示するため、中央演算処理装置１はＲＯＭ
２からのデータのみ供与されるので従来のワンチップマ
イクロコンピュータと同じ動作をする。
スの上位ビットを指定するデータ８により指示されたＲ
ＯＭブロックを補正用メモリ６の補正データ７にて訂正
できる。一方、選択入力１３が補正用メモリ６の使用を
禁止するよう選択すれば、中央演算処理装置１はデータ
セレクタ９に対し選択信号１４でＲＯＭ２のデータを選
択するよう指示するため、中央演算処理装置１はＲＯＭ
２からのデータのみ供与されるので従来のワンチップマ
イクロコンピュータと同じ動作をする。
【００１１】また、補正用メモリ６を書き込み可能なＲ
ＯＭにすると補正用ＲＯＭ６に予め補正するＲＯＭブロ
ックを指定する補正データ７とアドレスの上位ビットデ
ータ８とを書き込むことができるため、電源投入後また
はリセット後毎に外部から補正データ等を入力しなくと
もＲＯＭ２を訂正することが可能となる。
ＯＭにすると補正用ＲＯＭ６に予め補正するＲＯＭブロ
ックを指定する補正データ７とアドレスの上位ビットデ
ータ８とを書き込むことができるため、電源投入後また
はリセット後毎に外部から補正データ等を入力しなくと
もＲＯＭ２を訂正することが可能となる。
【００１２】図２は本発明のワンチップマイクロコンピ
ュータの別の実施例を示すブロック図である。図２にお
いて中央演算処理装置２１に命令を与えるＲＯＭ２２は
アドレスの上位数ビットで決定される複数のブロック２
３、２４、２５、・・・に分割されており、各々のデー
タ容量は補正用メモリ２６の補正データ２７の容量に一
致する。また、補正用メモリ２６の補正データ２７の構
成は各々のＲＯＭブロック２３、２４、２５、・・・の
構成と同一、即ち同じビット長及びアドレス長を有す
る。
ュータの別の実施例を示すブロック図である。図２にお
いて中央演算処理装置２１に命令を与えるＲＯＭ２２は
アドレスの上位数ビットで決定される複数のブロック２
３、２４、２５、・・・に分割されており、各々のデー
タ容量は補正用メモリ２６の補正データ２７の容量に一
致する。また、補正用メモリ２６の補正データ２７の構
成は各々のＲＯＭブロック２３、２４、２５、・・・の
構成と同一、即ち同じビット長及びアドレス長を有す
る。
【００１３】補正用ＲＡＭ２６は補正データ２７の他に
補正するＲＯＭブロックを指定するデータ、即ちアドレ
スの上位数ビットを指定するデータ２８及び補正用メモ
リ２６の使用を許可する選択データ２９を有する。選択
データ２９は何も書き込まれないとき補正用メモリ２６
の使用を禁止し、データが書き込まれたとき補正用メモ
リ２６の使用を許可するよう設定されている。中央演算
処理装置２１にはデータセレクタ３０を介してＲＯＭ２
２のデータまたは補正用メモリ２６の補正データ２７の
いずれかが入力していて、中央演算処理装置２１からは
ＲＯＭ２２及び補正用メモリ２６の両方にアドレス信号
３１が出力される。補正用メモリ２６には外部からデー
タを格納するためのデータ入力３２とアドレス入力３３
が備えられており、ワンチップマイクロコンピュータの
電源投入後またはリセット後、ワンチップマイクロコン
ピュータが動作を開始する前に外部から補正用メモリ２
６に補正データ２７と補正するＲＯＭブロックを指定す
るデータ、即ちアドレスの上位数ビットを指定するデー
タ２８及び補正メモリの使用を許可する選択データ２９
が書き込まれる。電源投入後またはリセット後ある一定
期間経過してワンチップマイクロコンピュータが動作を
開始した際、中央演算処理装置２１は補正メモリ２６を
使用するか否かを選択データ２９に基づき選択する。選
択データ２９が補正用メモリ２６の使用を許可するよう
選択されていれば、中央演算処理装置２１のＲＯＭ２２
に対するアドレス指定において、そのアドレスの上位ビ
ットが補正用メモリ２６の上位ビットを指定するデータ
２８に一致した場合、即ち補正するＲＯＭブロックに該
当すれば中央演算処理装置２１はデータセレクタ３０に
対し選択信号３４でデータ入力をＲＯＭ２２から補正用
メモリ２６に切り換えるよう指示し、これ以降中央演算
処理装置２１にはワンチップマイクロコンピュータの動
作開始前に外部より補正用メモリ２６に書き込まれた補
正データ２７が供与される。
補正するＲＯＭブロックを指定するデータ、即ちアドレ
スの上位数ビットを指定するデータ２８及び補正用メモ
リ２６の使用を許可する選択データ２９を有する。選択
データ２９は何も書き込まれないとき補正用メモリ２６
の使用を禁止し、データが書き込まれたとき補正用メモ
リ２６の使用を許可するよう設定されている。中央演算
処理装置２１にはデータセレクタ３０を介してＲＯＭ２
２のデータまたは補正用メモリ２６の補正データ２７の
いずれかが入力していて、中央演算処理装置２１からは
ＲＯＭ２２及び補正用メモリ２６の両方にアドレス信号
３１が出力される。補正用メモリ２６には外部からデー
タを格納するためのデータ入力３２とアドレス入力３３
が備えられており、ワンチップマイクロコンピュータの
電源投入後またはリセット後、ワンチップマイクロコン
ピュータが動作を開始する前に外部から補正用メモリ２
６に補正データ２７と補正するＲＯＭブロックを指定す
るデータ、即ちアドレスの上位数ビットを指定するデー
タ２８及び補正メモリの使用を許可する選択データ２９
が書き込まれる。電源投入後またはリセット後ある一定
期間経過してワンチップマイクロコンピュータが動作を
開始した際、中央演算処理装置２１は補正メモリ２６を
使用するか否かを選択データ２９に基づき選択する。選
択データ２９が補正用メモリ２６の使用を許可するよう
選択されていれば、中央演算処理装置２１のＲＯＭ２２
に対するアドレス指定において、そのアドレスの上位ビ
ットが補正用メモリ２６の上位ビットを指定するデータ
２８に一致した場合、即ち補正するＲＯＭブロックに該
当すれば中央演算処理装置２１はデータセレクタ３０に
対し選択信号３４でデータ入力をＲＯＭ２２から補正用
メモリ２６に切り換えるよう指示し、これ以降中央演算
処理装置２１にはワンチップマイクロコンピュータの動
作開始前に外部より補正用メモリ２６に書き込まれた補
正データ２７が供与される。
【００１４】補正用メモリ２６にはＲＯＭ２２と同様に
アドレス信号３１が供与されていて補正するＲＯＭブロ
ックと同一構成なのでＲＯＭ２２の読み出しと等しく動
作する。補正用メモリ２６からの補正データ２７読み出
しに移行した後、中央演算処理装置２１の補正用メモリ
２６に対するアドレス指定において、そのアドレスの上
位ビットが補正用メモリ２６の上位ビットを指定するデ
ータ２８に一致しなくなった場合、即ち補正するＲＯＭ
ブロックに該当しなくなれば中央演算処理装置２１はデ
ータセレクタ３０に対し選択信号３４でデータ入力を補
正用メモリ２６からＲＯＭ２２に切り換えるよう指示
し、中央演算処理装置２１へのデータ供与は補正用メモ
リ２６からＲＯＭ２２へ復帰する。
アドレス信号３１が供与されていて補正するＲＯＭブロ
ックと同一構成なのでＲＯＭ２２の読み出しと等しく動
作する。補正用メモリ２６からの補正データ２７読み出
しに移行した後、中央演算処理装置２１の補正用メモリ
２６に対するアドレス指定において、そのアドレスの上
位ビットが補正用メモリ２６の上位ビットを指定するデ
ータ２８に一致しなくなった場合、即ち補正するＲＯＭ
ブロックに該当しなくなれば中央演算処理装置２１はデ
ータセレクタ３０に対し選択信号３４でデータ入力を補
正用メモリ２６からＲＯＭ２２に切り換えるよう指示
し、中央演算処理装置２１へのデータ供与は補正用メモ
リ２６からＲＯＭ２２へ復帰する。
【００１５】以上の構成により補正用メモリ２６でアド
レスの上位ビットを指定するデータ２８により指示され
たＲＯＭブロックを補正用メモリ２６の補正データ２７
にて訂正できる。
レスの上位ビットを指定するデータ２８により指示され
たＲＯＭブロックを補正用メモリ２６の補正データ２７
にて訂正できる。
【００１６】一方、選択データ２９に何も書き込まれて
いない場合、即ち選択データ２９が補正用メモリ２６の
使用を禁止するよう選択すれば、中央演算処理装置２１
はデータセレクタ３０に対し選択信号３４でＲＯＭ２２
のデータを選択するよう指示するため、中央演算処理装
置２１はＲＯＭ２２からのデータのみ供与されるので従
来のワンチップマイクロコンピュータと同じ動作をす
る。この構成によれば図１の実施例と比して補正用メモ
リの選択入力を省略できるため、ワンチップマイクロコ
ンピュータの端子を有効に利用できる。
いない場合、即ち選択データ２９が補正用メモリ２６の
使用を禁止するよう選択すれば、中央演算処理装置２１
はデータセレクタ３０に対し選択信号３４でＲＯＭ２２
のデータを選択するよう指示するため、中央演算処理装
置２１はＲＯＭ２２からのデータのみ供与されるので従
来のワンチップマイクロコンピュータと同じ動作をす
る。この構成によれば図１の実施例と比して補正用メモ
リの選択入力を省略できるため、ワンチップマイクロコ
ンピュータの端子を有効に利用できる。
【００１７】また、補正用メモリ２６を書き込み可能な
ＲＯＭにすると補正用ＲＯＭ２６に予め補正データ２７
と補正するＲＯＭブロックを指定するアドレスの上位ビ
ットデータ２８と補正用メモリ２６の使用を許可する選
択データ２９とを書き込むことができるため、電源投入
後またはリセット後毎に外部から補正データ等を入力し
なくともＲＯＭ２２を訂正することが可能となる。
ＲＯＭにすると補正用ＲＯＭ２６に予め補正データ２７
と補正するＲＯＭブロックを指定するアドレスの上位ビ
ットデータ２８と補正用メモリ２６の使用を許可する選
択データ２９とを書き込むことができるため、電源投入
後またはリセット後毎に外部から補正データ等を入力し
なくともＲＯＭ２２を訂正することが可能となる。
【００１８】以上の構成によりワンチップマイクロコン
ピュータのＲＯＭの処理内容を外部から任意に設定され
た内蔵メモリの処理内容に基づき変更できる。また、Ｒ
ＯＭの処理内容の変更を要さない場合は従来同様のＲＯ
Ｍを内蔵したワンチップマイクロコンピュータとして使
用できる。
ピュータのＲＯＭの処理内容を外部から任意に設定され
た内蔵メモリの処理内容に基づき変更できる。また、Ｒ
ＯＭの処理内容の変更を要さない場合は従来同様のＲＯ
Ｍを内蔵したワンチップマイクロコンピュータとして使
用できる。
【００１９】
【発明の効果】本発明により、ＲＯＭを内蔵したワンチ
ップマイクロコンピュータにおいて、その処理内容を内
蔵メモリにて設定される処理内容によって変更して処理
内容の誤り等を修正することができるため、処理内容を
一部変更する場合に変更前のＲＯＭの内容が作り込まれ
たワンチップマイクロコンピュータが利用できる。
ップマイクロコンピュータにおいて、その処理内容を内
蔵メモリにて設定される処理内容によって変更して処理
内容の誤り等を修正することができるため、処理内容を
一部変更する場合に変更前のＲＯＭの内容が作り込まれ
たワンチップマイクロコンピュータが利用できる。
【図１】本発明の一実施例のワンチップマイクロコンピ
ュータのブロック図
ュータのブロック図
【図２】本発明の他の実施例のワンチップマイクロコン
ピュータのブロック図
ピュータのブロック図
１ 中央演算処理装置 ２ ＲＯＭ ３ アドレスの上位数ビットで決定されるＲＯＭブロッ
クのひとつ ４ アドレスの上位数ビットで決定されるＲＯＭブロッ
クのひとつ ５ アドレスの上位数ビットで決定されるＲＯＭブロッ
クのひとつ ６ 内蔵メモリ ７ 内蔵メモリの補正データ ８ 内蔵メモリの補正するＲＯＭブロックを指定するデ
ータ ９ データセレクタ １０ アドレス信号 １１ データ入力 １２ アドレス入力 １３ 選択入力 １４ 選択信号 １５ ＲＡＭ ２１ 中央演算処理装置 ２２ ＲＯＭ ２３ アドレスの上位数ビットで決定されるＲＯＭブロ
ックのひとつ ２４ アドレスの上位数ビットで決定されるＲＯＭブロ
ックのひとつ ２５ アドレスの上位数ビットで決定されるＲＯＭブロ
ックのひとつ ２６ 内蔵メモリ ２７ 内蔵メモリの補正データ ２８ 内蔵メモリの補正するＲＯＭブロックを指定する
データ ２９ 補正用メモリの使用を許可する選択データ ３０ データセレクタ ３１ アドレス信号 ３２ データ入力 ３３ アドレス入力 ３４ 選択信号 ３５ ＲＡＭ
クのひとつ ４ アドレスの上位数ビットで決定されるＲＯＭブロッ
クのひとつ ５ アドレスの上位数ビットで決定されるＲＯＭブロッ
クのひとつ ６ 内蔵メモリ ７ 内蔵メモリの補正データ ８ 内蔵メモリの補正するＲＯＭブロックを指定するデ
ータ ９ データセレクタ １０ アドレス信号 １１ データ入力 １２ アドレス入力 １３ 選択入力 １４ 選択信号 １５ ＲＡＭ ２１ 中央演算処理装置 ２２ ＲＯＭ ２３ アドレスの上位数ビットで決定されるＲＯＭブロ
ックのひとつ ２４ アドレスの上位数ビットで決定されるＲＯＭブロ
ックのひとつ ２５ アドレスの上位数ビットで決定されるＲＯＭブロ
ックのひとつ ２６ 内蔵メモリ ２７ 内蔵メモリの補正データ ２８ 内蔵メモリの補正するＲＯＭブロックを指定する
データ ２９ 補正用メモリの使用を許可する選択データ ３０ データセレクタ ３１ アドレス信号 ３２ データ入力 ３３ アドレス入力 ３４ 選択信号 ３５ ＲＡＭ
Claims (3)
- 【請求項１】中央演算処理装置の処理内容を記憶するＲ
ＯＭと、前記ＲＯＭの誤り訂正を目的とする処理内容を
外部から入力することが可能な補正用メモリと、前記Ｒ
ＯＭのデータと前記補正用メモリのデータとを前記中央
演算処理装置に供与する規制を行う規制回路を具備し、
ワンチップ内に内蔵されている前記ＲＯＭの処理内容を
前記補正用メモリにて設定される処理内容によって変更
する機能を有するワンチップマイクロコンピュータ。 - 【請求項２】中央演算処理装置の処理内容を記憶するＲ
ＯＭと、前記ＲＯＭの誤り訂正を目的とする処理内容を
外部から入力することが可能な補正用メモリと、前記補
正用メモリにデータを外部から格納するためのアドレス
入力とデータ入力と、前記補正用メモリの使用を選択す
る選択入力と、前記選択入力が補正用メモリの使用を許
可した場合前記中央演算処理装置の前記ＲＯＭに対する
アドレス指定において前記内蔵メモリにより指示される
訂正ＲＯＭブロックを検出したとき前記中央演算処理装
置に供与される前記ＲＯＭのデータから前記内蔵メモリ
のデータへ切り換えて前記内蔵メモリのデータの読み出
しを前記ＲＯＭの読み出しと等しく動作させ、さらに前
記中央演算処理装置が発生するアドレス指定において前
記内蔵メモリにより指示される訂正ＲＯＭブロックに一
致しなくなったとき前記内蔵メモリのデータから前記Ｒ
ＯＭのデータに切り換える選択回路を具備し、前記ＲＯ
Ｍに記憶された処理内容を前記内蔵メモリに前記アドレ
ス入力と前記データ入力により任意に設定可能である処
理内容を付加して動作することにより構成される請求項
１に記載のワンチップマイクロコンピュータ。 - 【請求項３】中央演算処理装置の処理内容を記憶するＲ
ＯＭと、前記ＲＯＭの誤り訂正を目的とする処理内容及
び前記処理内容の使用を許可する選択データを外部から
入力することが可能な補正用メモリと、前記補正用メモ
リにデータを外部から格納するためのアドレス入力とデ
ータ入力と、前記選択データが補正用メモリの使用を許
可した場合前記中央演算処理装置の前記ＲＯＭに対する
アドレス指定において前記内蔵メモリにより指示される
訂正ＲＯＭブロックを検出したとき前記中央演算処理装
置に供与される前記ＲＯＭのデータから前記内蔵メモリ
のデータへ切り換えて前記内蔵メモリのデータの読み出
しを前記ＲＯＭの読み出しと等しく動作させ、さらに前
記中央演算処理装置が発生するアドレス指定において前
記内蔵メモリにより指示される訂正ＲＯＭブロックに一
致しなくなったとき前記内蔵メモリのデータから前記Ｒ
ＯＭのデータに切り換える選択回路を具備し、前記ＲＯ
Ｍに記憶された処理内容を前記内蔵メモリに前記アドレ
ス入力と前記データ入力により任意に設定可能である処
理内容を付加して動作することにより構成される請求項
１に記載のワンチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136551A JPH05334071A (ja) | 1992-05-28 | 1992-05-28 | ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136551A JPH05334071A (ja) | 1992-05-28 | 1992-05-28 | ワンチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05334071A true JPH05334071A (ja) | 1993-12-17 |
Family
ID=15177868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4136551A Pending JPH05334071A (ja) | 1992-05-28 | 1992-05-28 | ワンチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05334071A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276065A (ja) * | 2004-03-26 | 2005-10-06 | Denso Corp | エミュレータ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51121230A (en) * | 1975-04-17 | 1976-10-23 | Nec Corp | A control memory system |
| JPS5676853A (en) * | 1979-11-27 | 1981-06-24 | Omron Tateisi Electronics Co | Program debug device |
| JPH0398119A (ja) * | 1989-09-11 | 1991-04-23 | Sharp Corp | 記憶装置 |
| JPH03191439A (ja) * | 1989-12-20 | 1991-08-21 | Nec Corp | シングルチップマイクロコンピュータ |
| JPH03266141A (ja) * | 1990-03-16 | 1991-11-27 | Nec Corp | マイクロプロセッサシステム |
-
1992
- 1992-05-28 JP JP4136551A patent/JPH05334071A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51121230A (en) * | 1975-04-17 | 1976-10-23 | Nec Corp | A control memory system |
| JPS5676853A (en) * | 1979-11-27 | 1981-06-24 | Omron Tateisi Electronics Co | Program debug device |
| JPH0398119A (ja) * | 1989-09-11 | 1991-04-23 | Sharp Corp | 記憶装置 |
| JPH03191439A (ja) * | 1989-12-20 | 1991-08-21 | Nec Corp | シングルチップマイクロコンピュータ |
| JPH03266141A (ja) * | 1990-03-16 | 1991-11-27 | Nec Corp | マイクロプロセッサシステム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276065A (ja) * | 2004-03-26 | 2005-10-06 | Denso Corp | エミュレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5056008A (en) | Data processor having expanded operating functions | |
| US7162563B2 (en) | Semiconductor integrated circuit having changeable bus width of external data signal | |
| JPH05334071A (ja) | ワンチップマイクロコンピュータ | |
| US6249837B1 (en) | Memory with plurality of blocks each accessed selectively with either one of two operational modes to reduce current dissipation using values of register bits set by an instruction signal | |
| JPH0535457A (ja) | ワンチツプマイクロコンピユータ | |
| JPH0535458A (ja) | ワンチツプマイクロコンピユータ | |
| JPH0991130A (ja) | ワンチップマイクロコンピュータ | |
| JP2518461B2 (ja) | デ―タ検証方法 | |
| US5481682A (en) | Microcommand function switching circuit | |
| JP2575620B2 (ja) | デ−タ処理装置 | |
| JPH02199535A (ja) | マイクロプログラム制御装置 | |
| JPH0335326A (ja) | マイクロプロセッサ | |
| JP3541863B2 (ja) | 中央演算処理装置 | |
| JPS59111538A (ja) | マイクロプログラム制御装置 | |
| JPS5878234A (ja) | マイクロプログラム制御装置 | |
| JPH04141899A (ja) | パッチ可能リードオンリメモリ | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH0689348A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH076078A (ja) | 制御信号発生装置 | |
| JPH0969070A (ja) | 情報処理装置の制御回路 | |
| JPH01205227A (ja) | マイクロプログラム制御装置 | |
| JPH05341969A (ja) | マイクロコンピュータのｒｏｍ切換装置 | |
| JPS6136657B2 (ja) | ||
| JPH01302443A (ja) | メモリアクセス制御回路 | |
| JPH03290898A (ja) | 読み出し専用型記憶装置内蔵集積回路装置 |