JPH05328782A - モータロック保護付ｄｃブラシレスモータ駆動装置 - Google Patents
モータロック保護付ｄｃブラシレスモータ駆動装置Info
- Publication number
- JPH05328782A JPH05328782A JP4127151A JP12715192A JPH05328782A JP H05328782 A JPH05328782 A JP H05328782A JP 4127151 A JP4127151 A JP 4127151A JP 12715192 A JP12715192 A JP 12715192A JP H05328782 A JPH05328782 A JP H05328782A
- Authority
- JP
- Japan
- Prior art keywords
- output
- brushless motor
- oscillator
- motor
- nch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 ＤＣブラシレスモータロック時においても、
駆動素子の破壊を防止するとともに、ロック解除後は自
動的に復帰するモータロック保護付ＤＣブラシレスモー
タ駆動装置を得る。 【構成】 ＤＣブラシレスモータ２のロック時に、論理
演算部３０のＦＧ出力の信号により発振器５０を作動さ
せて、ＡＮＤ回路４０ａ〜４０ｃおよびハイサイド出力
バッファ３７ａ〜３７ｃを通してNch FET ３１，３３，
３５を強制的にスイッチングさせて、ロック電流を制御
するとともに、ＤＣブラシレスモータ２のハイサイド側
に設けたNch FET ３１，３３，３５を駆動するに十分な
昇圧電圧を得る。ロック解除後は論理演算部３０のＦＧ
出力の信号により、発振器５０を自動的に発振停止さ
せ、復帰する。 【効果】 Nch FET の電力ロスと破壊を防止できる。
駆動素子の破壊を防止するとともに、ロック解除後は自
動的に復帰するモータロック保護付ＤＣブラシレスモー
タ駆動装置を得る。 【構成】 ＤＣブラシレスモータ２のロック時に、論理
演算部３０のＦＧ出力の信号により発振器５０を作動さ
せて、ＡＮＤ回路４０ａ〜４０ｃおよびハイサイド出力
バッファ３７ａ〜３７ｃを通してNch FET ３１，３３，
３５を強制的にスイッチングさせて、ロック電流を制御
するとともに、ＤＣブラシレスモータ２のハイサイド側
に設けたNch FET ３１，３３，３５を駆動するに十分な
昇圧電圧を得る。ロック解除後は論理演算部３０のＦＧ
出力の信号により、発振器５０を自動的に発振停止さ
せ、復帰する。 【効果】 Nch FET の電力ロスと破壊を防止できる。
Description
【０００１】
【産業上の利用分野】この発明は、ＤＣブラシレスモー
タのハイサイド側に設けたＮチャネル（以下、Ｎｃｈと
いう）ＦＥＴなどの駆動素子を保護するモータロック保
護付ＤＣブラシレスモータ駆動装置に関するものであ
る。
タのハイサイド側に設けたＮチャネル（以下、Ｎｃｈと
いう）ＦＥＴなどの駆動素子を保護するモータロック保
護付ＤＣブラシレスモータ駆動装置に関するものであ
る。
【０００２】
【従来の技術】図４は従来のＤＣブラシレスモータ駆動
装置の構成を示すブロック図である。この図４におい
て、１は電源であり、２はＤＣブラシレスモータであ
り、ＤＣブラシレスモータ２はコイル２１、ホールＩＣ
２２，２３，２４を有しており、２５はロータを示す。
３はＤＣブラシレスモータ２を駆動するために、コイル
２１に界磁電流を供給するＤＣブラシレスモータ駆動装
置であり、コイル２１は、この界磁電流により励磁され
て回転磁界を発生するようになっている。また、４はＤ
Ｃブラシレスモータ２の目標回転数をＤＣブラシレスモ
ータ駆動装置３に出力するボリューム（可変抵抗）であ
る。
装置の構成を示すブロック図である。この図４におい
て、１は電源であり、２はＤＣブラシレスモータであ
り、ＤＣブラシレスモータ２はコイル２１、ホールＩＣ
２２，２３，２４を有しており、２５はロータを示す。
３はＤＣブラシレスモータ２を駆動するために、コイル
２１に界磁電流を供給するＤＣブラシレスモータ駆動装
置であり、コイル２１は、この界磁電流により励磁され
て回転磁界を発生するようになっている。また、４はＤ
Ｃブラシレスモータ２の目標回転数をＤＣブラシレスモ
ータ駆動装置３に出力するボリューム（可変抵抗）であ
る。
【０００３】次に、ＤＣブラシレスモータ駆動装置３の
構成について説明する。このＤＣブラシレスモータ駆動
装置３において、３１，３２，３３，３４，３５，３６
はＤＣブラシレスモータ２のコイル２１を駆動する駆動
素子としてのNch FET であり、トーテムポール形の３相
に構成されている。３０はホールＩＣ２２，２３，２４
の出力信号Ｉａ，Ｉｂ，Ｉｃを受けて各Nch FET ３１〜
３６の駆動論理を判定する論理演算部であり、その駆動
出力ＡＬ，ＢＬ，ＣＬはそれぞれローサイド出力バッフ
ァ３８ａ〜３８ｃに供給するようにになっている。これ
らのローサイド出力バッファ３８ａ〜３８ｃはそれぞれ
上記コイル２１を駆動する駆動素子としてのNch FET ３
２，３４，３６を駆動するものである。
構成について説明する。このＤＣブラシレスモータ駆動
装置３において、３１，３２，３３，３４，３５，３６
はＤＣブラシレスモータ２のコイル２１を駆動する駆動
素子としてのNch FET であり、トーテムポール形の３相
に構成されている。３０はホールＩＣ２２，２３，２４
の出力信号Ｉａ，Ｉｂ，Ｉｃを受けて各Nch FET ３１〜
３６の駆動論理を判定する論理演算部であり、その駆動
出力ＡＬ，ＢＬ，ＣＬはそれぞれローサイド出力バッフ
ァ３８ａ〜３８ｃに供給するようにになっている。これ
らのローサイド出力バッファ３８ａ〜３８ｃはそれぞれ
上記コイル２１を駆動する駆動素子としてのNch FET ３
２，３４，３６を駆動するものである。
【０００４】論理演算部３０の出力ＦＧは一定幅のパル
スをＤＣブラシレスモータ２の回転数に比例した周波数
で出力するものであり、パルス幅変調回路３９に入力さ
れている。このパルス幅変調回路３９には、上述のボリ
ューム４からの信号も入力されるようになっており、そ
の出力はＡＮＤ回路４０ａ〜４０ｃの一方の入力端に入
力されるようになっている。このＡＮＤ回路４０ａ〜４
０ｃの他方の入力端には、論理演算部３０の出力ＡＨ，
ＢＨ，ＣＨが入力されるようになっている。
スをＤＣブラシレスモータ２の回転数に比例した周波数
で出力するものであり、パルス幅変調回路３９に入力さ
れている。このパルス幅変調回路３９には、上述のボリ
ューム４からの信号も入力されるようになっており、そ
の出力はＡＮＤ回路４０ａ〜４０ｃの一方の入力端に入
力されるようになっている。このＡＮＤ回路４０ａ〜４
０ｃの他方の入力端には、論理演算部３０の出力ＡＨ，
ＢＨ，ＣＨが入力されるようになっている。
【０００５】ＡＮＤ回路４０ａ〜４０ｃの各出力はハイ
サイド出力バッファ３７ａ〜３７ｃにそれぞれ出力する
ようになっている。このハイサイド出力バッファ３７ａ
〜３７ｃの出力により、それぞれ上記Nch FET ３１，３
３，３５を駆動するようになっている。かくして、パル
ス幅変調回路３９はボリューム４から指示した目標回転
数になるように、ＰＷＭ制御によりハイサイドのNch FE
T ３１，３３，３５を制御することになっている。
サイド出力バッファ３７ａ〜３７ｃにそれぞれ出力する
ようになっている。このハイサイド出力バッファ３７ａ
〜３７ｃの出力により、それぞれ上記Nch FET ３１，３
３，３５を駆動するようになっている。かくして、パル
ス幅変調回路３９はボリューム４から指示した目標回転
数になるように、ＰＷＭ制御によりハイサイドのNch FE
T ３１，３３，３５を制御することになっている。
【０００６】４１はＤＣブラシレスモータ駆動装置３の
内部回路に電源を供給する内部電源であり、４２はホー
ルＩＣ２２，２３，２４用の電源である。
内部回路に電源を供給する内部電源であり、４２はホー
ルＩＣ２２，２３，２４用の電源である。
【０００７】次に、動作について説明する。ＤＣブラシ
レスモータ２のロータ２５の位置がホールＩＣ２２，２
３，２４により検出され、その位置に応じた信号が出力
される。この信号はＤＣブラシレスモータ駆動装置３内
の論理演算部３０内に取り込まれ、その信号によりいず
れのNch FET を駆動するか判定され、駆動するNch FET
の出力バッファ３７ａ〜３７ｃ，３８ａ〜３８ｃのいず
れかに信号を出力する。その論理判定を図５に示す。
レスモータ２のロータ２５の位置がホールＩＣ２２，２
３，２４により検出され、その位置に応じた信号が出力
される。この信号はＤＣブラシレスモータ駆動装置３内
の論理演算部３０内に取り込まれ、その信号によりいず
れのNch FET を駆動するか判定され、駆動するNch FET
の出力バッファ３７ａ〜３７ｃ，３８ａ〜３８ｃのいず
れかに信号を出力する。その論理判定を図５に示す。
【０００８】この図５において、いま、ロータ方向が
「１」の場合とすると、ホールＩＣ２２の出力Ｉａは
「Ｈ」、ホールＩＣ２３の出力Ｉｂは「Ｌ」、ホールＩ
Ｃ２４の出力Ｉｃは「Ｈ」となっている。これを受け
て、論理演算部３０は出力ＡＨが「オフ」、ＡＬが「オ
ン」、ＢＨは「オン」、ＢＬは「オフ」、ＣＨは「オ
フ」、ＣＬは「オフ」の信号を出力する。これにより、
ハイサイド側では、「オン」信号を受けた出力ＢＨのみ
がＡＮＤ回路４０ｂを通してハイサイド出力バッファ３
７ｂを駆動し、Nch FET ３３をオンする。
「１」の場合とすると、ホールＩＣ２２の出力Ｉａは
「Ｈ」、ホールＩＣ２３の出力Ｉｂは「Ｌ」、ホールＩ
Ｃ２４の出力Ｉｃは「Ｈ」となっている。これを受け
て、論理演算部３０は出力ＡＨが「オフ」、ＡＬが「オ
ン」、ＢＨは「オン」、ＢＬは「オフ」、ＣＨは「オ
フ」、ＣＬは「オフ」の信号を出力する。これにより、
ハイサイド側では、「オン」信号を受けた出力ＢＨのみ
がＡＮＤ回路４０ｂを通してハイサイド出力バッファ３
７ｂを駆動し、Nch FET ３３をオンする。
【０００９】また、ローサイド側も同様に、オン信号を
出力する出力ＡＬによりローサイド出力バッファ３８ａ
のみが駆動され、それによってNch FET ３２がオンす
る。すなわち、Nch FET ３３と３２により、コイル２１
に通電し、ロータ２５を回転させる。
出力する出力ＡＬによりローサイド出力バッファ３８ａ
のみが駆動され、それによってNch FET ３２がオンす
る。すなわち、Nch FET ３３と３２により、コイル２１
に通電し、ロータ２５を回転させる。
【００１０】次に、ロータ方向が「２」まで回転した
時、同様に、ホールＩＣ２２の出力Ｉａは「Ｈ」、ホー
ルＩＣ２３の出力Ｉｂは「Ｌ」、ホールＩＣ２４の出力
Ｉｃは「Ｌ」となり、論理演算部３０の出力ＡＨは「オ
フ」、出力ＡＬは「オフ」、出力ＢＨは「オフ」、出力
ＢＬは「オフ」、出力ＣＨは「オン」、出力ＣＬは「オ
フ」となり、ハイサイド側では、「オン」信号を受けた
出力ＣＨのみがＡＮＤ回路４０ｃを通してハイサイド出
力バッファ３７ｃを駆動し、Nch FET ３５をオンし、ロ
ーサイド側では、出力ＡＬのみがローサイド出力バッフ
ァ３８ａを駆動し、Nch FET ３２をオンする。すなわ
ち、Nch FET ３５と３２によりコイル２１に通電し、さ
らに、ロータ２５を回転させる。これを回転方向
「３」，「４」，…と繰り返すことにより、ＤＣブラシ
レスモータが回転する。
時、同様に、ホールＩＣ２２の出力Ｉａは「Ｈ」、ホー
ルＩＣ２３の出力Ｉｂは「Ｌ」、ホールＩＣ２４の出力
Ｉｃは「Ｌ」となり、論理演算部３０の出力ＡＨは「オ
フ」、出力ＡＬは「オフ」、出力ＢＨは「オフ」、出力
ＢＬは「オフ」、出力ＣＨは「オン」、出力ＣＬは「オ
フ」となり、ハイサイド側では、「オン」信号を受けた
出力ＣＨのみがＡＮＤ回路４０ｃを通してハイサイド出
力バッファ３７ｃを駆動し、Nch FET ３５をオンし、ロ
ーサイド側では、出力ＡＬのみがローサイド出力バッフ
ァ３８ａを駆動し、Nch FET ３２をオンする。すなわ
ち、Nch FET ３５と３２によりコイル２１に通電し、さ
らに、ロータ２５を回転させる。これを回転方向
「３」，「４」，…と繰り返すことにより、ＤＣブラシ
レスモータが回転する。
【００１１】一方、論理演算部３０は一定幅のパルスの
出力ＦＧをＤＣブラシレスモータ２の回転数に比例した
周波数でパルス幅変調回路３９に出力する。パルス幅変
調回路３９では、この信号をＦ−Ｖ（周波数−電圧）変
換し、目標回転数を示すボリューム４からの入力電圧と
比較し、適当なデューティ出力を取り出し、ハイサイド
側に設けたＡＮＤ回路４０ａ〜４０ｃに出力する。この
デューティ出力により、ＡＮＤ回路４０ａ〜４０ｃで論
理演算部３０から出力されたオン信号を強制的にデュー
ティ駆動し、目標回転数となるように、回転数をコント
ロールする。
出力ＦＧをＤＣブラシレスモータ２の回転数に比例した
周波数でパルス幅変調回路３９に出力する。パルス幅変
調回路３９では、この信号をＦ−Ｖ（周波数−電圧）変
換し、目標回転数を示すボリューム４からの入力電圧と
比較し、適当なデューティ出力を取り出し、ハイサイド
側に設けたＡＮＤ回路４０ａ〜４０ｃに出力する。この
デューティ出力により、ＡＮＤ回路４０ａ〜４０ｃで論
理演算部３０から出力されたオン信号を強制的にデュー
ティ駆動し、目標回転数となるように、回転数をコント
ロールする。
【００１２】ＡＮＤ回路４０ａ〜４０ｃより駆動される
ハイサイド出力バッファ３７ａ〜３７ｃはＤＣブラシレ
スモータ２のハイサイド側に設けたNch FET ３１，３
３，３５を駆動するため、コンデンサＣ１、ダイオード
Ｄ１によるいわゆるブートストラップ方式の昇圧回路を
内蔵したNch FET ３１，３３，３５を駆動している。
ハイサイド出力バッファ３７ａ〜３７ｃはＤＣブラシレ
スモータ２のハイサイド側に設けたNch FET ３１，３
３，３５を駆動するため、コンデンサＣ１、ダイオード
Ｄ１によるいわゆるブートストラップ方式の昇圧回路を
内蔵したNch FET ３１，３３，３５を駆動している。
【００１３】
【発明が解決しようとする課題】従来のＤＣブラシレス
モータ駆動装置は以上のように構成されているので、Ｄ
Ｃブラシレスモータ２が何らかの原因でロックした場
合、ハイサイド出力バッファ３７ａ〜３７ｃ、ローサイ
ド出力バッファ３８ａ〜３８ｃはあるパターンの動作状
態（例えば、図５の回転方向「２」の場合の状態）を出
力し続ける。この時、ハイサイド出力バッファ３７ａ〜
３７ｃの昇圧回路にブートストラップ方式を使用してい
るため、昇圧が続けられなくなり、Nch FET のゲート電
圧が時間とともに、低下し、Nch FET を駆動できなくな
るという問題があった。
モータ駆動装置は以上のように構成されているので、Ｄ
Ｃブラシレスモータ２が何らかの原因でロックした場
合、ハイサイド出力バッファ３７ａ〜３７ｃ、ローサイ
ド出力バッファ３８ａ〜３８ｃはあるパターンの動作状
態（例えば、図５の回転方向「２」の場合の状態）を出
力し続ける。この時、ハイサイド出力バッファ３７ａ〜
３７ｃの昇圧回路にブートストラップ方式を使用してい
るため、昇圧が続けられなくなり、Nch FET のゲート電
圧が時間とともに、低下し、Nch FET を駆動できなくな
るという問題があった。
【００１４】また、ゲート電圧が低下すると、ドレイン
−ソース間のオン抵抗が増し、電力ロスが増大し、つい
には、破壊に至る可能性もあった。
−ソース間のオン抵抗が増し、電力ロスが増大し、つい
には、破壊に至る可能性もあった。
【００１５】この発明は上記のような問題点を解消する
ためになされたもので、ＤＣブラシレスモータがロック
状態になったとき、強制的にハイサイド側のモータの駆
動素子を一定周期でスイッチングでき、昇圧回路を十分
に動作することができるとともに、ロック電流も一時的
にカットし、駆動素子の破壊を防止することができるモ
ータロック保護付ＤＣブラシレスモータ駆動装置を提供
することを目的としている。
ためになされたもので、ＤＣブラシレスモータがロック
状態になったとき、強制的にハイサイド側のモータの駆
動素子を一定周期でスイッチングでき、昇圧回路を十分
に動作することができるとともに、ロック電流も一時的
にカットし、駆動素子の破壊を防止することができるモ
ータロック保護付ＤＣブラシレスモータ駆動装置を提供
することを目的としている。
【００１６】
【課題を解決するための手段】この発明に係るモータロ
ック保護付ＤＣブラシレスモータ駆動装置は、モータが
ロック状態になると動作する発振回路と、この発振回路
の出力を入力して駆動素子を強制的に一定周期でスイッ
チングするＡＮＤ回路とを設けたものである。
ック保護付ＤＣブラシレスモータ駆動装置は、モータが
ロック状態になると動作する発振回路と、この発振回路
の出力を入力して駆動素子を強制的に一定周期でスイッ
チングするＡＮＤ回路とを設けたものである。
【００１７】
【作用】この発明においては、ＤＣブラシレスモータの
回転がロックしたとき、発振回路が動作し、この発振回
路の出力でＡＮＤ回路が出力して、その出力で駆動素子
を強制的に一定周期でスイッチングさせることにより、
ブートストラップ方式による昇圧回路が十分に働き、ハ
イサイド側の駆動素子の入力電圧の低下を抑制するとと
もに、ロック電流をスイッチングデューティにより制御
可能にする。
回転がロックしたとき、発振回路が動作し、この発振回
路の出力でＡＮＤ回路が出力して、その出力で駆動素子
を強制的に一定周期でスイッチングさせることにより、
ブートストラップ方式による昇圧回路が十分に働き、ハ
イサイド側の駆動素子の入力電圧の低下を抑制するとと
もに、ロック電流をスイッチングデューティにより制御
可能にする。
【００１８】
【実施例】実施例１．以下、この発明の実施例１につい
て図面に基づき説明する。図１は実施例１の構成を示す
ブロック図である。この図１において、図４と同一部分
には同一符号を付すにとどめ、図４とは異なる部分を主
体に述べる。この図１を図４と比較しても明らかなよう
に、図１では、図４の構成に符号５０〜５５で示す部分
が新たに付加されたものである。すなわち論理演算部３
０のＦＧ出力はインバータ５３、抵抗５４を介してトラ
ンジスタ５５のベースに印加されるようになっている。
トランジスタ５５のエミッタはアースされ、コレクタは
発振回路５０に入力されるようになっている。
て図面に基づき説明する。図１は実施例１の構成を示す
ブロック図である。この図１において、図４と同一部分
には同一符号を付すにとどめ、図４とは異なる部分を主
体に述べる。この図１を図４と比較しても明らかなよう
に、図１では、図４の構成に符号５０〜５５で示す部分
が新たに付加されたものである。すなわち論理演算部３
０のＦＧ出力はインバータ５３、抵抗５４を介してトラ
ンジスタ５５のベースに印加されるようになっている。
トランジスタ５５のエミッタはアースされ、コレクタは
発振回路５０に入力されるようになっている。
【００１９】発振回路５０の出力は抵抗５１を介してト
ランジスタ５２のベースに印加されるようになってい
る。トランジスタ５２のエミッタはアースされ、コレク
タはＡＮＤ回路４０ａ〜４０ｃの各一方の入力端に接続
されているとともに、パルス幅変調回路３９の出力端に
接続されている。その他の構成は図４と全く同じであ
る。
ランジスタ５２のベースに印加されるようになってい
る。トランジスタ５２のエミッタはアースされ、コレク
タはＡＮＤ回路４０ａ〜４０ｃの各一方の入力端に接続
されているとともに、パルス幅変調回路３９の出力端に
接続されている。その他の構成は図４と全く同じであ
る。
【００２０】次に、動作について説明する。図１におい
て、図４で示した従来例と同様の部分の動作説明は省略
するが、図１で新たに付加された部分について詳細に説
明する。
て、図４で示した従来例と同様の部分の動作説明は省略
するが、図１で新たに付加された部分について詳細に説
明する。
【００２１】通常、ＤＣブラシレスモータ２が動作して
いるとき、論理演算部３０には、ホールＩＣ２２，２
３，２４の信号が入力されており、その信号に応じた周
波数のパルスをＦＧ出力として出力している。このＦＧ
出力の信号は一定幅をもったローレベルの信号であり、
論理を合わせるためのインバータ５３および抵抗５４を
介してトランジスタ５５をオン，オフする。
いるとき、論理演算部３０には、ホールＩＣ２２，２
３，２４の信号が入力されており、その信号に応じた周
波数のパルスをＦＧ出力として出力している。このＦＧ
出力の信号は一定幅をもったローレベルの信号であり、
論理を合わせるためのインバータ５３および抵抗５４を
介してトランジスタ５５をオン，オフする。
【００２２】いま、ＤＣブラシレスモータ２がある回転
数で回転しており、その回転数に応じた周波数Ｈ１でＦ
Ｇ出力から一定幅のローレベルのパルスが出力されてい
るとすると、トランジスタ５５もＨ１の周波数でスイッ
チングし、その周波数Ｈ１で発振器５０のＡ点をグラン
ドにオンし続ける。その波形は図２に示されている。図
２（ａ）はＦＧ出力を示し、図２（ｂ）は発振器５０の
Ａ点の波形、図２（ｃ）は発振器５０の出力を示す。
数で回転しており、その回転数に応じた周波数Ｈ１でＦ
Ｇ出力から一定幅のローレベルのパルスが出力されてい
るとすると、トランジスタ５５もＨ１の周波数でスイッ
チングし、その周波数Ｈ１で発振器５０のＡ点をグラン
ドにオンし続ける。その波形は図２に示されている。図
２（ａ）はＦＧ出力を示し、図２（ｂ）は発振器５０の
Ａ点の波形、図２（ｃ）は発振器５０の出力を示す。
【００２３】すなわち、ＦＧ出力の周波数が高く、Ｈ１
の時、Ａ点のレベルは反転スレッショルド電圧になる前
にローに引き下げられるため、発振器５０は動作せず、
発振器５０の出力は図２（ｃ）に示すように、ローのま
まである。
の時、Ａ点のレベルは反転スレッショルド電圧になる前
にローに引き下げられるため、発振器５０は動作せず、
発振器５０の出力は図２（ｃ）に示すように、ローのま
まである。
【００２４】一方、ＤＣブラシレスモータ２の回転数が
低下し、ＦＧ出力の信号の周波数がＨ２となった場合の
波形を図３に示す。図３（ａ）はＦＧ出力の信号波形を
示す。このＦＧ出力の信号の周波数がＨ２となった時、
発振器５０のＡ点は図３（ｂ）に示すように、反転スレ
ッショルド電圧まで上昇することにより、出力を図３
（ｃ）に示すように反転して、抵抗５１を通してトラン
ジスタ５２を駆動する。これにより、ＡＮＤ回路４０ａ
〜４０ｃの一方の入力端がローレベルとなり、このＡＮ
Ｄ回路４０ａ〜４０ｃの出力がローレベルとなり、ハイ
サイド出力バッファ３７ａ〜３７ｃはオフとなり、ＤＣ
ブラシレスモータ２のハイサイド側の駆動手段としての
Nch FET ３１，３３，３５もオフすることになる。
低下し、ＦＧ出力の信号の周波数がＨ２となった場合の
波形を図３に示す。図３（ａ）はＦＧ出力の信号波形を
示す。このＦＧ出力の信号の周波数がＨ２となった時、
発振器５０のＡ点は図３（ｂ）に示すように、反転スレ
ッショルド電圧まで上昇することにより、出力を図３
（ｃ）に示すように反転して、抵抗５１を通してトラン
ジスタ５２を駆動する。これにより、ＡＮＤ回路４０ａ
〜４０ｃの一方の入力端がローレベルとなり、このＡＮ
Ｄ回路４０ａ〜４０ｃの出力がローレベルとなり、ハイ
サイド出力バッファ３７ａ〜３７ｃはオフとなり、ＤＣ
ブラシレスモータ２のハイサイド側の駆動手段としての
Nch FET ３１，３３，３５もオフすることになる。
【００２５】その後、ＤＣブラシレスモータ２が完全に
ロックし、ＦＧ出力がない状態になった場合、発振回路
５０が定めた周波数Ｈ２で発振し、抵抗５１を通してト
ランジスタ５２をスイッチングする。これにより、ＡＮ
Ｄ回路４０ａ〜４０ｃおよびハイサイド出力バッファ３
７ａ〜３７ｃを通じて、Nch FET ３１，３３，３５をス
イッチングする。しかし、ＤＣブラシレスモータ２が回
転を始めると、ＦＧ出力からパルスが出力され、前記と
同様、インバータ５３、抵抗５４を通じて、トランジス
タ５５をオンし、発振器５０の発振を直ちに停止する。
ロックし、ＦＧ出力がない状態になった場合、発振回路
５０が定めた周波数Ｈ２で発振し、抵抗５１を通してト
ランジスタ５２をスイッチングする。これにより、ＡＮ
Ｄ回路４０ａ〜４０ｃおよびハイサイド出力バッファ３
７ａ〜３７ｃを通じて、Nch FET ３１，３３，３５をス
イッチングする。しかし、ＤＣブラシレスモータ２が回
転を始めると、ＦＧ出力からパルスが出力され、前記と
同様、インバータ５３、抵抗５４を通じて、トランジス
タ５５をオンし、発振器５０の発振を直ちに停止する。
【００２６】すなわち、ＦＧ出力の周波数Ｈ１と発振器
５０の周波数Ｈ２がＨ１＞Ｈ２の時、発振器５０は動作
せず、Ｈ１＜Ｈ２になって初めて発振器５０が動作し、
強制的にハイサイドNch FET をＨ２の周波数でスイッチ
ングすることになり、ブートストラップ方式の昇圧回路
がリフレッシュされることになる。
５０の周波数Ｈ２がＨ１＞Ｈ２の時、発振器５０は動作
せず、Ｈ１＜Ｈ２になって初めて発振器５０が動作し、
強制的にハイサイドNch FET をＨ２の周波数でスイッチ
ングすることになり、ブートストラップ方式の昇圧回路
がリフレッシュされることになる。
【００２７】また、当然のことながら、発振器５０のデ
ューティを５０％ではなく、適当な値にすることによ
り、ロック時におけるNch FET のオン時間を短くするこ
とが可能であり、ロック電流も大幅に制御できる。発振
器５０自体についても、同様な機能を保有する発振器で
あれば、どのような構成の発振器でもよいことは云うま
でもない。
ューティを５０％ではなく、適当な値にすることによ
り、ロック時におけるNch FET のオン時間を短くするこ
とが可能であり、ロック電流も大幅に制御できる。発振
器５０自体についても、同様な機能を保有する発振器で
あれば、どのような構成の発振器でもよいことは云うま
でもない。
【００２８】
【発明の効果】以上のように、この発明によれば、ＤＣ
ブラシレスモータの回転数が異常に低下もしくはロック
した場合に、発振器によりハイサイドNch FET を強制的
にスイッチングするように構成したので、ブートストラ
ップ方式による昇圧回路でも、ハイサイドNch FET を駆
動するに十分な昇圧電圧が得られ、Nch FET の電力ロス
の増大もしくは破壊から防止することができるととも
に、ＤＣブラシレスモータのロックが解除されれば、自
動的に回転を開始し、外部リセットなどのわずらわしさ
が解消される。
ブラシレスモータの回転数が異常に低下もしくはロック
した場合に、発振器によりハイサイドNch FET を強制的
にスイッチングするように構成したので、ブートストラ
ップ方式による昇圧回路でも、ハイサイドNch FET を駆
動するに十分な昇圧電圧が得られ、Nch FET の電力ロス
の増大もしくは破壊から防止することができるととも
に、ＤＣブラシレスモータのロックが解除されれば、自
動的に回転を開始し、外部リセットなどのわずらわしさ
が解消される。
【図１】この発明の実施例１によるモータロック保護付
ＤＣブラシレスモータ駆動装置のブロック図である。
ＤＣブラシレスモータ駆動装置のブロック図である。
【図２】同上実施例における発振器が動作しない場合の
発振器の入出力波形図である。
発振器の入出力波形図である。
【図３】同上実施例における発振器が動作した場合にお
ける発振器の入出力波形図である。
ける発振器の入出力波形図である。
【図４】従来のＤＣブラシレスモータ駆動装置のブロッ
ク図である。
ク図である。
【図５】従来のＤＣブラシレスモータ駆動装置のロータ
位置より駆動ＦＥＴを決定する論理の説明図である。
位置より駆動ＦＥＴを決定する論理の説明図である。
１ 電源 ２ ＤＣブラシレスモータ ３ ＤＣブラシレスモータ駆動装置 ４ ボリューム ２１ コイル ２２ ホールＩＣ ２３ ホールＩＣ ２４ ホールＩＣ ２５ ロータ ３０ 論理演算部 ３１ Nch FET ３２ Nch FET ３３ Nch FET 34 Nch FET ３５ Nch FET ３６ Nch FET ３７ａ ハイサイド出力バッファ ３７ｂ ハイサイド出力バッファ ３７ｃ ハイサイド出力バッファ ３８ａ ローサイド出力バッファ ３８ｂ ローサイド出力バッファ ３８ｃ ローサイド出力バッファ ３９ パルス幅変調回路 ４０ａ ＡＮＤ回路 ４０ｂ ＡＮＤ回路 ４０ｃ ＡＮＤ回路 ５０ 発振器 ５１ 抵抗 ５２ トランジスタ ５３ インバータ ５４ 抵抗 ５５ トランジスタ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年９月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】次に、ロータ方向が「２」まで回転した
時、同様に、ホールＩＣ２２の出力Ｉａは「Ｈ」、ホー
ルＩＣ２３の出力Ｉｂは「Ｌ」、ホールＩＣ２４の出力
Ｉｃは「Ｌ」となり、論理演算部３０の出力ＡＨは「オ
フ」、出力ＡＬは「オン」、出力ＢＨは「オフ」、出力
ＢＬは「オフ」、出力ＣＨは「オン」、出力ＣＬハ「オ
フ」となり、ハイサイド側では、「オン」信号を受けた
出力ＣＨのみがＡＮＤ回路４０ｃを通してハイサイド出
力バッファ３７ｃを駆動し、Nch FET ３５をオンし、ロ
ーサイド側では、出力ＡＬのみがローサイド出力バッフ
ァ３８ａを駆動し、Nch FET ３２をオンする。すなわ
ち、Nch FET ３５と３２によりコイル２１に通電し、さ
らに、ロータ２５を回転させる。これを回転方向
「３」、「４」、…と繰り返すことにより、ＤＣブラシ
レスモータが回転する。
時、同様に、ホールＩＣ２２の出力Ｉａは「Ｈ」、ホー
ルＩＣ２３の出力Ｉｂは「Ｌ」、ホールＩＣ２４の出力
Ｉｃは「Ｌ」となり、論理演算部３０の出力ＡＨは「オ
フ」、出力ＡＬは「オン」、出力ＢＨは「オフ」、出力
ＢＬは「オフ」、出力ＣＨは「オン」、出力ＣＬハ「オ
フ」となり、ハイサイド側では、「オン」信号を受けた
出力ＣＨのみがＡＮＤ回路４０ｃを通してハイサイド出
力バッファ３７ｃを駆動し、Nch FET ３５をオンし、ロ
ーサイド側では、出力ＡＬのみがローサイド出力バッフ
ァ３８ａを駆動し、Nch FET ３２をオンする。すなわ
ち、Nch FET ３５と３２によりコイル２１に通電し、さ
らに、ロータ２５を回転させる。これを回転方向
「３」、「４」、…と繰り返すことにより、ＤＣブラシ
レスモータが回転する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】ＡＮＤ回路４０ａ〜４０ｃより駆動される
ハイサイド出力バッファ３７ａ〜３７ｃはＤＣブラシレ
スモータ２のハイサイド側に設けたNch FET ３１，３
３，３５を駆動するため、コンデンサＣ１，ダイオード
Ｄ１によるいわゆるブートストラップ方式の昇圧回路を
内蔵しており、Nch FET ３１，３３，３５を駆動してい
る。
ハイサイド出力バッファ３７ａ〜３７ｃはＤＣブラシレ
スモータ２のハイサイド側に設けたNch FET ３１，３
３，３５を駆動するため、コンデンサＣ１，ダイオード
Ｄ１によるいわゆるブートストラップ方式の昇圧回路を
内蔵しており、Nch FET ３１，３３，３５を駆動してい
る。
Claims (1)
- 【請求項１】 所定の一定幅をもったパルスをＤＣブラ
シレスモータの回転数に比例した周波数で出力する手段
と、上記パルスの有無により発振を開始，停止する発振
器と、上記ＤＣブラシレスモータのハイサイド側に設け
た駆動素子を駆動するブートストラップ方式の昇圧回路
をもつハイサイド出力バッファと、前記発振器の出力に
よっても前記ハイサイド出力バッファを制御可能とした
ＡＮＤ回路とを備えたモータロック保護付ＤＣブラシレ
スモータ駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4127151A JPH05328782A (ja) | 1992-05-20 | 1992-05-20 | モータロック保護付ｄｃブラシレスモータ駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4127151A JPH05328782A (ja) | 1992-05-20 | 1992-05-20 | モータロック保護付ｄｃブラシレスモータ駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05328782A true JPH05328782A (ja) | 1993-12-10 |
Family
ID=14952889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4127151A Pending JPH05328782A (ja) | 1992-05-20 | 1992-05-20 | モータロック保護付ｄｃブラシレスモータ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05328782A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996005650A1 (fr) * | 1994-08-11 | 1996-02-22 | Hitachi, Ltd. | Systeme d'attaque de moteur |
| JPH11206178A (ja) * | 1998-01-05 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 電動機の制御装置および電気洗濯機 |
| JPH11252970A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 動力発生装置とこれを用いた電気洗濯機 |
| JP2000184776A (ja) * | 1998-12-11 | 2000-06-30 | Moriyama Kogyo Kk | ブラシレスｄｃモータの制御方法および装置 |
| US20110089878A1 (en) * | 2007-04-12 | 2011-04-21 | Rohm Co., Ltd. | Motor drive device with lock protection function |
-
1992
- 1992-05-20 JP JP4127151A patent/JPH05328782A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996005650A1 (fr) * | 1994-08-11 | 1996-02-22 | Hitachi, Ltd. | Systeme d'attaque de moteur |
| JPH11206178A (ja) * | 1998-01-05 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 電動機の制御装置および電気洗濯機 |
| JPH11252970A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 動力発生装置とこれを用いた電気洗濯機 |
| JP2000184776A (ja) * | 1998-12-11 | 2000-06-30 | Moriyama Kogyo Kk | ブラシレスｄｃモータの制御方法および装置 |
| US20110089878A1 (en) * | 2007-04-12 | 2011-04-21 | Rohm Co., Ltd. | Motor drive device with lock protection function |
| US8274249B2 (en) * | 2007-04-12 | 2012-09-25 | Rohm Co., Ltd. | Motor drive device with lock protection function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382890A (en) | Integrated circuit driver having current limiter for brushless motor | |
| US6528968B2 (en) | Brushless-motor driver in PWM mode | |
| US6963498B2 (en) | Bootstrap capacitor refresh circuit | |
| KR950004717A (ko) | 브러시리스 모터구동회로 | |
| US20020005706A1 (en) | H-bridge motor driving circuit four | |
| JPH05328782A (ja) | モータロック保護付ｄｃブラシレスモータ駆動装置 | |
| JP3858219B2 (ja) | ブラシレス直流１相モータのプリドライブ回路 | |
| JP3473007B2 (ja) | モータ駆動装置 | |
| JP2001078484A (ja) | ブラシレスモータの制御回路 | |
| US5939854A (en) | Circuit for driving a switched reluctance motor | |
| US6054824A (en) | Drive circuit with signal detection capability for a DC brushless fan motor | |
| US5793183A (en) | Motor system with interrupted PWM oscillation | |
| JP2893633B2 (ja) | プリドライバ回路 | |
| JPH06197589A (ja) | ３相ブラシレス直流モータの駆動回路 | |
| JP3225159B2 (ja) | 直流モータの制御装置 | |
| JP2822059B2 (ja) | 直流モータの制御回路 | |
| JPH1023779A (ja) | 電圧駆動型トランジスタドライブ電源装置 | |
| JP4862126B2 (ja) | モータ駆動装置及びモータ駆動方法 | |
| KR100486354B1 (ko) | 모터구동집적회로의출력단회로 | |
| JP2001086783A (ja) | モータ用制御装置 | |
| US5477411A (en) | Pulse motor control device | |
| JP2625036B2 (ja) | ブラスレスモータ駆動回路 | |
| JP3021214B2 (ja) | モータ駆動制御回路 | |
| JP2002084171A (ja) | ブラシレスモータコントロールｉｃの出力回路 | |
| JPH1141974A (ja) | 電動モータの駆動装置 |