JP2893633B2 - プリドライバ回路 - Google Patents
プリドライバ回路Info
- Publication number
- JP2893633B2 JP2893633B2 JP8287947A JP28794796A JP2893633B2 JP 2893633 B2 JP2893633 B2 JP 2893633B2 JP 8287947 A JP8287947 A JP 8287947A JP 28794796 A JP28794796 A JP 28794796A JP 2893633 B2 JP2893633 B2 JP 2893633B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- driving
- input
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はパワーＭＯＳＦＥＴ
によるＨブリッジ接続されたドライバ回路を駆動するた
めのプリドライバ回路に関するものである。
によるＨブリッジ接続されたドライバ回路を駆動するた
めのプリドライバ回路に関するものである。
【０００２】
【従来の技術】従来よりパワーＭＯＳＦＥＴを用いてモ
ータの回転方向を制御するドライブ回路としてＨブリッ
ジ接続のドライブ回路が用いられている。図３はこのよ
うな従来のＨブリッジ接続されたモータ駆動回路と、こ
のモータドライブ回路に接続されるプリドライバＩＣ回
路を示す回路図である。これらの図においてモータ１に
は第１〜第４の４つのパワーＭＯＳＦＥＴであるＭＡ〜
ＭＤがＨブリッジ接続されている。第１，第２のパワー
ＭＯＳＦＥＴＭＡ，ＭＢはハイサイド側のＦＥＴであ
り、ドレインが共通接続され、電源Ｖccに接続されてい
る。パワーＭＯＳＦＥＴＭＡ，ＭＢのソースは夫々第
３，第４のパワーＭＯＳＦＥＴＭＣ，ＭＤのドレインに
接続され、又モータ１の両端にも接続される。パワーＭ
ＯＳＦＥＴＭＣ，ＭＤのソースは共通に接続され接地さ
れている。これらのパワーＭＯＳＦＥＴはプリドライバ
ＩＣ２により駆動される。プリドライバＩＣ２はＩＮ−
ａ〜ＩＮ−ｄの４入力とＥＮＡＢＬＥの入力端子を有し
ており、これらは夫々入力バッファ４〜８に入力され
る。各入力バッファ４〜８の出力は論理回路９を介して
第１〜第４の出力バッファ１０〜１３に接続される。出
力バッファのうち１０，１１はハイサイド側であって、
ブリッジ接続されるパワーＭＯＳＦＥＴＭＡ，ＭＢのゲ
ートに接続される。又出力バッファ１２，１３はローサ
イド側のパワーＭＯＳＦＥＴＭＣ，ＭＤのゲートに接続
されている。又プリドライバＩＣ２内には発振回路１４
とその発振出力に基づいて電源電圧を２倍に昇圧する昇
圧回路１５が設けられている。昇圧回路１５は出力バッ
ファ１０，１１の電源として供給され、夫々入力がハイ
レベルとなったときに２ＶccをパワーＭＯＳＦＥＴＭ
Ａ，ＭＢのゲート回路に供給するものである。又出力バ
ッファ１２，１３は電源Ｖccがそのまま電源として供給
されており、ローサイド側のパワーＭＯＳＦＥＴＭＣ，
ＭＤのゲートに入力される。論理回路９はＥＮＡＢＬＥ
入力がＬレベルのときに全ての出力を停止すると共に、
モータ１を中心として対称でない２つのＦＥＴ、例えば
ＭＡとＭＣ又はＭＢとＭＤが同時に駆動される際には短
絡状態となるため、これを禁止するものである。こうし
て入力に応じて対称な第１と第４、第２と第３のいずれ
か２つのＭＯＳＦＥＴ、即ちＭＡとＭＤ又はＭＢとＭＣ
を駆動することにより、モータ１の回転方向を制御する
ことができる。
ータの回転方向を制御するドライブ回路としてＨブリッ
ジ接続のドライブ回路が用いられている。図３はこのよ
うな従来のＨブリッジ接続されたモータ駆動回路と、こ
のモータドライブ回路に接続されるプリドライバＩＣ回
路を示す回路図である。これらの図においてモータ１に
は第１〜第４の４つのパワーＭＯＳＦＥＴであるＭＡ〜
ＭＤがＨブリッジ接続されている。第１，第２のパワー
ＭＯＳＦＥＴＭＡ，ＭＢはハイサイド側のＦＥＴであ
り、ドレインが共通接続され、電源Ｖccに接続されてい
る。パワーＭＯＳＦＥＴＭＡ，ＭＢのソースは夫々第
３，第４のパワーＭＯＳＦＥＴＭＣ，ＭＤのドレインに
接続され、又モータ１の両端にも接続される。パワーＭ
ＯＳＦＥＴＭＣ，ＭＤのソースは共通に接続され接地さ
れている。これらのパワーＭＯＳＦＥＴはプリドライバ
ＩＣ２により駆動される。プリドライバＩＣ２はＩＮ−
ａ〜ＩＮ−ｄの４入力とＥＮＡＢＬＥの入力端子を有し
ており、これらは夫々入力バッファ４〜８に入力され
る。各入力バッファ４〜８の出力は論理回路９を介して
第１〜第４の出力バッファ１０〜１３に接続される。出
力バッファのうち１０，１１はハイサイド側であって、
ブリッジ接続されるパワーＭＯＳＦＥＴＭＡ，ＭＢのゲ
ートに接続される。又出力バッファ１２，１３はローサ
イド側のパワーＭＯＳＦＥＴＭＣ，ＭＤのゲートに接続
されている。又プリドライバＩＣ２内には発振回路１４
とその発振出力に基づいて電源電圧を２倍に昇圧する昇
圧回路１５が設けられている。昇圧回路１５は出力バッ
ファ１０，１１の電源として供給され、夫々入力がハイ
レベルとなったときに２ＶccをパワーＭＯＳＦＥＴＭ
Ａ，ＭＢのゲート回路に供給するものである。又出力バ
ッファ１２，１３は電源Ｖccがそのまま電源として供給
されており、ローサイド側のパワーＭＯＳＦＥＴＭＣ，
ＭＤのゲートに入力される。論理回路９はＥＮＡＢＬＥ
入力がＬレベルのときに全ての出力を停止すると共に、
モータ１を中心として対称でない２つのＦＥＴ、例えば
ＭＡとＭＣ又はＭＢとＭＤが同時に駆動される際には短
絡状態となるため、これを禁止するものである。こうし
て入力に応じて対称な第１と第４、第２と第３のいずれ
か２つのＭＯＳＦＥＴ、即ちＭＡとＭＤ又はＭＢとＭＣ
を駆動することにより、モータ１の回転方向を制御する
ことができる。
【０００３】そしてＭＯＳＦＥＴＭＡがオン状態では、
ＭＤのドレイン電圧は０Ｖに近く、ＭＡのソース電圧は
Ｖccに近く、モータ１にはＶccが加わる。従ってＭＯＳ
ＦＥＴＭＡのゲートにはそのソース電圧よりも十分高い
電圧、例えば２Ｖccを入力しなければＭＡをオンするこ
とができない。これ以下の場合にはゲートにかかる電圧
が小さくなり、効率が低下したりパワーＭＯＳＦＥＴの
オン抵抗が大きくなって効率を低下させることがある。
従ってＭＯＳＦＥＴのゲートでは、ゲートが破壊されな
い範囲でできるだけ高い電圧をかける必要がある。
ＭＤのドレイン電圧は０Ｖに近く、ＭＡのソース電圧は
Ｖccに近く、モータ１にはＶccが加わる。従ってＭＯＳ
ＦＥＴＭＡのゲートにはそのソース電圧よりも十分高い
電圧、例えば２Ｖccを入力しなければＭＡをオンするこ
とができない。これ以下の場合にはゲートにかかる電圧
が小さくなり、効率が低下したりパワーＭＯＳＦＥＴの
オン抵抗が大きくなって効率を低下させることがある。
従ってＭＯＳＦＥＴのゲートでは、ゲートが破壊されな
い範囲でできるだけ高い電圧をかける必要がある。
【０００４】
【発明が解決しようとする課題】しかしながらこのよう
な従来のプリドライバＩＣ回路では、ノイズ等の影響に
より第１，第３のＦＥＴ又は第２，第４のＦＥＴがある
瞬間に同時にオン状態となる場合がある。このような状
態はアーム短絡と呼ばれている。又オンとなるＦＥＴを
切換える際にもＦＥＴの入力容量が大きく、又大電流化
するため、ＦＥＴを並列接続することからバッファの駆
動能力の不足によりアーム短絡が生じる場合がある。こ
のようなアーム短絡が生じればＦＥＴに大電流が流れる
ため、瞬時にパワーＭＯＳＦＥＴが破損してしまうとい
う欠点があった。
な従来のプリドライバＩＣ回路では、ノイズ等の影響に
より第１，第３のＦＥＴ又は第２，第４のＦＥＴがある
瞬間に同時にオン状態となる場合がある。このような状
態はアーム短絡と呼ばれている。又オンとなるＦＥＴを
切換える際にもＦＥＴの入力容量が大きく、又大電流化
するため、ＦＥＴを並列接続することからバッファの駆
動能力の不足によりアーム短絡が生じる場合がある。こ
のようなアーム短絡が生じればＦＥＴに大電流が流れる
ため、瞬時にパワーＭＯＳＦＥＴが破損してしまうとい
う欠点があった。
【０００５】本発明はこのような従来の問題点に着目し
てなされたものであって、アーム短絡の発生を未然に防
止できるようにすることを目的とする。
てなされたものであって、アーム短絡の発生を未然に防
止できるようにすることを目的とする。
【０００６】
【課題を解決するための手段】本願の請求項１の発明
は、一端が電源に共通接続される第１，第２のハイサイ
ド側ＭＯＳＦＥＴと、一端が接地側に共通接続され、他
端が前記第１，第２のＭＯＳＦＥＴの他端に夫々共通接
続される第３，第４のローサイド側ＭＯＳＦＥＴを有す
るＨブリッジ接続されたＭＯＳＦＥＴによるドライバ回
路を駆動するプリドライバ回路であって、前記Ｈブリッ
ジ回路の各片のＭＯＳＦＥＴのゲートに夫々出力端が接
続され、入力に応じて前記Ｈブリッジの互いに対称な前
記第１と第４又は第２と第３のＭＯＳＦＥＴを駆動する
第１〜第４の出力バッファと、発振回路と、前記発振回
路の出力によって断続的に充電されるコンデンサを有
し、入力電圧を昇圧して前記第１，第２の出力バッファ
へ供給する昇圧回路と、前記第１，第３の出力バッファ
の出力により前記第１，第３のＭＯＳＦＥＴの駆動を判
別し、夫々他方の出力バッファによるＦＥＴの駆動を停
止する第１，第３の出力モニタ回路と、前記第２，第４
の出力バッファの出力により第２，第４のＦＥＴの駆動
を判別し、夫々他方の出力バッファによるＦＥＴの駆動
を停止する第２，第４の出力モニタ回路と、を具備する
ことを特徴とするものである。
は、一端が電源に共通接続される第１，第２のハイサイ
ド側ＭＯＳＦＥＴと、一端が接地側に共通接続され、他
端が前記第１，第２のＭＯＳＦＥＴの他端に夫々共通接
続される第３，第４のローサイド側ＭＯＳＦＥＴを有す
るＨブリッジ接続されたＭＯＳＦＥＴによるドライバ回
路を駆動するプリドライバ回路であって、前記Ｈブリッ
ジ回路の各片のＭＯＳＦＥＴのゲートに夫々出力端が接
続され、入力に応じて前記Ｈブリッジの互いに対称な前
記第１と第４又は第２と第３のＭＯＳＦＥＴを駆動する
第１〜第４の出力バッファと、発振回路と、前記発振回
路の出力によって断続的に充電されるコンデンサを有
し、入力電圧を昇圧して前記第１，第２の出力バッファ
へ供給する昇圧回路と、前記第１，第３の出力バッファ
の出力により前記第１，第３のＭＯＳＦＥＴの駆動を判
別し、夫々他方の出力バッファによるＦＥＴの駆動を停
止する第１，第３の出力モニタ回路と、前記第２，第４
の出力バッファの出力により第２，第４のＦＥＴの駆動
を判別し、夫々他方の出力バッファによるＦＥＴの駆動
を停止する第２，第４の出力モニタ回路と、を具備する
ことを特徴とするものである。
【０００７】
【０００８】このような特徴を有する本願の請求項１の
発明によれば、発振回路の出力によって昇圧回路を動作
させ入力電圧を昇圧してハイサイド側の出力バッファに
供給する。そして対称なＦＥＴを交互に駆動するように
している。そして第１，第３の出力モニタ回路により第
１，第３の出力バッファ電圧が所定値を越えているかど
うかを検出し、所定値を越えている場合には夫々他方の
バッファによるＦＥＴの駆動を停止する。又第２，第４
の出力モニタ回路によっても夫々そのＦＥＴの駆動を判
別して他方の出力バッファによるＦＥＴの駆動を停止す
る。このように出力バッファの出力をモニタすることに
よってアーム短絡状態をなくすることができる。
発明によれば、発振回路の出力によって昇圧回路を動作
させ入力電圧を昇圧してハイサイド側の出力バッファに
供給する。そして対称なＦＥＴを交互に駆動するように
している。そして第１，第３の出力モニタ回路により第
１，第３の出力バッファ電圧が所定値を越えているかど
うかを検出し、所定値を越えている場合には夫々他方の
バッファによるＦＥＴの駆動を停止する。又第２，第４
の出力モニタ回路によっても夫々そのＦＥＴの駆動を判
別して他方の出力バッファによるＦＥＴの駆動を停止す
る。このように出力バッファの出力をモニタすることに
よってアーム短絡状態をなくすることができる。
【０００９】
【発明の実施の形態】図１は本発明の第１の実施の形態
によるプリドライバ回路の構成を示すブロック図であ
る。本図において、前述した従来例と同一部分は同一符
号を付して詳細な説明を省略する。この実施の形態にお
いては前述した従来の論理回路９に代えて論理回路２１
を有している。又第１〜第４の出力バッファ１０〜１３
の動作状態を識別するための出力モニタ回路２２〜２５
が設けられる。出力モニタ回路２２は第１の出力バッフ
ァ１０の出力電圧が所定値、例えば１．４Ｖを越えてい
るときに第１のパワーＭＯＳＦＥＴＭＡを駆動している
ものと判別するものである。同様にして出力モニタ回路
２３は第２の出力バッファ１１により第２のパワーＭＯ
ＳＦＥＴＭＢが駆動されていることを検出するものであ
り、出力モニタ回路２４，２５は夫々第３，第４の出力
バッファ１２，１３により第３，第４のパワーＭＯＳＦ
ＥＴＭＣ，ＭＤが駆動されている状態を検出するもので
ある。そして論理回路２１にはこのアーム短絡を防止す
るための論理回路が含まれている。
によるプリドライバ回路の構成を示すブロック図であ
る。本図において、前述した従来例と同一部分は同一符
号を付して詳細な説明を省略する。この実施の形態にお
いては前述した従来の論理回路９に代えて論理回路２１
を有している。又第１〜第４の出力バッファ１０〜１３
の動作状態を識別するための出力モニタ回路２２〜２５
が設けられる。出力モニタ回路２２は第１の出力バッフ
ァ１０の出力電圧が所定値、例えば１．４Ｖを越えてい
るときに第１のパワーＭＯＳＦＥＴＭＡを駆動している
ものと判別するものである。同様にして出力モニタ回路
２３は第２の出力バッファ１１により第２のパワーＭＯ
ＳＦＥＴＭＢが駆動されていることを検出するものであ
り、出力モニタ回路２４，２５は夫々第３，第４の出力
バッファ１２，１３により第３，第４のパワーＭＯＳＦ
ＥＴＭＣ，ＭＤが駆動されている状態を検出するもので
ある。そして論理回路２１にはこのアーム短絡を防止す
るための論理回路が含まれている。
【００１０】図２はこの論理回路２１の詳細な構成を示
す回路図である。本図において入力バッファ４〜７の出
力は夫々直接アンド回路３１〜３４の一端に接続されて
いる。又アーム短絡を防止するため入力バッファ４，６
の出力はアンド回路３５に、入力バッファ５，７の出力
はアンド回路３６に接続され、これらの出力とイネーブ
ル入力用の入力バッファ８の出力はオア回路３７に入力
される。オア回路３７はその論理和出力を全ての出力バ
ッファ１０〜１３からの駆動を停止するための停止信号
としてノア回路３８〜４１に入力する。又出力バッファ
１０〜１３の出力をモニタする出力モニタ回路２２〜２
５の出力が、これらのノア回路３８〜４１に入力され
る。即ち図示のように出力モニタ回路２２の出力はノア
回路４０に、出力モニタ回路２３の出力はノア回路４１
に、出力モニタ回路２４の出力はノア回路３８に、出力
モニタ回路２５の出力はノア回路３９に入力される。ノ
ア回路３８〜４１は夫々いずれかの入力がＨレベルとな
ったときにアンド回路３１〜３４の出力をＬレベルとし
てアーム短絡を防止するように構成されている。このよ
うに出力モニタ回路により出力バッファの出力を直接検
出することにより、瞬時的にアーム短絡の発振を未然に
防止することができる。
す回路図である。本図において入力バッファ４〜７の出
力は夫々直接アンド回路３１〜３４の一端に接続されて
いる。又アーム短絡を防止するため入力バッファ４，６
の出力はアンド回路３５に、入力バッファ５，７の出力
はアンド回路３６に接続され、これらの出力とイネーブ
ル入力用の入力バッファ８の出力はオア回路３７に入力
される。オア回路３７はその論理和出力を全ての出力バ
ッファ１０〜１３からの駆動を停止するための停止信号
としてノア回路３８〜４１に入力する。又出力バッファ
１０〜１３の出力をモニタする出力モニタ回路２２〜２
５の出力が、これらのノア回路３８〜４１に入力され
る。即ち図示のように出力モニタ回路２２の出力はノア
回路４０に、出力モニタ回路２３の出力はノア回路４１
に、出力モニタ回路２４の出力はノア回路３８に、出力
モニタ回路２５の出力はノア回路３９に入力される。ノ
ア回路３８〜４１は夫々いずれかの入力がＨレベルとな
ったときにアンド回路３１〜３４の出力をＬレベルとし
てアーム短絡を防止するように構成されている。このよ
うに出力モニタ回路により出力バッファの出力を直接検
出することにより、瞬時的にアーム短絡の発振を未然に
防止することができる。
【００１１】
【００１２】
【発明の効果】以上詳細に説明したように本発明によれ
ば、いずれもノイズや論理回路の誤動作の場合や、電源
投入直後にあってもアーム短絡を防止することができ、
高価なパワーＭＯＳＦＥＴが破壊する可能性をなくする
ことができるという効果が得られる。
ば、いずれもノイズや論理回路の誤動作の場合や、電源
投入直後にあってもアーム短絡を防止することができ、
高価なパワーＭＯＳＦＥＴが破壊する可能性をなくする
ことができるという効果が得られる。
【図１】本発明の第１の実施の形態によるプリドライバ
ＩＣの全体構成を示す回路図である。
ＩＣの全体構成を示す回路図である。
【図２】この実施の形態の主要部を示す回路図である。
【図３】従来のプリドライバＩＣの構成を示すブロック
図である。
図である。
１ モータ ２，２０，５０ プリドライバＩＣ ４〜８ 入力バッファ ９，２１ 論理回路 １０〜１３ 出力バッファ １４ 発振回路 １５ 昇圧回路 ２２〜２５ 出力モニタ回路 ＭＡ，ＭＢ，ＭＣ，ＭＤ パワーＭＯＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大渡 恵史 京都府京都市右京区花園土堂町10番地 オムロン株式会社内 (56)参考文献 特開 平５−6966（ＪＰ，Ａ) 特開 平３−228426（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/16 H03K 17/06 H03K 17/687
Claims (1)
- 【請求項１】 一端が電源に共通接続される第１，第２
のハイサイド側ＭＯＳＦＥＴと、一端が接地側に共通接
続され、他端が前記第１，第２のＭＯＳＦＥＴの他端に
夫々共通接続される第３，第４のローサイド側ＭＯＳＦ
ＥＴを有するＨブリッジ接続されたＭＯＳＦＥＴによる
ドライバ回路を駆動するプリドライバ回路であって、 前記Ｈブリッジ回路の各片のＭＯＳＦＥＴのゲートに夫
々出力端が接続され、入力に応じて前記Ｈブリッジの互
いに対称な前記第１と第４又は第２と第３のＭＯＳＦＥ
Ｔを駆動する第１〜第４の出力バッファと、 発振回路と、 前記発振回路の出力によって断続的に充電されるコンデ
ンサを有し、入力電圧を昇圧して前記第１，第２の出力
バッファへ供給する昇圧回路と、 前記第１，第３の出力バッファの出力により前記第１，
第３のＭＯＳＦＥＴの駆動を判別し、夫々他方の出力バ
ッファによるＦＥＴの駆動を停止する第１，第３の出力
モニタ回路と、 前記第２，第４の出力バッファの出力により第２，第４
のＦＥＴの駆動を判別し、夫々他方の出力バッファによ
るＦＥＴの駆動を停止する第２，第４の出力モニタ回路
と、を具備することを特徴とするプリドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287947A JP2893633B2 (ja) | 1996-10-30 | 1996-10-30 | プリドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287947A JP2893633B2 (ja) | 1996-10-30 | 1996-10-30 | プリドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135807A JPH10135807A (ja) | 1998-05-22 |
| JP2893633B2 true JP2893633B2 (ja) | 1999-05-24 |
Family
ID=17723804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8287947A Expired - Lifetime JP2893633B2 (ja) | 1996-10-30 | 1996-10-30 | プリドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893633B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109245625B (zh) * | 2018-11-21 | 2024-07-23 | 广东嘉腾机器人自动化有限公司 | 一种防止无刷电机共态导通电路 |
| CN109309473B (zh) * | 2018-11-21 | 2024-06-21 | 广东嘉腾机器人自动化有限公司 | 一种防止有刷电机共态导通电路 |
-
1996
- 1996-10-30 JP JP8287947A patent/JP2893633B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135807A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2609852B2 (ja) | 充電ポンプ回路 | |
| US7592831B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| US20050168206A1 (en) | Bootstrap capacitor refresh circuit | |
| US5874847A (en) | Charge pump circuit for controlling a pair of drive transistors | |
| JP2893633B2 (ja) | プリドライバ回路 | |
| JP2773476B2 (ja) | 負荷制御電源装置 | |
| US6429635B2 (en) | Drive circuit for insulated gate type FETs | |
| US20080136466A1 (en) | Semiconductor Integrated Circuit Driving External FET and Power Supply Incorporating the Same | |
| JP3473007B2 (ja) | モータ駆動装置 | |
| US6876531B2 (en) | Device for detecting failure of field effect transistor | |
| JP3314473B2 (ja) | パワーｍｏｓｆｅｔの制御装置 | |
| JP3643298B2 (ja) | 出力回路 | |
| JP3687451B2 (ja) | 負荷駆動装置 | |
| US6229339B1 (en) | Circuit for driving switching element | |
| JPH05243945A (ja) | モータ駆動用集積回路 | |
| US7102416B2 (en) | High side switching circuit | |
| US20040017168A1 (en) | Motor driving device for supplying driving current to a three-phase motor through output transistors | |
| JP3977332B2 (ja) | スプリアス情報のセンスを防止するアクティブインピーダンスを有するパワー制御集積回路 | |
| US20040227193A1 (en) | Mosfet gate driver with a negative gate bias voltage | |
| JP3443136B2 (ja) | モータの大地短絡検出回路 | |
| JPH05328782A (ja) | モータロック保護付ｄｃブラシレスモータ駆動装置 | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| JPH10135805A (ja) | プリドライバ回路 | |
| KR100245594B1 (ko) | 직류모터의 구동 제어회로 | |
| JP4036685B2 (ja) | ハーフブリッジ形インバータ回路 |