JP4862126B2 - モータ駆動装置及びモータ駆動方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、モータを制御して駆動するモータ駆動装置に関する。
【０００２】
【従来の技術】
従来の医療用ポンプ、例えば、シリンジポンプは、薬液を送り出すための動力源としてステッピングモータ、ブラシレスモータ等のモータが使われている。このモータは、消費電力の低減のためにパルス幅変調制御（ＰＷＭ）方式で駆動されるものが多い。
【０００３】
従来のモータ駆動装置１００は、図１０に示すように、コイル１０１とコイル１０２とを備え、二相ステッピングモータを駆動するものである。モータ駆動装置１００は、マイコンからの信号によってコイル１０１の励磁の切り替えを行う第一励磁切替回路１０３と、マイコンからの信号によってコイル１０２の励磁の切り替えを行う第二励磁切替回路１０４と、マイコンからの信号に応じてＰＷＭ制御を行って駆動用電圧を出力する電圧切替部１０５と、第一励磁切替回路１０３及び第二励磁切替回路１０４と電圧切替部１０５との間に介在するとともに電圧切替部１０５から出力される駆動用電圧を平滑してパルス電圧を第一励磁切替回路１０３及び第二切替回路１０４に印加する平滑回路１０６と、を備える。
【０００４】
電圧切替部１０５は、マイコンからの信号に応じてＰＷＭ振動信号を出力するＤＣ−ＤＣコンバータ集積回路１０７（以下、単にＩＣ１０７という。）と、ＩＣ１０７から出力されるＰＷＭ振動信号を増幅する抵抗内蔵トランジスタ１０８と、抵抗内蔵トランジスタ１０８で増幅されたＰＷＭ振動信号に基づいて直流電源をスイッチングするＦＥＴ１０９と、を備える。ＩＣ１０７は、マイコンから制御信号が入力されると、ステッピングモータの一パルスより非常に小さい周期のＰＷＭ振動信号を出力するものである。抵抗内蔵トランジスタ１０８は、ＩＣ１０７から出力されるＰＷＭ振動信号を増幅して、ＦＥＴ１０９のゲート電極に出力するものである。ＦＥＴ１０９はＰチャネル型の電界効果トランジスタである。ＦＥＴ１０９は、抵抗内蔵トランジスタ１０８から出力されるＰＷＭ振動信号がハイレベルである場合にオフ動作し電源電流をオフにし、ＰＷＭ振動信号がローレベルである場合にオン動作し電源電流をオンにする。ＦＥＴ１０９がオン・オフすることによって、ＰＷＭ振動信号と同期して振動する駆動用電圧が電圧切替部１０５から平滑回路１０６に出力される。電圧切替部１０５によるＰＷＭ制御によって、電圧切替部１０５から出力される駆動用電圧の平均的な値は、電源電圧より低い値となる。
【０００５】
平滑回路１０６はインダクタ１１０を備えており、インダクタ１１０によって駆動用電圧を平滑化するものである。平滑回路１０６は、駆動用電圧を平滑化することで、駆動用電圧が整形されてなるパルス電圧を出力する。第一励磁切替回路１０３及び第二切替回路１０４は、平滑回路１０６を通してパルス電圧が印加される。
【０００６】
パルス電圧によってコイル１０１，１０２に電流が流れるが、第一励磁切替回路１０３及び第二励磁切替回路１０４は、それぞれのコイル１０１，１０２に電流の通電向きを切り替えるものである。即ち、第一励磁切替回路１０３は、平滑回路１０６に並列接続された一対の線路に、パルス電圧をスイッチングするためのスイッチング素子として線路ごとに二個のＦＥＴ１１１，１１４及びＦＥＴ１１３，１１２を接続し、ＦＥＴ１１１，１１４の接続点とＦＥＴ１１３，１１２の接続点どうしをコイル１０１にて橋絡した構成をなす。また、フライホイール電流の通電路を考慮してどのＦＥＴ１１１〜１１４にもパルス電圧による電流の通電方向とは逆向きにフライホイールダイオード１２１〜１２４が並列接続されている。
【０００７】
第二励磁切替回路１０４も第一励磁切替回路１０３とほぼ同様に、平滑回路１０６に直列接続された一対の線路に、パルス電圧をスイッチングするためのスイッチング素子として線路ごとに二個のＦＥＴ１３１，１３４とＦＥＴ１３３，１３２を接続し、ＦＥＴ１３１，１３４の接続点及びＦＥＴ１３３，１３２の接続点どうしをコイル１０２にて橋絡した構成をなす。また、フライホイール電流の通電路を考慮してどのＦＥＴ１３１〜１３４にもパルス電圧による電流の通電方向とは逆向きにフライホイールダイオード１４１〜１４４が並列接続されている。
【０００８】
そして、マイコンに接続されている端子１５１は、ＦＥＴ１１２のゲート電極に接続されているとともに、インバータを介してＦＥＴ１１１のゲート電極に接続されている。マイコンに接続されている端子１５２は、ＦＥＴ１１４のゲート電極に接続されているとともに、インバータを介して１１３のゲート電極に接続されている。マイコンに接続されている端子１５３は、ＦＥＴ１３２のゲート電極に接続されているとともに、インバータを介してＦＥＴ１３１のゲート電極に接続されている。マイコンに接続されている端子１５４は、ＦＥＴ１３４に接続されているとともに、インバータを介してＦＥＴ１３３に接続されている。
【０００９】
そして、マイコンが電圧切替部１０５に信号を出力することによって、電圧切替部１０５から平滑回路１０６に駆動用電圧を出力し、駆動用電圧が平滑回路１０６で平滑化されて、コイル１０１，１０２にパルス電圧が印加される。更に、マイコンが、端子１５１から端子１５４の順に繰り返して、ステッピングモータの四分の一周期ごとにコイル通電電流を切り替えることによって、コイル１０１，１０２の励磁が切り替わる。これにより、ステッピングモータが回転する。
【００１０】
【発明が解決しようとする課題】
しかしながら、近年の高齢化社会においては、携帯用の医療機器が注目されており、医療用ポンプにおいても携帯用の医療用ポンプの開発が要請されている。このため、医療用ポンプの小型化に応じて従来のモータ駆動装置１００についても小型化する必要がある。
【００１１】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、携帯用の医療用ポンプに搭載される小型化されたモータ駆動装置を提供することである。
【００１２】
【課題を解決するための手段】
本発明者は、上記課題を解決すべく鋭意検討した結果、モータ駆動装置１００に備えられる電圧切替部１０５及び平滑回路１０６は、種々の汎用機器のいずれにも使用されることを目的として設計されていることに着目し、以下のような着想を得た。
【００１３】
即ち、従来のモータ駆動装置１００に備えられる電圧切替部１０５は、ＰＷＭ制御することで電源電圧を降圧して駆動用電圧を出力するものであり、平滑回路１０６はその駆動用電圧を平滑化してパルス電圧を印加するものである。従って、モータ駆動装置１００に備えられる電圧切替部１０５及び平滑回路１０６は、振動した（即ち、整形されていない）駆動用電圧が印加されると誤動作を起こすような汎用機器に対して電源電圧より低い駆動用電圧を印加するものであり、種々の汎用機器のいずれにも使用されることを目的として設計されている。このように、電圧切替部１０５及び平滑回路１０６は、モータ専用に駆動電圧を印加することを目的として設計されていないため、モータ駆動装置として使用する場合、電圧切替部１０５及び平滑回路１０６の中には無駄な素子が存在する。このため、電圧切替部１０５及び平滑回路１０６を構成する無駄な素子を省くことによってモータ駆動装置の小型化が図れるという着想に至り、この着想に基づいて以下のように本発明を完成した。
【００１４】
請求項１記載の発明は、例えば図１又は図３等に示すように、制御部（例えば、制御回路３）からの信号に基づいてモータ（例えば、ステッピングモータ５）を駆動するドライブパルスを出力するモータ駆動装置（例えば、モータ駆動装置１）であって、モータの駆動コイル（例えば、コイル２１及びコイル２２）に接続されて、モータの駆動コイルの励磁の切り替えを行う励磁切替部（例えば、励磁切替部１６）と、前記制御部から信号（例えば、低電圧用のパルス信号）が入力されるＤＣ−ＤＣコンバータ集積回路（例えば、ＩＣ３３）と、該ＤＣ−ＤＣコンバータ集積回路からの出力信号（例えば、ＰＷＭ振動信号）に基づいて電源電流をスイッチングするスイッチング素子（例えば、ＦＥＴ３１）とを備えてドライブパルスを前記励磁切替部に出力するパルス出力部（例えば、電圧切替部１５）とを備え、前記パルス出力部に、前記励磁切替部と並列で、かつ、該励磁切替部と電流の流れる方向が逆となるようにダイオード（例えば、ダイオードＤ１）が配置され、前記パルス出力部に前記ドライブパルスの波形を整形するためのインダクタを有する平滑回路を設けることなく、平滑回路により波形が整形されていない前記ドライブパルスを前記モータのインダクタである前記駆動コイルに印加し、前記パルス出力部のスイッチング素子をオフとして前記駆動コイルへの電圧の印加を止めた際に、駆動コイルから生じる誘導電流を前記ダイオードに流すことを特徴とする。
【００１５】
請求項１記載の発明によれば、モータの駆動コイルに励磁切替部が接続されているため、励磁切替部を介してパルス出力部から駆動コイルにドライブパルスが印加される。ここで、パルス出力部のスイッチング素子がオフとしてパルス電圧の印加が止まった場合に、駆動コイルから誘導電流が生じる。そして、励磁切替部に流れる電流と方向が逆となるようにダイオードが励磁切替部に並列で配置されているため、この誘導電流がダイオードに流れることで、誘導電流が励磁切替部を介して駆動コイルに回帰する。従って、誘導電流がパルス出力部（即ち、スイッチング素子及びＤＣ−ＤＣコンバータ集積回路）に流れず、パルス出力部の破損が防止される。このように、励磁切替部と並列にただ一つのダイオードが配置されているだけで、誘導電流が駆動コイルに回帰するため、励磁切替部には従来のようの第一励磁切替回路１０３及び第二励磁切替回路１０４のように四つのフライホイールダイオードを必要としない。従って、本発明に係るモータ駆動装置では、従来と比較してもダイオードの数が少ない。そのため、安価でありかつ小型なモータ駆動装置が提供される。
【００１６】
また、パルス出力部から出力されるパルス電圧はインダクタで整形されないが、そのパルス電圧はモータの駆動コイルに印加されるため、駆動コイルにて整形される。従って、従来のようにインダクタ１１０を具備する平滑回路１０６がなくとも、モータは正常に動作する。即ち、本発明に係るモータ駆動装置は、モータ専用の装置として設計されたものであり、従来と比較しても平滑回路１０６の分だけ装置の小型化が図れるとともに、装置が安価になる。
【００１７】
請求項２記載の発明は、例えば図３に示すように、請求項１記載のモータ駆動装置であって、前記励磁切替部には、モータの駆動コイルへの電流の切替を行うための複数のスイッチング素子（ＦＥＴ４１〜ＦＥＴ４４及びＦＥＴ５１〜ＦＥＴ５４）が備えられ、前記励磁切替部の各スイッチング素子に対応してフライホイールダイオードを設けることなく、前記パルス出力部のスイッチング素子がオフの状態の際に、前記励磁切替部のスイッチング素子のオンオフの切替を行うことにより、前記パルス出力部のスイッチング素子のオフ時に駆動コイルから生じる誘導電流が流れる前記ダイオードを前記励磁切替部のスイッチング素子のフライホイールダイオードに代えて機能させることを特徴とする。
【００１８】
請求項２記載の発明によれば、パルス出力部のスイッチング素子がオフ状態であるため、励磁切替部にはパルス電圧が出力されておらず、駆動コイルにも電圧が印加されていない。従って、励磁切替部のスイッチング素子がオンオフの切替を行っても、駆動コイルに電圧が印加されていないからコイルから誘導電流が生じない。ところで、従来では、コイル１０１又はコイル１０２に電圧が印加されている際に励磁切替部（即ち、第一励磁切替回路１０３及び第二励磁切替回路１０４）がコイル１０１又はコイル１０２の励磁を切り替えることにより誘導電流が生じ、その誘導電流がフライホイールダイオード（即ち、ダイオード１２１〜ダイオード１２４又はダイオード１４１〜ダイオード１４４）を流れることで励磁切替部のスイッチング素子（即ち、ＦＥＴ１１１〜ＦＥＴ１１４又はＦＥＴ１３１〜ＦＥＴ１３４）の破損を抑えていた。しかしながら、本発明では、駆動コイルに電圧が印加されていない際に励磁切替部のスイッチング素子のオンオフを切り替えることで、駆動コイルの誘導電流の発生が抑えられ、励磁切替部のスイッチング素子の破損が抑えられる。そのため、本発明では、駆動コイルに電圧が印加されていない際に励磁切替部のスイッチング素子のオンオフを切り替えることが、フライホイールダイオードに代えて機能し、フライホイールダイオードを必要としない。従って、本発明に係るモータ駆動装置は、従来と比較しても小型であり、安価なものとなる。
【００１９】
請求項３記載の発明は、請求項１又は２記載のモータ駆動装置であって、前記パルス出力部のスイッチング素子は、前記ＤＣ−ＤＣコンバータ集積回路からの信号線と、前記制御部からの信号線とが論理回路を介して両方接続され、前記ＤＣ−ＤＣコンバータ集積回路からの信号と、前記制御部からの信号との二つの信号のうちの一方の信号に基づいて波高が低い低電圧のパルスを出力し、他方の信号に基づいて前記低電圧のパルスよりも波高が高い高電圧のパルスを出力することを特徴とする。
【００２０】
請求項３記載の発明によれば、スイッチング素子にはＤＣ−ＤＣコンバータ集積回路からの信号線が論理回路を介して接続されているため、従来のようにＩＣ１０７から出力される信号を増幅するための抵抗内蔵トランジスタ１０８を設けずとも良い。従って、抵抗内蔵トランジスタ１０８の分だけ、小型でかつ安価なモータ駆動装置が提供される。更に、論理回路がスイッチング素子に接続されることで、ＤＣ−ＤＣコンバータ集積回路或いは制御部からの信号によって、スイッチング素子がオンオフし、パルス出力部から低電圧のパルス及び高電圧のパルスの出力が可能となる。
【００２１】
請求項４記載の発明は、請求項２記載のモータ駆動装置を用いたモータ駆動方法であって、一ステップ角毎にモータを回転させるためにモータの駆動コイルの励磁を切り替える際に、前記パルス出力部のスイッチング素子がオフされて、前記励磁切替部に電圧が印加されていない状態で、前記励磁切替部の各スイッチング素子のオンオフの切り替えを行うことを特徴とする。
【００２２】
請求項４記載の発明によれば、パルス出力部のスイッチング素子がオフ状態であるため、励磁切替部にはパルス電圧が出力されておらず、駆動コイルにも電圧が印加されていない。従って、励磁切替部のスイッチング素子がオンオフの切替を行っても、駆動コイルに電圧が印加されていないからコイルから誘導電流が生じない。従って、請求項２記載の発明と同様に、本発明では、従来のようにフライホイールダイオードを必要としない。従って、安価でありかつ小型なモータ駆動装置が提供される。
【００２３】
請求項５記載の発明は、請求項３記載のモータ駆動装置を用いたモータ駆動方法であって、前記モータの回転状態に対応して、前記低電圧のパルス電圧と、前記高電圧のパルス電圧とを切り替えてモータの駆動コイルに印加することを特徴とする。
【００２４】
請求項５記載の発明によれば、モータの回転状態に応じて、低電圧のパルス電圧と、高電圧のパルス電圧とを切り替えるため、消費電力の低下が図られる。
【００２５】
【発明の実施の形態】
以下に、本発明に係るモータ駆動装置について、図面を用いて具体的な態様を説明する。ただし、発明の範囲を図示例に限定するものではない。
【００２６】
モータ駆動装置１は、図１に示すように、本発明に係るモータ駆動装置が適用されたものであり、ステッピングモータ５を制御するものである。
【００２７】
モータ駆動装置１は、ステッピングモータ５に取り付けられたホール素子２ａ，２ｂと、モータ駆動装置１全体を制御するための制御回路３と、制御回路３に電気的に接続された駆動回路４とを備えており、ステッピングモータ５を９０度毎に駆動するようになっている。
【００２８】
図２に示すように、ステッピングモータ５は、外装ケースとなるハウジング６と、Ｎ／Ｓ二極で円柱状に形成されるとともに回転自在となってハウジング６に収納されたロータ８と、ロータ８の回転軸心と一直線上になってロータ８に固定されているとともに回転出力軸となるシャフト９と、ロータ８の周囲に配設された二相のコイル２１，２２とを備え、ステップ角９０度づつ回転するようなコイル配置となっている。
【００２９】
ホール素子２ａ，２ｂは、ハウジング６の内周面に９０度ずらして設けられており、ロータ８の回転位置を検知できるようになっている。具体的には、図２（ａ）に示すＮ−Ｓパターン、（ｂ）に示すＮ−Ｎパターン、（ｃ）に示すＳ−Ｎパターン、（ｄ）に示すＳ−Ｓパターンの四つの位置を検知するようになっている。
【００３０】
ホール素子２ａ，２ｂはそれぞれ、図１に示すように、ホール素子２ａ，２ｂから出力される信号を増幅するアンプ１０ａ，１０ｂに接続されている。アンプ１０ａ，１０ｂはそれぞれ、Ａ／Ｄ変換器１１ａ，１１ｂに接続されている。
【００３１】
制御回路３は、ＣＰＵ１２と、このＣＰＵ１２にシステムバスを介して接続されたＲＯＭ１３及びＲＡＭ１４とを備える。Ａ／Ｄ変換器１１ａ，１１ｂは、信号の入出力を行うインターフェースを介してシステムバスに接続されている。ホール素子２ａ，２ｂにて検出されたロータ８の回転位置に関する信号が、アンプ１０ａ，１０ｂ、Ａ／Ｄ変換器１１ａ，１１ｂ及びインターフェースを介してＣＰＵ１２に出力され、ＣＰＵ１２の演算処理に用いられる。ＣＰＵ１２は、ＲＡＭ１４を作業領域としてＲＯＭ１３に格納されたプログラムに従い演算を行うとともに、ホール素子２ａ，２ｂから入力される信号に基づいて種々の演算処理を行う。そして、ＣＰＵ１２は、演算結果に応じた信号をインターフェースを介して駆動回路４に出力するようになっている。
【００３２】
駆動回路４は、ＣＰＵ１２からの信号に従ってコイル２１，２２の励磁（即ち、極）の切り替えを行う励磁切替部１６と、ＣＰＵ１２からの信号に従って励磁切替部１６に印加する電圧を切り替える電圧切替部１５とを備えている。駆動回路４について図３に基づいて詳細に説明する。
【００３３】
電圧切替部１５は、図３に示すように、ダイオードＤ１と、ダイオードＤ２と、ＦＥＴ３１と、ＮＯＲ回路３２と、ＤＣ−ＤＣコンバータ集積回路３３（以下、ＩＣ３３と述べる。）と、抵抗Ｒ１〜抵抗Ｒ４と、コンデンサＣ１〜コンデンサＣ３とを備えている。
【００３４】
ダイオードＤ２のアノードは、直流電源ＤＣｉｎに接続されており、直流電源ＤＣｉｎからの電流を整流する機能を有する。ダイオードＤ２のカソードは、ＩＣ３３のＶｃｃ端子に接続されている。更に、ＩＣ３３のＣＴＬ端子は、ＣＰＵ１２に接続されており、ＣＰＵ１２から信号が入力されるようになっている。ＩＣ３３のＩＢ端子は抵抗Ｒ４の一方の端子に接続されており、抵抗Ｒ４の他方の端子は接地された配線３４に接続されている。ＩＣ３３のＧＮＤ端子は配線３４に接続されている。ＩＣ３３のＯＳＣ端子は、抵抗Ｒ３の一方の端子に接続されているとともに、コンデンサＣ３の一方の端子に接続されている。抵抗Ｒ３及びコンデンサＣ３の他方の端子は、配線３４に接続されている。ＩＣ３３のＦＢ端子は、コンデンサＣ２の一方の端子に接続されており、コンデンサＣ２の他方の端子は、配線３４に接続されている。ＩＣ３３の−ＩＮ端子は、抵抗Ｒ２の一方の端子及び抵抗Ｒ１の一方の端子に接続されている。抵抗Ｒ２の他方の端子は、配線３４に接続されている。抵抗Ｒ１の他方の端子は、ＦＥＴ３１のソース電極に接続された配線３５に接続されている。
【００３５】
ＩＣ３３のＯＵＴ端子は、信号線を介してＮＯＲ回路３２の一方の入力端子に接続されている。ＮＯＲ回路３２の他方の入力端子は、信号線を介してＣＰＵ１２に接続されており、ＣＰＵ１２から信号がＮＯＲ回路３２に入力されるようになっている。
【００３６】
ＮＯＲ回路３２の出力端子は、ＦＥＴ３１のゲート電極に接続されている。ＦＥＴ３１のソース電極は、ダイオードＤ２のカソードに接続されている。ＦＥＴ３１のドレイン電極は、配線３５に接続されている。ＦＥＴ３１は、Ｐチャネル型の電界効果トランジスタであり、電源電流のオン・オフを切り替えるスイッチング素子として機能する。
【００３７】
更に、配線３５には、コンデンサＣ１の一方の端子及びダイオードＤ１のカソードが接続されており、配線３４には、コンデンサＣ１の他方の端子及びダイオードＤ１のアノードが接続されている。コンデンサＣ１及びダイオードＤ１は、配線３５と配線３４との間を並列に接続されている。
【００３８】
励磁切替部１６は、コイル２１の励磁の切り替えを行う第一励磁切替回路１６Ａと、コイル２２の励磁の切り替えを行う第二励磁切替回路１６Ｂとを備えている。第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂは、四つの電界効果トランジスタを基本構成としたＨ型ブリッジ回路であり、ダイオードＤ１と並列になるように配線３５と配線３４との間に接続されている。
【００３９】
即ち、第一励磁切替回路１６Ａは、ＦＥＴ４１〜ＦＥＴ４４と、インバータ４５，４６とを備えており、第二励磁切替回路１６Ｂは、ＦＥＴ５１〜ＦＥＴ５４と、インバータ５５，５６とを備えている。ＦＥＴ４１，４２，５１，５２は、Ｐチャネル型の電界効果トランジスタであり、ＦＥＴ４３，４４，５３，５４は、Ｎチャネル型の電界効果トランジスタである。
【００４０】
第一励磁切替回路１６Ａにおいては、ＦＥＴ４１，４２のソース電極は、配線３５に接続されている。ＦＥＴ４１のドレイン電極はＦＥＴ４３のドレイン電極に接続されている。ＦＥＴ４２のドレイン電極はＦＥＴ４４のドレイン電極に接続されている。ＦＥＴ４３，４４のソース電極は配線３４に接続されている。そして、ＦＥＴ４１とＦＥＴ４３との接続点にコイル２１の一方が接続され、ＦＥＴ４２とＦＥＴ４４との接続点にコイル２１の他方が接続されて、コイル２１がこれら接続点に橋絡している。また、ＦＥＴ４１のゲート電極は、インバータ４５を介して入力端子６１に接続されており、ＦＥＴ４４のゲート電極は入力端子６１に接続されている。ＦＥＴ４２のゲート電極は、インバータ４６を介して入力端子６２に接続されており、ＦＥＴ４３のゲート電極は入力端子６２に接続されている。
【００４１】
第二励磁切替回路１６Ｂにおいては、ＦＥＴ５１，５２のソース電極は、配線３５に接続されている。ＦＥＴ５１のドレイン電極は、ＦＥＴ５３のドレイン電極に接続されている。ＦＥＴ５２のドレイン電極はＦＥＴ５４のドレイン電極に接続されている。ＦＥＴ５３，５４のソース電極は配線３４に接続されている。ＦＥＴ５１とＦＥＴ５３との接続点にコイル２２の一方が接続され、ＦＥＴ５２とＦＥＴ５４との接続点にコイル２２の他方が接続されて、コイル２２がこれら接続点に橋絡している。ＦＥＴ５１のゲート電極は、インバータ５５を介して入力端子６３に接続されており、ＦＥＴ５４のゲート電極は入力端子６３に接続されている。ＦＥＴ５２のゲート電極は、インバータ５６を介して入力端子６４に接続されており、ＦＥＴ５３のゲート電極は入力端子６４に接続されている。
【００４２】
入力端子６１，６２，６３，６４にはＣＰＵ１２が接続されており、それぞれの端子にはＣＰＵ１２から信号が入力されるようになっている。
【００４３】
以上のような構成にあっては、各素子及び各回路は以下のような機能を有する。ＩＣ３３は、ＣＰＵ１２からＣＴＬ端子に低電圧用パルス信号（ハイレベルの信号）が入力されると、ＰＷＭ振動信号をＯＵＴ端子からＮＯＲ回路３２に出力するようになっている。ＮＯＲ回路３２は、ＣＰＵ１２から高電圧用パルス信号（ハイレベルの信号）が入力されているか、または、入力されたＰＷＭ振動信号がハイレベルの場合にはローレベルの信号をＦＥＴ３１のゲート電極に出力するようになっている。ＦＥＴ３１は、直流電源ＤＣｉｎのスイッチングを行うものであり、ＮＯＲ回路３２からローレベルの信号が入力されるとオン動作し、直流電源ＤＣｉｎと配線３５を通電し、一方、ＮＯＲ回路３２からハイレベルの信号が入力されるとオフ動作し、直流電源ＤＣｉｎから配線３５を遮断する。
【００４４】
詳細に説明すると、ＣＰＵ１２から高電圧用パルス信号が出力されており、かつ、ＣＰＵ１２から低電圧用パルス信号が出力されていない場合には、ＦＥＴ３１はオン動作し、直流電源ＤＣｉｎのレベルの電圧（高電圧）が第一励磁切替回路１６Ａ（即ち、ＦＥＴ４１，４２のソース電極）及びに第二励磁切替回路１６Ｂ（即ち、ＦＥＴ５１，５２のソース電極）に印加されることになる。即ち、図４（ａ）に示すように、ＣＰＵ１２から高電圧用パルス信号が出力されており、かつ、ＣＰＵ１２から低電圧用パルス信号が出力されていない場合には、電圧切替部１５から第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂへ波高が高い高電圧のドライブパルスが出力される。
【００４５】
一方、ＣＰＵ１２から低電圧用パルス信号が出力されており、かつ、ＣＰＵ１２から高電圧用パルス信号が出力されていない場合、ＩＣ３３からＮＯＲ回路３２を介してＦＥＴ３１へＰＷＭ振動信号が出力される。ＦＥＴ３１は、ＰＷＭ振動信号によってオン・オフを繰り返し（即ち、ＩＣ３３から出力されるＰＷＭ振動信号がハイレベルの場合オン動作し、ＰＷＭ振動信号がローレベルの場合オフ動作する）、直流電源ＤＣｉｎから配線３５の通電・遮断を繰り返す。従って、ＦＥＴ３１から配線３５にはＰＷＭ振動信号と同期して振動した振動電圧が印加されるが、振動電圧の平均的な値は直流電源ＤＣｉｎより低いものとなり、振動電圧はひとかたまりのドライブパルスとして、第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに印加される。即ち、図４（ｂ）に示すように、ＣＰＵ１２から低電圧用パルス信号が出力されており、かつ、ＣＰＵ１２から高電圧用パルス信号が出力されていない場合、電圧切替部１５から第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂへ波高が低い低電圧のドライブパルスが出力される。
【００４６】
以上のように、電圧切替部１５は、ＣＰＵ１２からの信号に基づいて、第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに印加する電圧のレベルを切り替えるものである。即ち、電圧切替部１５は、ＣＰＵ１２から高電圧用パルス信号が入力されている場合には、高電圧のドライブパルスを第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに出力し、ＣＰＵ１２から低電圧用パルス信号が入力されている場合には、ＰＷＭ制御によって低電圧のドライブパルスを第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに出力する。更に、電圧切替部１５は、ＣＰＵ１２から高電圧用パルス信号及び低電圧用パルス信号がともに入力されていない場合には、電源電圧を遮断する。
【００４７】
従って、ＣＰＵ１２の指令に従って、電圧切替部１５は、ステッピングモータ５の四分の一回転時間の間に第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに印加する電圧を、例えば図５に示されるように切り替えることができる。即ち、図５（ａ）に示される第一パターンにおいては、一つ目のドライブパルスは、１．７［Ｖ］の電圧（即ち、低電圧）を１２．８［ｍｓｅｃ］間印加する波形であり、二つ目のドライブパルスは、１．７［Ｖ］の電圧を１２．４［ｍｓｅｃ］間印加する波形であり、三つ目及び四つ目のドライブパルスは、４．２［Ｖ］の電圧（即ち、高電圧）を１２．４［ｍｓｅｃ］印加する波形である。図５（ｂ）に示される第二パターンおいては、一つ目のドライブパルスは、始めに４．２［Ｖ］の電圧を印加する部分と、１．７［Ｖ］の電圧を印加する部分とで構成されており、その総印加時間は１２．８［ｍｓｅｃ］である。二つ目、三つ目及び四つ目のドライブパルスは、４．２［Ｖ］の電圧を１２．４［ｍｓｅｃ］間印加する波形になっている。図５（ｃ）に示される第三パターンにおいては、一つ目のドライブパルスは、４．２［Ｖ］の電圧を６．４［ｍｓｅｃ］間印加する波形となっており、他のドライブパルスは、４．２［Ｖ］の電圧を６．０［ｍｓｅｃ］間印加する波形となっている。
【００４８】
なお、低電圧のドライブパルスは、ＰＷＭ制御によって直流電源ＤＣｉｎの電圧を降下しているものであるため、図４(b）に示すように低電圧のドライブパルスは整形されておらず、振動波形が生じている。ところが、低電圧のドライブパルスは、ステッピングモータ５を駆動するためにコイル２１或いはコイル２２に入力されるから、コイル２１或いはコイル２２にて平滑化されて、整形される。
【００４９】
第一励磁切替回路１６Ａは、ＣＰＵ１２から入力される信号に基づいて、コイル２１の励磁を切り替えるものである。即ち、ＣＰＵ１２から入力端子６１にハイレベルの信号が入力されるとともに、ＣＰＵ１２から入力端子６２にローレベルの信号が入力されると、ＦＥＴ４１，４４がオン状態となり、ＦＥＴ４２，４３がオフ状態となる。この際に、ＦＥＴ４１のソース電極にドライブパルスが入力される（電圧が印加される）と、電流がＦＥＴ４１、コイル２１次いでＦＥＴ４４へと流れて、コイル２１が励磁する。また、ＣＰＵ１２から入力端子６１にローレベルの信号が入力され、ＣＰＵ１２から入力端子６２にハイレベルの信号が入力されると、ＦＥＴ４１，４４がオフ状態となり、ＦＥＴ４２，４３がオン状態となる。この際に、ＦＥＴ４２のソース電極にドライブパルスが入力されている（電圧が印加される）と、電流がＦＥＴ４２，コイル２１次いでＦＥＴ４３へと流れて、コイル２１は逆の極性で励磁する。また、ＣＰＵ１２から入力端子６１，６２共にローレベルの信号が入力されると、ＦＥＴ４１〜ＦＥＴ４４がオフ状態となり、コイル２１には電流が通電せず、コイル２１は励磁しない。
【００５０】
第二励磁切替回路１６Ｂは、ＣＰＵ１２から入力される信号に基づいて、コイル２２の励磁を切り替えるものである。即ち、ＣＰＵ１２から入力端子６３にハイレベルの信号が入力されるとともに、ＣＰＵ１２から入力端子６４にローレベルの信号が入力されると、ＦＥＴ５１，５４がオン状態となり、ＦＥＴ５２，５３がオフ状態となる。この際に、ＦＥＴ５１のソース電極にドライブパルスが入力される（電圧が印可される）と、電流がＦＥＴ５１、コイル２２次いでＦＥＴ５４へと流れて、コイル２２が励磁する。また、ＣＰＵ１２から入力端子６３にローレベルの信号が入力されるとともに、ＣＰＵ１２から入力端子６４にハイレベルの信号が入力されると、ＦＥＴ５１，５４がオフ状態になり、ＦＥＴ５２，５３がオン状態になる。この際に、ＦＥＴ５２のソース電極にドライブパルスが入力される（電圧が印加される）と、電流がＦＥＴ５２、コイル２２次いでＦＥＴ５３へと流れて、コイル２２が逆の極性で励磁する。また、ＣＰＵ１２から入力端子６１，６２共にローレベルの信号が入力されると、ＦＥＴ５１〜ＦＥＴ５４がオフ状態となり、コイル２２には電流が通電せず、コイル２２は励磁しない。
【００５１】
なお、例えば、ＣＰＵ１２が、入力端子６１、入力端子６３、入力端子６２、入力端子６４の順に、ステッピングモータ５の四分の一回転時間の間ハイレベルの信号を入力することによって、第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂによってコイル２１或いはコイル２２の励磁が切り替わり、ステッピングモータ５が一回転する。ところで、ＦＥＴ３１がオフ状態の時に、即ち、ＣＰＵ１２が高電圧用パルス信号及び低電圧用パルス信号ともに電圧切替部１５に出力していない時に、ＣＰＵ１２は第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂによる励磁の切り替えを行うようにしている。即ち、ドライブパルスによる電圧が第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに印加されていない時に、ハイレベルの信号を入力する入力端子（入力端子６１〜入力端子６４）を切り替えている。従って、コイル２１及びコイル２２に通電していない際に、ＦＥＴ４１〜ＦＥＴ４４及びＦＥＴ５１〜ＦＥＴ５４のオン・オフが切り替わる。そのため、コイル２１及びコイル２２から突入電流が発生しないため、ＦＥＴ４１〜ＦＥＴ４４及びＦＥＴ５１〜ＦＥＴ５４にスパイク状の電圧が印加されない。従って、ＦＥＴ４１〜ＦＥＴ４４及びＦＥＴ５１〜ＦＥＴ５４の破損が抑えられる。
【００５２】
ところで、第一励磁切替回路１６Ａ或いは第二励磁切替回路１６Ｂにドライブパルスが入力されて電圧が印加された後、ドライブパルスの入力を終了して電圧が降下する（即ち、電圧の印加が終了する）と、即ち、ＦＥＴ３１がオン状態からオフ状態になると、コイル２１或いはコイル２２から誘導電流が生じる。この誘導電流が電圧切替部１５に流れると、電圧切替部１５が誤動作を生じたり、電圧切替部１５が破損してしまうことがある。しかしながら、第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに並列してダイオードＤ１が接続されているため、誘導電流は第一励磁切替回路１６Ａ或いは第二励磁切替回路１６Ｂへ回帰して流れる。従って、電圧切替部１５に誘導電流が流れず、電圧切替部１５の誤動作及び破損が抑えられる。
【００５３】
次に、ＣＰＵ１２による制御回路３の処理の流れ、モータ駆動装置１の動作、及び、モータ駆動装置１を用いたステッピングモータ駆動方法について、図６〜図９を参照して説明する。図６に示すフローチャートは、ステップ角あたりのロータ移動時間（即ち、ロータ８（或いはステッピングモータ５）が四分の一回転する時間）内に行われる処理を表している。即ち、四分の一回転時間内に図６に示す処理が終了し、次の四分の一回転時間の開始から再度、図６に示すフローチャートのスタートから処理が開始される。このように、図６に示す処理が繰り返されることによって、ステッピングモータ５は四分の一回転（即ち、９０度）毎にステッピング動作をする。なお、ここでは、ステッピングモータ５がステッピング動作をしており、図２（ａ）に示すＮ−Ｓパターンから図２（ｂ）に示すＮ−Ｎパターンにステッピングモータ５を回転させる場合の制御回路３の処理を図６に基づいて説明する。
【００５４】
図６に示すように、まず、制御回路３は、ホール素子２ａ，２ｂから入力される検知信号に基づいて、ロータ８が前回の四分の一回転時間内に図２（ｄ）に示すＳ−Ｓパターンから図２（ａ）に示すＮ−Ｓパターンに９０度回転したか否かを判断する（ステップＳ１）。ここで、ロータ８が９０度回転したと制御回路３が判断した場合には（ステップＳ１：Ｙｅｓ）、制御処理３の処理はステップＳ２に進み、ロータ８が９０度回転しないと制御回路３が判断した場合には（ステップＳ１：Ｎｏ）、制御回路３の処理はステップＳ１１に進む。この例では、現状のロータ８の位置が、図２（ａ）に示すＮ−Ｓパターンであるため、制御回路３の処理はステップＳ２に進む。
【００５５】
ステップＳ２において、制御回路３は、次の目標ロータパーンを図２（ｂ）に示すＮ−Ｎパターンに設定し、コイル２１或いはコイル２２の励磁を切り替える。例えば、前回の四分の一回転時間内に制御回路３が入力端子６４にハイレベルの信号、入力端子６１〜入力端子６３にローレベルの信号を入力していた場合に、ステップＳ２において制御回路３は入力端６１にハイレベルの信号を入力するとともに入力端子６２〜入力端子６４にローレベルの信号を入力する。これにより、第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂによってコイル２１及びコイル２２の励磁が切り替わる。なお、ステップＳ２において、制御回路３がハイレベルの信号を入力する入力端子を切り替える時に、制御回路３はＩＣ３３に低電圧用パルス信号を出力していないとともに、ＮＯＲ回路３２に高電圧用パルス信号を出力していない。従って、制御回路３がハイレベルの信号を入力する入力端子を切り替える時には、ＦＥＴ３１はオフ状態となっており、第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂには電圧が印加されていない。
【００５６】
ステップＳ２後、制御回路３は、エラーカウント値が「ｎ＝０」であるか否か、即ち、現状のロータ位置が、前回の目標ロータパターンに対して遅れているか否かを判断する（ステップＳ３）。エラーカウント値が「ｎ＝０」であると制御回路３が判断した場合には、制御回路３の処理はステップＳ４に進み、エラーカウント値が「ｎ＝０」でないと制御回路３が判断した場合には、制御回路３の処理はステップＳ１３に進む。この例では、現状のロータ位置が、図２（ａ）に示すＮ−Ｓパターンであり、前回の目標ロータパターンである図２（ａ）に示すＮ−Ｓパターンと一致しているので、エラーカウント値は「ｎ＝０」であり、制御回路３の処理はステップＳ４に進む。
【００５７】
ステップＳ４において、制御回路３は、ステッピングモータ５の単位時間当たりの回転数（以下、単に「回転数」と述べる。）が所定のしきい値（例えば、１１３６〔ｒｐｍ〕）より小さいか否かを判断する。ここで、ステッピングモータ５の回転数が上記所定のしきい値より小さい場合、制御回路３の処理はステップＳ５に進み、その回転数が上記所定のしきい値以上の場合、制御回路３の処理はステップＳ２７に進む。
【００５８】
ステップＳ５においては、制御回路３では第一パターンの通電処理が実行される。第一パターンの通電処理とは、電圧切替部１５から励磁切替部１６に出力される通電パターンが図５（ａ）に示すような場合である処理をいう。
【００５９】
図７は、第一パターンの通電処理の流れを示すフローチャートである。図７に示すように、制御回路３は、ドライブパルスの入力数（以下、パルスカウント値と述べる。）をカウントして（ステップＳ６）、パルスカウント値をＲＡＭ１４に格納する（この場合、最初のドライブパルスを入力するので、パルスカウント値を「ｍ＝１」としてＲＡＭ１４に格納する）。また、制御回路３は、ホール素子２ａ，２ｂからの信号に従って、ドライブパルス入力前のロータ８の現状の位置（以下、入力前のロータ位置という。この場合、図２（ａ）に示すＮ−Ｓパターンである。）をＲＡＭ１４にて格納する。
【００６０】
次に、制御回路３は、低電圧用パルス信号をＩＣ３３に出力する。これにより、ＩＣ３３はＰＷＭ振動信号をＦＥＴ３１に出力し、ＦＥＴ３１がオン・オフを繰り返すことで、電圧切替部１５から第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに低電圧（即ち、１．７〔Ｖ〕）のドライブパルスが１２．８〔ｍｓｅｃ〕間出力される。これにより、コイル２１に電流が通電し、コイル２１が励磁する（ステップＳ７）。なお、１２．８〔ｍｓｅｃ〕間経過すると制御回路３から出力される低電圧パルス信号が止まり、コイル２１への電圧の印加も停止する。
【００６１】
次に、制御回路３は、ステッピングモータ５が９０度回転したか否かを判断する（ステップＳ８）。即ち、制御回路３は、ＲＡＭ１４に格納される入力前のロータ位置と、ホール素子２ａ，２ｂにより検知したドライブパルス入力後のロータ８の現状の位置（以下、入力後のロータ位置という。）と、を比較する。ここで、入力後のロータ位置が、ＲＡＭ１４に格納された入力前のロータ位置と一致している場合には（ステップＳ８：Ｎｏ）、制御回路３の処理はステップＳ９に進み、一致していない場合には（ステップＳ８：Ｙｅｓ）、制御回路３の処理はステップＳ１０に進む。
【００６２】
ステップＳ９においては、制御回路３は、ドライブパルスが４回出力されたか否か、すなわち、ＲＡＭ１４に格納されているパルスカウント値が「ｍ＝４」であるか否かを判断する。パルスカウント値が「ｍ＜４」である場合（ステップＳ９：Ｎｏ）、制御回路３の処理はステップＳ６に戻る。制御回路３の処理がステップＳ６に戻った場合には、制御回路３はパルスカウント値をカウントし（即ち、パルスカウント値に１を加算し）、当該パルスカウント値をＲＡＭ１４に格納する。
【００６３】
そして、再びのステップＳ７においては、制御回路３が低電圧用パルス信号をＩＣ３３に出力することにより、電圧切替部１５から第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに低電圧（即ち、１．７〔Ｖ〕）のドライブパルスが１２．４〔ｍｓｅｃ〕間出力される。更に、制御回路３の処理がステップＳ８、ステップＳ９、次いでステップＳ６へと繰り返された（即ち、ステッピングモータ５が９０度回転しなかった）場合には、三度目のステップＳ７の処理がなされる。この場合、制御回路３は、高電圧用パルス信号をＮＯＲ回路３２に出力する。これにより、高電圧用パルス信号がＮＯＲ回路３２に入力されている間、ＦＥＴ３１はオン状態を維持し、電圧切替部１５から第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに高電圧（即ち、４．２〔ｖ〕）のドライブパルスが１２．４〔ｍｓｅｃ〕間出力される。これにより、コイル２１に電流が通電し、コイル２１が励磁するが、コイル２１の磁力は１回目及び２回目の通電の際より大きいものとなる。
【００６４】
更に、制御回路３の処理がステップＳ８、ステップＳ９次いでステップＳ６へと繰り返された場合には、四度目のステップＳ７の処理がなされる。四度目のステップＳ７においても、制御回路３が三度目のステップＳ７の処理と同様の処理を行うことで、電圧切替部１５から第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに高電圧のドライブパルスが１２．４〔ｍｓｅｃ〕間出力される。そして、ステップＳ７の処理が４回繰り返されると、ステッピングモータ５が９０度回転しなかった場合（ステップＳ８：Ｎｏ）でも、パルスカウント値が「ｍ＝４」であると制御回路３が判断するので（ステップＳ９：Ｙｅｓ）、制御回路３の処理はステップＳ１０に進む。ステップＳ１０においては、制御回路３は、第一パターンの通電処理が終了するように、高電圧用のパルス信号及び低電圧用のパルス信号を出力することを終了する。なお、ステップＳ１０の処理において、制御回路３はパルスカウント値をリセットする。
【００６５】
ステップＳ１０後、制御回路３は、四分の一回転時間経過するまで処理を待機する。そして、四分の一回転時間が経過すると、制御回路３は、図６に示すスタートから処理を再開する。
【００６６】
ところで、ステップＳ９においてパルスカウント値が「ｍ＝４」であると制御回路３が判断した場合に、即ち、電圧切替部１５から励磁切替部１６へドライブパルスが４回入力されてもロータ８が回転しなかった場合に、図６に示すスタートから処理が再開されると、ステップＳ１において制御回路３はロータ８が９０度回転しないと判断する。（ステップＳ１：Ｎｏ）。
【００６７】
そして、制御回路３の処理はステップＳ１１に進み、制御回路３は、ＲＡＭ１４のエラーカウント値を加算し、エラーカウント値が「ｎ＝１」となる。なお、エラーカウント値が「ｎ＝１」の場合、ロータ８は目標ロータパターンに対して９０度遅れていることを示す。
【００６８】
次に、制御回路３は、エラーカウント値が「ｎ＝８」であるか否かを判断し（ステップＳ１２）、エラーカウント値が「ｎ＝８」である場合には制御回路３の処理はステップＳ３３に進み、エラーカウント値が「ｎ＝８」でない場合には制御回路３の処理はステップＳ１３に進む。
【００６９】
次に、ステップＳ１３では、目標ロータパターンに対して９０度の遅れを取り戻すために、第三パターンの通電処理が制御回路３によって実行される。第三パターンの通電処理とは、電圧切替部１５から励磁切替部１６に出力される通電パターンが図５（ｃ）に示すような場合である処理をいう。
【００７０】
図８は、第三パターンの通電処理の流れを示すフローチャートである。図８に示すように、制御回路３は、ドライブパルスの入力数をカウントして（ステップＳ１４）、ＲＡＭ１４に格納する。この場合、ＲＡＭ１４に格納されるパルスカウント値は、「ｍ＝１」となる。次に、制御回路３はＮＯＲ回路３２へ高電圧用のパルス信号を出力することにより、図５に示すように、電圧切替部１５から第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂへ一つ目の高電圧ドライブパルスが出力される。ここで、制御回路３は、入力端子６１にハイレベルの信号を出力した状態を維持し、かつ、入力端子６２〜入力端子６３にローレベルの信号を出力した状態を維持しており、ＦＥＴ４１，４４がオン状態であり、他のＦＥＴはオフ状態である。従って、高電圧ドライブパルスの入力により、コイル２１に６．４〔ｍｓｅｃ」の間、４．２〔Ｖ〕の電圧が印加され、コイル２１が励磁する（ステップＳ１５）。
【００７１】
次いで、制御回路３は、ＲＡＭ１４に格納された入力前のロータ位置と入力後のロータ位置とを比較することにより、ステッピングモータ５が９０度回転したか否かを判断する（ステップＳ１６）。ここで、入力後のロータ位置が図２（ｂ）に示すＮ−Ｎパターンである場合、入力前のロータ位置である図２（ａ）に示すＮ−Ｓパターンに対してステッピングモータ５が９０度回転したと制御回路３が判断し（ステップＳ１６：Ｙｅｓ）、制御回路３の処理はステップＳ１７に進む。一方、ステッピングモータ５が９０度回転していないと制御回路３が判断した場合には、制御回路３の処理はステップＳ２６に進む。
【００７２】
ステップＳ２６において、制御回路３は、電圧切替部１５から高電圧のドライブパルスが８回出力されたか否か、つまり通電８回目であるか否かをＲＡＭ１４のパルスカウント値から判断する。ここで、パルスカウント値が「ｍ＝１」であるため（ステップＳ２６：Ｎｏ）、制御回路３の処理はステップＳ１４に戻る。なお、ステップＳ１４〜ステップＳ１６、ステップＳ２６が繰り返されて、ドライブパルスが８回出力されてもロータ８が回転しない場合には、パルスカウント値は「ｍ＝８」となり（ステップＳ２６：Ｙｅｓ）、制御回路３は、第三パターンの通電処理が終了するように、高電圧用のパルス信号及を出力することを終了し、パルスカウント値をリセットする（ステップＳ２４）。ステップＳ２４後、制御回路３は、四分の一回転時間経過するまで処理を待機する。そして、四分の一回転時間が経過すると、制御回路３は、図６に示すスタートから処理を再開する。この場合、第一パターンの通電処理で発生した９０度の回転遅れが取り戻せず、この第三パターンの通電処理において、更に９０度の回転遅れを生じることになるため、１８０度の回転遅れが生じることになる。従って、図６に示す処理が再開されると、制御回路３の処理は、ステップＳ１からステップＳ１１へと移り、エラーカウント値は「ｎ＝２」となる。
【００７３】
一方、ステップＳ１７において、制御回路３は、エラーカウント値を一つ減算し、ＲＡＭ１４に格納されるエラーカウント値は「ｎ＝０」となる（この場合、ステップＳ１３に移った時点での、回転遅れが９０度の場合である）。このように、ロータ８が図２（ａ）に示すＮ−Ｓパターンから図２（ｂ）に示すＮ−Ｎパターンに９０度回転すると、第一パターンの通電処理において発生した９０度の回転遅れが取り戻され、現状のロータ位置が、前回の四分の一回転時間で設定された目標ロータパターンに追いつく。
【００７４】
次に、制御回路３は、ＲＡＭ１４に次の目標ロータパターンである図２（ｃ）に示すＳ−Ｎパターンを格納する（ステップＳ１８）。また、ステップＳ１８において、制御回路３は、高電圧用のパルス信号及び低電圧用のパルス信号を出力していない状態で、第一励磁切替回路１６Ａ及び第二励磁切替回路１６ＢのＦＥＴのオン・オフを切り替える（即ち、ハイレベルの信号を入力する入力端子を（ハイレベルの信号を入力する端子を入力端子６１から入力端子６２へと）切り替える）。
【００７５】
次に、制御回路３は、ドライブパルスの入力数をカウントして（ステップＳ１９）、ＲＡＭ１４に格納する。この場合、ＲＡＭ１４に格納されるパルスカウント値は、「ｍ＝２」となる。次に、制御回路３はＮＯＲ回路３２へ高電圧用のパルス信号を出力することにより、図５に示すように、電圧切替部１５から第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂへ二つ目の高電圧ドライブパルスが出力される。ここで、制御回路３は、入力端子６２にハイレベルの信号を出力した状態を維持し、かつ、入力端子６１，６３，６４にローレベルの信号を出力した状態を維持しており、ＦＥＴ５１，５４がオン状態であり、他のＦＥＴはオフ状態である。従って、高電圧ドライブパルスの入力により、コイル２１に６．０〔ｍｓｅｃ」の間、４．２〔Ｖ〕の電圧が印加され、コイル２１が励磁する（ステップＳ２０）。
【００７６】
次いで、制御回路３は、ＲＡＭ１４に格納された入力前のロータ位置と入力後のロータ位置とを比較することにより、ステッピングモータ５が９０度回転したか否かを判断する（ステップＳ２１）。ここで、入力後のロータ位置が図２（ｃ）に示すＳ−Ｎパターンである場合、入力前のロータ位置である図２（ｂ）に示すＮ−Ｎパターンに対してステッピングモータ５が９０度回転したと制御回路３が判断し（ステップＳ２１：Ｙｅｓ）、制御回路３の処理はステップＳ２２に進む。一方、ステッピングモータ５が９０度回転していないと制御回路３が判断した場合には、制御回路３の処理はステップＳ２５に進む。
【００７７】
ステップＳ２５において、制御回路３は、電圧切替部１５から高電圧のドライブパルスが８回出力されたか否か、つまり通電８回目であるか否かをＲＡＭ１４のパルスカウント値から判断する。ここで、パルスカウント値が「ｍ＝２」であるため（ステップＳ２５：Ｎｏ）、制御回路３の処理はステップＳ１9に戻る。なお、ステップＳ１４〜ステップＳ１６及びステップＳ２６、又は、ステップＳ１９〜ステップＳ２１及びステップＳ２５が繰り返されて、ドライブパルスが８回出力されてもロータ８が回転しない場合には、パルスカウント値は「ｍ＝８」となり（ステップＳ２５：Ｙｅｓ）、制御回路３は、第三パターンの通電処理が終了するように、高電圧用のパルス信号及を出力することを終了し、パルスカウント値をリセットする（ステップＳ２４）。ステップＳ２４後、制御回路３は、四分の一回転時間経過するまで処理を待機する。そして、四分の一回転時間が経過すると、制御回路３は、図６に示すスタートから処理を再開する。この場合、第一パターンの通電処理で発生した９０度の回転遅れが取り戻せたが、この第三パターンの通電処理において９０度の回転遅れを生じることになる。従って、図６に示す処理が再開されると、制御回路３の処理は、ステップＳ１からステップＳ１１へと移り、エラーカウント値は「ｎ＝１」となる。
【００７８】
一方、ステップＳ２２において、制御回路３は、エラーカウント値が「ｎ＝０」であるか否かを判断し、エラーカウント値が「ｎ＝０」である場合には制御回路３の処理はステップＳ２４に進み、エラーカウント値が「ｎ＝０」でない場合には制御回路３の処理はステップＳ２３に進む。
【００７９】
ステップＳ２４において、制御回路３は、第三パターンの通電処理が終了するように、高電圧用のパルス信号及を出力することを終了し、パルスカウント値をリセットする。ステップＳ２４後、制御回路３は、四分の一回転時間経過するまで処理を待機する。そして、四分の一回転時間が経過すると、制御回路３は、図６に示すスタートから処理を再開する。この場合、第一パターンの通電処理で発生した９０度の回転遅れが取り戻せるとともに、この第三パターンの通電処理においてロータ８が目標ロータパターンに位置することになる。従って、制御回路３の処理は、ステップＳ１からステップＳ２へと移り、通常のステッピング制御に戻る。
【００８０】
なお、第三パターンの通電処理（即ち、ステップＳ１３）が行われる前に、回転遅れが１８０度以上である場合は、上述したように制御回路３の処理はステップＳ２２からステップＳ２３に進む。この場合、ステップＳ２３において、制御回路３は、電圧切替部１５から高電圧のドライブパルスが８回出力されたか否か、つまり通電８回目であるか否かをＲＡＭ１４のパルスカウント値から判断する。そして、パルスカウント値が「ｍ＝８」でない場合、制御回路３の処理はステップＳ１７に戻る。そして、ステップＳ１７〜ステップＳ２３が繰り返されることで、第三パターンの通電処理において１８０度以上の回転遅れが取り戻せるとともに、四分の一回転時間内に回転する通常の回転分もロータ８が回転する。
【００８１】
ところで、上述したように、ステッピングモータ５の回転数が上記所定のしきい値以上の場合（ステップＳ４：Ｎｏ）、制御回路３は第二パターンの通電処理を行う。第二パターンの通電処理とは、電圧切替部１５から励磁切替部１６に出力される通電パターンが図５（ｂ）に示すような場合である処理をいう。
【００８２】
図９は、第二パターンの通電処理の流れを示すフローチャートである。図９に示すように、制御回路３は、パルスカウント値をカウントして（ステップＳ２８）、パルスカウント値を「ｍ＝１」としてＲＡＭ１４に格納する。また、制御回路３は、ホール素子２ａ，２ｂからの信号に従って、ロータ８の前回のロータ位置をＲＡＭ１４にて格納する。次いで、制御回路３は、入力端子６１にハイレベルの信号を出力し、かつ、入力端子６２〜入力端子６４にローレベルの信号を出力する。次に、制御回路３は、高電圧用パルス信号をＮＯＲ回路３２に出力し、信号の出力が途切れないように高電圧用パルス信号から低電圧用パルス信号に切り替えて低電圧パルス信号をＩＣ３３に出力する。これにより、電圧切替部１５から第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに、図５（ｂ）に示す一つ目のドライブパルスが出力される。これにより、コイル２１には４．２〔Ｖ〕の電圧が印加されて、電圧の印加が途切れずに１．７［Ｖ］の電圧が印加される。従って、コイル２１に電流が通電し、コイル２１が励磁する（ステップＳ２９）。次いで、制御回路３は、ステッピングモータ５が９０度回転したか否かを判断する（ステップＳ３０）。ここで、ステッピングモータ５が９０度回転した場合には、制御回路３の処理はステップＳ３２に進み、ステッピングモータ５が９０度回転しなかった場合には、制御回路３の処理はステップＳ３０に進む。ステップＳ３２においては、第二パターンの通電処理が終了するように、制御回路３は高電圧用のパルス信号及び低電圧用のパルス信号を出力することを終了する（ステップＳ３２）。ステップＳ３２後、制御回路３は、四分の一回転時間経過するまで処理を待機する。そして、四分の一回転時間が経過すると、制御回路３は、図６に示すスタートから処理を再開する。
【００８３】
一方、ステップＳ３１においては、制御回路３は、ドライブパルスが４回出力されたか否かを判断する。ドライブパルスが４回出力された場合（ステップＳ３１：Ｙｅｓ）、制御回路３の処理はステップＳ３２に進む。このステップＳ３２の処理は、上述した場合と同様であるので説明を省略する、上述した通りと同様であるので一方、ドライブパルス４回出力されていない場合、制御回路３は、パルスカウント値に１を加算し（ステップＳ２８）、ＮＯＲ回路３２に高電圧用パルス信号を出力する。これにより、電圧切替部１５から第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに高電圧のパルス信号が出力され、コイル２１に４．２〔Ｖ〕の電圧が１２．４〔ｍｓｅｃ〕間印加される（ステップＳ３０）。その後、制御回路３の処理は、ステップＳ３１に進む。このステップＳ３１の処理は、上述した場合と同様であるので説明を省略する。
【００８４】
以上のように、本実施の形態では、従来のようにインダクタ１１０を有する平滑回路１０６が設けられていなくとも、電圧切替部１５からコイル２１或いはコイル２２に出力される低電圧のドライブパルスが平滑化される。従って、本実施の形態では、インダクタ１１０がモータ駆動装置１に設けられていなくても良いから、モータ駆動装置１は従来のモータ駆動装置１００より安価であり、小型である。
【００８５】
また、コイル２１及びコイル２２の励磁の切り替えは、ステッピングモータ５の一ステップ角毎に行われているが、励磁の切り替えの際には制御回路３から電圧切替部１５に低電圧用のパルス信号又は高電圧用のパルス信号が出力されていない（例えば、ステップＳ２、ステップＳ１８）。即ち、励磁の切り替えの際には電圧切替部１５から第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂにドライブパルスが出力されていないから、コイル２１及びコイル２２から誘導電流が生じない。従って、従来のようにフライホイールダイオードが設けられていなくとも、ＦＥＴ４１〜ＦＥＴ４４及びＦＥＴ５１〜ＦＥＴ５４の破損を抑えられる。従って、本実施の形態では、フライホイールダイオードの分だけモータ駆動装置１が安価になり、小型になる。
【００８６】
また、低電圧又は高電圧のドライバパルスの出力が終了する段階で、コイル２１又はコイル２２に印加される電圧が降下する。そのため、コイル２１又はコイル２２に誘導電流が生じるが、その誘導電流はダイオードＤ１を流れてコイル２１又はコイル２２に回帰する。そのため、その誘電電流がＩＣ３３或いはＦＥＴ３１に流れなくなり、ＩＣ３３或いはＦＥＴ３１の破損が抑えられる。
【００８７】
また、本実施の形態では、図４に示すように、低電圧のドライブパルスはＰＷＭ制御により電源電圧が降圧されたものである。更に、図５に示すように、ステッピングモータ５の四分の一回転時間経過毎に、低電圧のドライブパルス及び高電圧のドライブパルスが複数出力されている。従って、電源電圧が常時印加されている状態ではないので、電力の消費が抑えられる。更に、四分の一回転時間の間に、ステッピングモータ５が回転した場合（例えば、ステップＳ８：Ｙｅｓ或いはステップＳ３０：Ｙｅｓ）には、その後、低電圧又は高電圧のドライブパルスが出力されない。従って、電力の消費が抑えられる。
【００８８】
なお、本発明は、上記実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。例えば、本実施の形態では、ホール素子二個を９０度向かいあわせて配置した構成の小型の二相全波ステッピングモータを例にとって説明したが、モータはこれに限定されるものではない。即ち、本発明は、三相、四相或いはそれ以上の相のステッピングモータ或いはブラシレスモータにも適用できる。また、電圧切替部１５から励磁切替部１６に印加される電圧の波形は、図５に示すものに限定されない。
【００８９】
【発明の効果】
以上のように、請求項１記載の発明では、励磁切替部と並列にただ一つのダイオードが配置されているだけで誘導電流が駆動コイルに回帰するため、励磁切替部には従来のような第一励磁切替回路１０３及び第二励磁切替回路１０４のように四つのダイオードを必要としない。従って、本発明は、安価でありかつ小型なステッピングモータ駆動装置を提供することができるという効果を奏する。更に、パルス出力部から出力されるパルス電圧は、ステッピングモータの駆動コイルに印加されるため、駆動コイルにて整形される。従って、本発明は、従来のようにインダクタ１１０をステッピングモータ駆動装置に設けずとも済むという効果を奏し、ステッピングモータ駆動装置が小型かつ安価になるという効果を奏する。
【００９０】
請求項２記載の発明では、励磁切替部のスイッチング素子がオンオフの切り替えを行っても励磁切替部にパルス電圧が出力されていないため、駆動コイルから誘導電流が生じない。励磁切替部のスイッチング素子の破損が抑えられる。そのため、請求項２記載の発明は、請求項１記載の発明の効果に加えて、フライホイールダイオードをステッピングモータ駆動装置に設ける必要がないという効果を奏し、ステッピングモータ駆動装置が小型かつ安価になるという効果を奏する。
【００９１】
請求項３記載の発明は、請求項１又は２記載の発明の効果に加えて、論理回路が接続されているから従来のようにＩＣ１０７から出力される信号を増幅するための抵抗内蔵トランジスタ１０８を設けずとも良いという効果を奏する。更に、本発明は、ＤＣ−ＤＣコンバータ集積回路或いは制御部からの信号が論理回路を介してスイッチング素子に出力されうことで、パルス出力部から低電圧のパルス及び高電圧のパルスの出力が可能となるという効果を奏する。
【００９２】
請求項４記載の発明は、励磁切替部のスイッチング素子がオンオフの切替を行っても、駆動コイルに電圧が印加されていないからコイルから誘導電流が生じないという効果を奏する。また、本発明は、ステッピングモータ駆動装置が小型かつ安価になるという効果を奏する。
【００９３】
請求項５記載の発明は、低電圧のパルス電圧と、高電圧のパルス電圧とを切り替えるため、消費電力の低下が図れるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るステッピングモータ駆動装置が適用されたモータ駆動装置の具体的な構成が示されたブロック図である。
【図２】上記モータ駆動装置に駆動されるステッピングモータの内部構成が示された断面図であり、該ステッピングモータのロータの位置パターンが示されている。
【図３】上記モータ駆動装置の主要部の回路構成について具体的な態様が示された図面である。
【図４】上記モータ駆動装置から上記ステッピングモータに出力されるドライブパルスを説明するための図面である。
【図５】上記モータ駆動装置から上記ステッピングモータに出力されるドライブパルスの一例が示された図面である。
【図６】上記モータ駆動装置の動作が示されたフローチャートである。
【図７】上記モータ駆動装置の動作が示されたフローチャートである。
【図８】上記モータ駆動装置の動作が示されたフローチャートである。
【図９】上記モータ駆動装置の動作が示されたフローチャートである。
【図１０】従来のモータ駆動装置の回路図例である。
【符号の説明】
１ モータ駆動装置
３ 制御回路（制御部）
４ 駆動回路
５ ステッピングモータ（モータ）
１５ 電圧切替部（パルス出力部）
１６ 励磁切替部
１６Ａ 第一励磁切替回路
１６Ｂ 第二励磁切替回路
２１ コイル（駆動コイル）
２２ コイル（駆動コイル）
３２ ＮＯＲ回路（論理回路）
３１ ＦＥＴ（パルス出力部のスイッチング素子）
３３ ＩＣ（ＤＣ−ＤＣコンバータ集積回路）
４１〜４４ ＦＥＴ（励磁切替部のスイッチング素子）
５１〜５４ ＦＥＴ（励磁切替部のスイッチング素子）
Ｄ１ ダイオード
１０６ 平滑回路
１１０ インダクタ
１１１〜１１４ フライホイールダイオード
１３１〜１４４ フライホイールダイオード

Claims (5)

1. 制御部からの信号に基づいてモータを駆動するドライブパルスを出力するモータ駆動装置であって、
   モータの駆動コイルに接続されて、モータの駆動コイルの励磁の切り替えを行う励磁切替部と、
   前記制御部から信号が入力されるＤＣ−ＤＣコンバータ集積回路と、該ＤＣ−ＤＣコンバータ集積回路からの出力信号に基づいて電源電流をスイッチングするスイッチング素子とを備えてドライブパルスを前記励磁切替部に出力するパルス出力部とを備え、
   前記パルス出力部に、前記励磁切替部と並列で、かつ、該励磁切替部と電流の流れる方向が逆となるようにダイオードが配置され、
   前記パルス出力部に前記ドライブパルスの波形を整形するためのインダクタを有する平滑回路を設けることなく、平滑回路により波形が整形されていない前記ドライブパルスを前記モータのインダクタである前記駆動コイルに印加し、前記パルス出力部のスイッチング素子をオフとして前記駆動コイルへの電圧の印加を止めた際に、駆動コイルから生じる誘導電流を前記ダイオードに流すことを特徴とするモータ駆動装置。
2. 前記励磁切替部には、モータの駆動コイルへの電流の切替を行うための複数のスイッチング素子が備えられ、
   前記励磁切替部の各スイッチング素子に対応してフライホイールダイオードを設けることなく、前記パルス出力部のスイッチング素子がオフの状態の際に、前記励磁切替部のスイッチング素子のオンオフの切替を行うことにより、前記パルス出力部のスイッチング素子のオフ時に駆動コイルから生じる誘導電流が流れる前記ダイオードを前記励磁切替部のスイッチング素子のフライホイールダイオードに代えて機能させることを特徴とする請求項１記載のモータ駆動装置。
3. 前記パルス出力部のスイッチング素子は、前記ＤＣ−ＤＣコンバータ集積回路からの信号線と、前記制御部からの信号線とが論理回路を介して両方接続され、
   前記ＤＣ−ＤＣコンバータ集積回路からの信号と、前記制御部からの信号との二つの信号のうちの一方の信号に基づいて波高が低い低電圧のパルスを出力し、他方の信号に基づいて前記低電圧のパルスよりも波高が高い高電圧のパルスを出力することを特徴とする請求項１または２記載のモータ駆動装置。
4. 請求項２記載のモータ駆動装置を用いたモータ駆動方法であって、
   一ステップ角毎にモータを回転させるためにモータの駆動コイルの励磁を切り替える際に、前記パルス出力部のスイッチング素子がオフされて、前記励磁切替部に電圧が印加されていない状態で、前記励磁切替部の各スイッチング素子のオンオフの切り替えを行うことを特徴とするモータ駆動方法。
5. 請求項３記載のモータ駆動装置を用いたモータ駆動方法であって、
   前記モータの回転状態に対応して、前記低電圧のパルス電圧と、前記高電圧のパルス電圧とを切り替えてモータの駆動コイルに印加することを特徴とするモータ駆動方法。

Images