JPH05327419A - 波形発生装置 - Google Patents

波形発生装置

Info

Publication number
JPH05327419A
JPH05327419A JP4135040A JP13504092A JPH05327419A JP H05327419 A JPH05327419 A JP H05327419A JP 4135040 A JP4135040 A JP 4135040A JP 13504092 A JP13504092 A JP 13504092A JP H05327419 A JPH05327419 A JP H05327419A
Authority
JP
Japan
Prior art keywords
pulse
timing
output
waveform
delay time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4135040A
Other languages
English (en)
Inventor
Masaaki Ogishi
正明 大岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4135040A priority Critical patent/JPH05327419A/ja
Publication of JPH05327419A publication Critical patent/JPH05327419A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 立ち上がりパルスの遅延時間と立ち下がりパ
ルスの遅延時間を別々に測定し、その平均値を判定器の
校正時間とすることによりすべての入力信号に対する誤
差を最小にする。 【構成】 波形整形器4から立ち上がりパルスを出力
し、信号選択器6にて波形整形器4の出力を選択し、判
定器9にてそのパルスの前縁の遅延時間を求める。ま
た、波形整形器5から立ち下がりパルスを出力し、信号
選択器6にて波形整形器5の出力を選択し、判定器9に
てそのパルスの前縁の遅延時間を求める。その平均値を
校正時間とし判定器9にて良否の判定をするタイミング
を決定するタイミング発生器3のタイミング出力時間に
加算する。これにより、判定器9に対するすべての入力
波形に対して最小の誤差で良否判定が可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はディジタルICの測定・
検査を行うことができるディジタルIC検査装置等に利
用する波形発生装置に関するものである。
【0002】
【従来の技術】図3は従来の波形発生装置の構成を示す
ブロック図であり、図3に示すタイミング発生器1、タ
イミング発生器2、およびタイミング発生器3は例え
ば、図4のタイミングチャートに示すタイミングパルス
(1),(2)および(5)を発生する。波形整形器4はタイミ
ング発生器1およびタイミング発生器2のタイミングパ
ルス(1),(2)より、例えば、図4(3)に示すような波形
を生成する。ドライバ7は波形整形器4からの出力波形
に電圧値を付加する。コンパレータ8はドライバ7(校
正用スイッチ13をオン)または被測定物14(測定用スイッ
チ11,12をオン)からの出力信号と電圧比較し、0また
は1の論理データに変換する。判定器9はタイミング発
生器3からの出力信号(図4の(5))のタイミングにより
コンパレータ8からの論理データが期待した値と同一で
あるかどうか判定し、判定器9からの良否信号を良否信
号記憶器10に記憶する。ここで校正用スイッチ13は校正
を行うときにオンし、また、測定用スイッチ11および12
は被測定物14の測定を行うときにオンする。
【0003】次に上記従来例の動作について説明する。
タイミング発生器1、タイミング発生器2からのタイミ
ングパルス(図4(1),(2))を入力し、波形整形器4から
整形された波形(図4(3))を出力する。被測定物14の測
定を行うときは測定用スイッチ11,12をオンにし、校正
用スイッチ13をオフすることにより、この整形波形(図
4(3))は被測定物14に印加され、それにより出力信号が
被測定物14から出力される。出力信号はコンパレータ8
に入力され、電圧比較の後、論理データに変換される。
この論理データは判定器9により、タイミング発生器3
からの出力信号(図4(5))のタイミングにより期待値と
比較され、その結果が良否信号記憶器10に格納される。
【0004】ここで、タイミング発生器3から出力され
るタイミングパルスは被測定物14において信号が入力さ
れてから信号が出力されるまでの時間に加え、波形整形
器4から信号が出力されてから、判定器9に信号が入力
されるまでの時間を加算する必要がある。そのために、
校正を行う。
【0005】校正を行う時は、校正用スイッチ13をオン
にし、測定用スイッチ11,12をオフにし、被測定物14を
通さないで、波形整形器4の出力を直接、ドライバ7、
コンパレータ8を通して判定器9に入力する。そして、
タイミング発生器3のタイミングパルスの出力タイミン
グを移動させ、図4に示すように例えばタイミング発生
器1のタイミングパルス(1)と同一タイミングになる時
間を検索し、校正時間として、タイミング発生器3のタ
イミングパルス(5)の時間に加算し、波形整形器4から
判定器9までの遅延時間τを補正する。
【0006】このように、上記従来の波形発生装置で
は、波形整形器4から判定器9までの遅延時間の測定を
行い、タイミング発生器3で正規の値にこの遅延時間を
加算して出力し、被測定物14の測定を行っていた。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来の波形発生装置では、図4に示すような波形整形器4
からの波形(3)を用いて校正を行っていたために、正確
な校正ができないという問題があった。すなわち、波形
整形器4からの出力信号が判定器9に入力されるまでに
ドライバ7とコンパレータ8を通るが、このときに立ち
上がりタイミングエッジと、立ち下がりタイミングエッ
ジが同じ遅延時間で通過すればよいが、一般的には立ち
下がりタイミングエッジの方が立ち上がりタイミングエ
ッジより小さな遅延時間でドライバ、コンパレータを通
過する。
【0008】そのために図5に示すように判定器9の実
際の入力信号(5)は校正時の波形整形器4の出力信号(3)
よりパルス幅の小さな波形(立ち上がり、立ち下がり、
エッジの遅延時間誤差41,42)となり波形整形器4から
判定器9までの遅延時間τはパルスの前縁で見た場合、
理想(4)より実際(5)は大きな値となる。このデータを校
正データとして使用すると、図5のような立ち下がりパ
ルスが波形整形器4より出力された場合、判定器9の実
際の入力信号(7)は逆にパルス幅が大きくなり、パルス
の前縁で見た場合、逆に判定器9の理想の入力信号(4)
より遅延時間τが小さくなり、校正時の理想より大きく
なった遅延時間τとの間に誤差εを生ずる。
【0009】本発明はこのような従来の問題を解決する
ものであり、立ち上がりパルスの場合も立ち下がりパル
スの場合でも誤差を最小にする校正方法を持った波形発
生装置を提供することを目的とするものである。
【0010】
【課題を解決するための手段】本発明は上記目的を達成
するために、第1のタイミング発生器からの出力を基に
立ち上がりパルスを出力する第1の波形整形器と、第2
のタイミング発生器からの出力を基に立ち下がりパルス
を出力する第2の波形整形器と、前記第1および第2の
波形整形器の出力を選択する信号選択器と、前記第1お
よび第2の波形整形器からのパルスの前縁の遅延時間を
夫々測定し、その平均値を校正時間とし、第3のタイミ
ング発生器のタイミング出力時間に加算する判定器とを
有することを特徴とする。
【0011】
【作用】本発明によれば、校正を行うための第1および
第2の波形整形器を2系統持ち、1系統では立ち上がり
パルスを出力し、それにより波形整形器の出力から判定
器の入力までの遅延時間を測定し、もう1系統では立ち
下がりパルスを出力し、それにより波形整形器の出力か
ら判定器の入力までの遅延時間を測定し、その後、2系
統の遅延時間の平均値を計算し、校正時間とすることに
より立ち上がりパルスと立ち下がりパルスの最大誤差を
小さくすることができる。
【0012】
【実施例】図1は本発明の一実施例の構成を示すブロッ
ク図であり、図1において、1は第1のタイミング発生
器、2は第2のタイミング発生器、3は第3のタイミン
グ発生器で、夫々図4に示すタイミングパルスを発生す
る。4は第1の波形整形器、5は第2の波形整形器で、
第1のタイミング発生器1および第2のタイミング発生
器2のタイミングパルスより、夫々図2(3),(3)′に示
すような波形を生成する。6は信号選択器で、前記第1
の波形整形器4および第2の波形整形器5からの出力信
号を選択する。7はドライバで信号選択器6からの出力
波形に電圧値を付加する。8はコンパレータでドライバ
7または被測定物14からの出力信号と電圧比較し、0ま
たは1の論理データに変換する。9は判定器で第3のタ
イミング発生器3からのタイミングによりコンパレータ
8からの論理データが期待した値と同一であるかどうか
判定する。10は良否信号記憶器で判定器9からの良否信
号を記憶する。13は校正用スイッチで校正を行うときに
オンする。11,12は測定用スイッチで測定を行うときに
オンする。
【0013】次に上記実施例の動作のついて説明する
と、第1の波形整形器4には、第1のタイミング発生器
1および第2のタイミング発生器2からのタイミングパ
ルス(図4の(1),(2))を入力し、第1の波形整形器
4からは図4(3)に示すような整形波形を出力する。信
号選択器6は通常、第1の波形整形器4の出力を選択す
る。
【0014】被測定物14の測定を行うときは測定用スイ
ッチ11,12をオンにし、校正用スイッチ13をオフするこ
とにより、この整形波形(図4(3))は被測定物14に印加
され、それにより出力信号が被測定物14から出力され
る。出力信号はコンパレータ8に入力され、電圧比較の
後、論理データに変換される。この論理データは判定器
9により、第3のタイミング発生器3からの出力信号
(図4の(5))のタイミングにより期待値と比較され、そ
の結果が良否信号記憶器10に格納される。
【0015】ここで、第3のタイミング発生器3から出
力されるタイミングパルスは被測定物14において信号が
入力されてから信号が出力されるまでの時間に加え、第
1の波形整形器4から信号が出力されてから、測定器9
に信号が入力されるまでの時間を加算する必要がある。
そのために、校正を行う。
【0016】校正を行う時は、校正用スイッチ13をオン
にし、測定用スイッチ11,12をオフにし、被測定物14を
通さないで、第1の波形整形器4、または第2の波形整
形器5の出力を信号選択器6によりどちらか選択し、直
接、ドライバ7、コンパレータ8を通して判定器9に入
力する。そして、第3のタイミング発生器3のタイミン
グパルスの出力タイミングを移動させ、図4に示すよう
に例えばパルスの前縁と同一タイミングになる時間を検
索し、校正時間として、第3のタイミング発生器3の時
間に加算し、第1の波形整形器4から判定器9までの遅
延時間を補正する。
【0017】ここで、校正時間を補正する時、第1の波
形整形器4からは図2(3)に示すように立ち上がりパル
スを出力し、信号選択器6で第1の波形整形器4を選択
し、遅延時間を求める。また、第2の波形整形器5では
図2(3)′に示すように立ち下がりパルスを出力し、信
号選択器6で第2の波形整形器5を選択し、遅延時間を
求める。そして、この2つの遅延時間の平均値を校正時
間として、第3のタイミング発生器3の時間に加算す
る。
【0018】このように、上記実施例によれば、第1の
波形整形器4で立ち上がりパルスによる遅延時間、およ
び第2の波形整形器5で立ち下がりパルスによる遅延時
間を求めることができる。これにより、立ち上がりパル
スによる遅延時間と立ち下がりパルスによる遅延時間の
平均値を求めることができ、それを校正値として、第3
のタイミング発生器3に校正時間として加算することに
より、第1の波形整形器4から立ち上がりパルス、およ
び立ち下がりパルスが出力されても判定器9は最小の誤
差で判定できるという効果を有する。
【0019】これを更に詳細に説明すると、図2はこの
ときのタイミングチャートを示す。立ち上がりパルスに
よる校正時はパルスの前縁において理想値より立ち上が
りエッジの遅延時間誤差51だけ遅れる。また、立ち下が
りパルスによる校正時はパルスの前縁において理想値よ
り立ち下がりエッジの遅延時間誤差52だけ早い。そのた
め、立ち上がりパルスのみで校正を行うと立ち下がりパ
ルスが入力されたとき51+52の誤差が生ずる。また、立
ち下がりパルスのみで校正した時、立ち上がりパルスが
入力されると同様に51+52の誤差が生ずるすなわち、最
大で51+52の誤差が生ずることになる。それに対して、
立ち上がりパルスと立ち下がりパルスの平均で校正した
場合、例として51=52の場合、校正値は理想の場合と同
等になる。そして、立ち上がりパルスが入力されたとき
51の誤差が生ずる。また、立ち下がりパルスが入力され
たときは52の誤差が生ずる。すなわち、最大で51=52の
誤差でおさまり、立ち上がりまたは立ち下がりパルスで
単独に校正したときに比べ、小さな誤差で測定すること
ができる。
【0020】
【発明の効果】以上説明したように本発明の波形発生装
置は、立ち上がりパルスと立ち下がりパルスにより別々
に遅延時間を求め、その平均値を判定器の校正時間とす
ることにより、すべての波形に対して、判定器における
誤差を最小にすることができるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【図2】図1のタイミングチャートである。
【図3】従来の波形発生装置の構成を示すブロック図で
ある。
【図4】図3のタイミングチャートである。
【図5】図3のタイミングチャートである。
【符号の説明】
1,2,3…タイミング発生器、 4,5…波形整形
器、 6…信号選択器、7…ドライバ、 8…コンパレ
ータ、9…判定器、 10…良否信号記憶器、 11,12…
測定用スイッチ、 13…校正用スイッチ、 14…被測定
物、 41,51…立ち上がりエッジの遅延時間誤差、 4
2,52…立ち下がりエッジの遅延時間誤差。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 第1のタイミング発生器からの出力を基
    に立ち上がりパルスを出力する第1の波形整形器と、第
    2のタイミング発生器からの出力を基に立ち下がりパル
    スを出力する第2の波形整形器と、前記第1および第2
    の波形整形器の出力を選択する信号選択器と、前記第1
    および第2の波形整形器からのパルスの前縁の遅延時間
    を夫々測定し、その平均値を校正時間とし、第3のタイ
    ミング発生器のタイミング出力時間に加算する判定器と
    を有することを特徴とする波形発生装置。
JP4135040A 1992-05-27 1992-05-27 波形発生装置 Pending JPH05327419A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4135040A JPH05327419A (ja) 1992-05-27 1992-05-27 波形発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4135040A JPH05327419A (ja) 1992-05-27 1992-05-27 波形発生装置

Publications (1)

Publication Number Publication Date
JPH05327419A true JPH05327419A (ja) 1993-12-10

Family

ID=15142541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4135040A Pending JPH05327419A (ja) 1992-05-27 1992-05-27 波形発生装置

Country Status (1)

Country Link
JP (1) JPH05327419A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110446936A (zh) * 2018-03-05 2019-11-12 深圳市汇顶科技股份有限公司 波形信号检测方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110446936A (zh) * 2018-03-05 2019-11-12 深圳市汇顶科技股份有限公司 波形信号检测方法及装置

Similar Documents

Publication Publication Date Title
US6377065B1 (en) Glitch detection for semiconductor test system
US6263463B1 (en) Timing adjustment circuit for semiconductor test system
US6105157A (en) Salphasic timing calibration system for an integrated circuit tester
KR20050046818A (ko) 지터측정장치 및 시험장치
US7283920B2 (en) Apparatus and method for testing semiconductor device
JPH06148279A (ja) 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法
KR20010024360A (ko) 집적회로 테스터용 포맷 민감성 타이밍 교정
KR100356725B1 (ko) 반도체 시험 장치
JPH05327419A (ja) 波形発生装置
US7197682B2 (en) Semiconductor test device and timing measurement method
US7206985B2 (en) Method and apparatus for calibrating a test system for an integrated semiconductor circuit
US6828799B2 (en) Propagation delay time measuring method and testing apparatus
US7135880B2 (en) Test apparatus
US6768954B2 (en) Jitter quantity calculator and tester
JP2001305197A (ja) 半導体集積回路試験におけるパルス幅タイミング誤差補正のための較正方法および装置
JP2002181899A (ja) タイミング校正方法
US6253341B1 (en) IC test system
JPS61176871A (ja) 半導体試験装置
JPH09325174A (ja) 半導体検査装置
JPH026769A (ja) テスターのタイミング信号発生回路
JP2003004814A (ja) スキュー補正方法及び半導体集積回路試験装置
JPH0736300Y2 (ja) タイミング校正装置
JP2598709B2 (ja) Icの出力パルス幅検査回路
JPS592541Y2 (ja) 半導体素子の逆回復時間測定装置
JPH09304482A (ja) Ic試験装置