JPH05326641A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05326641A
JPH05326641A JP13074592A JP13074592A JPH05326641A JP H05326641 A JPH05326641 A JP H05326641A JP 13074592 A JP13074592 A JP 13074592A JP 13074592 A JP13074592 A JP 13074592A JP H05326641 A JPH05326641 A JP H05326641A
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting
mounting substrate
flat
parallelism
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13074592A
Other languages
English (en)
Inventor
Katsunori Nishiguchi
勝規 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP13074592A priority Critical patent/JPH05326641A/ja
Priority to CA002096551A priority patent/CA2096551A1/en
Priority to AU38674/93A priority patent/AU659002B2/en
Priority to US08/064,658 priority patent/US5536974A/en
Priority to EP93108270A priority patent/EP0570971A1/en
Priority to TW082104030A priority patent/TW214018B/zh
Publication of JPH05326641A publication Critical patent/JPH05326641A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】 【目的】 本発明は、実装時の歩留まりの高い半導体装
置を提供することを目的とする。 【構成】 半導体チップ(10)の実装面に備えられた
第1平坦領域(12〜14)に照射された光は正確な角
度で反射する。また実装用基板(20)に備えられた第
2平坦領域(23〜25)に照射された光も正確な角度
で反射する。これらの反射光の反射角度から、半導体チ
ップ(10)と実装用基板(20)との相対的な傾きが
測定できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、Si−LSI、GaA
s−LSI、および液晶ディスプレイ(LCD)等に用
いられる半導体装置に関する。
【0002】
【従来の技術】フリップチップの実装方法は、半導体チ
ップに設けられた全てのバンプを基板上のパッドに接続
して行う。このため、半導体チップと基板の平行度を保
つ技術が極めて重要である。このように半導体チップと
基板とを平行に保つための従来の技術としては、例えば
光学プローブ装置を用いる方法がある。この方法は、半
導体チップおよび基板にプローブ光を照射し、その反射
光から半導体チップと基板との相対的な傾きを測定し、
これらの測定値から両者の平行度を調整するものであ
る。
【0003】
【発明が解決しようとする課題】ところで、近年の半導
体チップは高度に集積化されているので、半導体チップ
表面には微細な凹凸が数多く存在する。このため、光学
プローブ装置を用いて半導体チップにプローブ光を照射
しても、半導体チップ表面の微細な凹凸で光が錯乱する
ために、半導体チップの傾きを測定することは困難であ
った。
【0004】また、Al2 3 、AlNなどのセラミッ
ク基板またはCuWなどのポーラス状の金属などを基礎
材料とする実装用基板の表面には、微細な凹凸が数多く
存在する。このため、光学プローブ装置を用いて実装用
基板にプローブ光を照射しても、実装用基板表面の微細
な凹凸で光が錯乱するために、実装用基板の傾きを測定
することは困難であった。
【0005】本発明は、表面に微細な凹凸を有していて
も、照射されたプローブ光が錯乱することのない半導体
チップおよび実装用基板を備えた半導体装置を提供する
ことを目的とする。
【0006】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、半導体チップと実装用基板
を備え、半導体チップには実装面の所定の位置に光照射
用の第1平坦領域が形成され、実装用基板には半導体チ
ップが実装された際に第1平坦領域と少なくとも一部分
が重畳する光照射用の第2平坦領域が形成されている。
【0007】
【作用】本発明の半導体装置によれば、半導体チップの
実装面に備えられた第1平坦領域に照射された光は正確
な角度で反射する。また実装用基板に備えられた第2平
坦領域に照射された光も正確な角度で反射する。これら
の反射光の反射角度から、半導体チップと実装用基板と
の相対的な傾きが測定できる。
【0008】
【実施例】以下、本発明の一実施例について、添付図面
を参照しつつ説明する。図1は本実施例の半導体装置の
外観を示す斜視図である。半導体チップ10の下面10
aには、複数のバンプ11と平坦領域12〜14とが設
けられている。また、実装用基板20の上面20aに
は、半導体チップ10が実装される実装領域21が備え
られ、この実装領域21内にはバンプ11に相対する複
数のパッド22と平坦領域12〜14に相対する平坦領
域23〜25が設けられている。平坦領域12〜14と
平坦領域23〜25との位置関係は、半導体チップ10
を実装用基板20に実装した際に、それぞれの領域の少
なくとも一部分が重畳するように配置されている。した
がって、各領域の面積が同じである必要はなく、一方の
領域が相対する他方の領域に包含されていても良い。こ
のときの各領域の面積は、10〜200μm2 の範囲内
である。
【0009】図2に示すように、平坦領域12〜14、
23〜25は、半導体チップ10と実装用基板20との
平行度を測定するために照射される光学プローブ30か
らのプローブ光の反射面として利用される。これらの平
坦領域12〜14、23〜25でプローブ光を反射させ
ることによって、反射角度から半導体チップ10または
実装用基板20の傾きを正確に測定できる。また、平坦
領域12〜14、23〜25での反射光の強度は乱反射
などの影響を受けることなく安定する。このため、この
ため、反射光の強度を測定することによって、プローブ
光が平坦領域12〜14、23〜25で反射したかが判
断でき、半導体チップ10と実装用基板20との大まか
な位置合せを行うことができる。
【0010】平坦領域12〜14、23〜25は基板表
面そのままでもよいが、図3に示すように、基板上に絶
縁膜121と金属膜122と絶縁膜123とを順次積層
させて加工してもよい。絶縁膜121は、5μm以上の
膜厚を持ち、PI(ポリイミド)、BCB(benzocyclo
butene)、あるいはSOG(Spin on Glass )のいずれ
かの材料を用いた単層構造であってもよく、これらの材
料を組み合わせた多層構造であってもよい。金属膜12
2は、Au、Cu、あるいはAlなどが用いられる。絶
縁膜123は、SiN(n=1.9程度(n:屈折
率))、SiON(n=1.85程度)または、SiO
2 (n=1.4程度)などが用いられる。この絶縁膜1
23は、プローブ光の波長をλとすると、λ/2×m=
n×d(m:整数、d:膜厚)の関係を満たす膜厚で堆
積させるとよい。この関係を満たす膜厚であれば、平坦
領域12〜14、23〜25の金属層で反射するプロー
ブ光の反射率は極大となり、絶縁膜でのプローブ光の光
量減少を防止できるからである。
【0011】本実施例の応用例を図4、図5に示す。図
4(a)は、半導体チップ10の下面10aの中央に平
坦領域41を設けた例である。実装用基板20の実装領
域21の中央にも、同様に平坦領域を設けている。半導
体チップ10および実装領域21の中央でお互いの平行
度を測定するので、半導体チップ10または実装用基板
20の周辺部に反りや歪みがあっても、正確に平行度を
調整することができる。
【0012】図4(b)は、半導体チップ10の下面1
0aの重心10bに点対称な1対の平坦領域42、43
を設けた例である。実装用基板20の実装領域21の相
対する位置にも、同様に平坦領域を設けている。このよ
うに平坦領域42、43を用いて2か所で半導体チップ
10と実装用基板20との平行度を測定すれば、下面1
0a全体に歪みや反りがあっても、正確に平行度を調整
することができる。
【0013】図4(c)は、半導体チップ10の下面1
0aの重心10bに点対称な2対の平坦領域44、45
および平坦領域46、47を設けた例である。実装用基
板20の実装領域21の相対する位置にも、同様に平坦
領域を設けている。このように4か所の平坦領域44〜
47で半導体チップ10と実装用基板20との平行度を
測定するので、上述した例に比べて、いっそう正確に平
行度を調整することができる。さらにこの例では、対と
なる平坦領域を結ぶ直線がほぼ直交するように、平坦領
域44〜47がそれぞれ配置されているので、下面10
a全体に歪みや反りがあっても正確に平行度を調整する
ことができる。
【0014】図5(a)は、半導体チップ10の下面1
0aの中央に十字型の平坦領域51を設けた例である。
実装用基板20の実装領域21の中央にも、同様に平坦
領域を設けている。この場合、実装領域21の平坦領域
は特に十字型である必要はなく、少なくとも一部分が重
畳していればよい。この例では、平坦領域51の先端部
51a〜51dの中から複数の測定点を選択して、半導
体チップ10と実装用基板20との平行度を測定するこ
とによって、下面10a全体に歪みや反りがあっても正
確に平行度を調整することができる。
【0015】図5(b)は、半導体チップ10の下面1
0aの周縁部に帯状の平坦領域52を設けた例である。
実装用基板20の実装領域21の対応する部分にも、同
様に平坦領域を設けている。そして、平坦領域52上の
複数の測定点を選択して、半導体チップ10と実装用基
板20との平行度測定することによって、正確に平行度
を調整することができる。
【0016】図5(c)の例は、図5(b)の例の変形
であり、半導体チップ10の下面10aの周縁部に複数
の平坦領域53〜56を設けた例である。これらの平坦
領域53〜56を用いても、図5(b)の例と同様、正
確に平行度を調整することができる。
【0017】次に、半導体チップ10を実装用基板20
に実装する実装装置について、図6を用いて説明する。
実装装置は、半導体チップ10が真空吸着により下面に
装着された半導体チップ装着部61と、実装用基板20
が真空吸着により上面に装着された基板装着部62とを
備え、半導体チップ装着部61は枠体63の上部に、基
板装着部62は枠体63の下部に固定されている。半導
体チップ装着部61と基板装着部62の間には、半導体
チップ10と実装用基板20の平行度を測定する平行度
測定装置64とが備えられている。
【0018】平行度測定装置64は、半導体チップ10
および実装用基板20にプローブ光を照射する光学プロ
ーブ64aと、半導体チップ10および実装用基板20
で反射したプローブ光の反射角度を測定する測定部64
bと、光学プローブ64aおよび測定部64bを支持す
る支持台64cとを備えている。
【0019】半導体チップ装着部61は、半導体チップ
10を吸着する吸着ブロック611と、この吸着ブロッ
ク611が固定され揺動自在の揺動ステージ612と、
この揺動ステージ612が固定され水平な2次元方向に
可動な水平移動ステージ613とを有している。この水
平移動ステージ613の側面部の直交する2つの面に
は、半導体チップ10の上面と平行な方向の調整を行う
アクチュエータ61a、61bが設けられ、揺動ステー
ジ612の側面部の直交する2つの面には、半導体チッ
プ10の傾きの調整を行うアクチュエータ61c、61
dが設けられている。
【0020】基板装着部62は実装用基板20を吸着す
る吸着ブロック621と、この吸着ブロック621が固
定されてこれを上下動するボンディング機構部622
と、このボンディング機構部622が固定され揺動自在
の揺動ステージ623と、この揺動ステージ623が固
定され水平な2次元方向に可動な水平移動ステージ62
4とを有している。水平移動ステージ624の側面部の
直交する2つの面には、実装用基板20の上面と平行な
方向の調整を行うアクチュエータ62a、62bが設け
られ、揺動ステージ623の側面部の直交する2つの面
には、実装用基板20の傾きの調整を行うアクチュエー
タ62c、62dが設けられている。
【0021】さらに、実装装置には、半導体チップ10
と実装用基板20の平行度を調整するコントローラ65
が備えられている。コントローラ65は光学プローブ6
4aからの測定結果のデータを入力し、このデータに基
づいて、アクチュエータ61a〜61dおよびアクチュ
エータ62a〜62dに対し必要な指令を出力してい
る。
【0022】次に、図7を用いて、光学プローブ64a
の測定原理を説明する。同図より、光源から平行に入射
した入射光A1 、B1 はライトガイド71を通過して反
射鏡72、73で反射し、半導体チップ10の下面10
aと実装用基板20の上面20aに照射する。これらの
照射光A2 、B2 は半導体チップ10の下面と実装用基
板20の上面で反射して、反射鏡72、73を介して出
射する。出射光A3 、B3 の出射位置を、例えば半導体
位置検出器を用いて測定することによって、半導体チッ
プ10の下面と実装用基板20の上面の角度のずれが判
定できる。
【0023】次に、実装装置を用いた実装方法につい
て、図6に戻って説明する。まず半導体チップ10を半
導体チップ装着部61の吸着ブロック611に吸引装着
させ、実装用基板20を基板装着部62の吸着ブロック
621に吸引装着させる。そして、平行度測定装置64
を用いて、半導体チップ10と実装用基板20との平行
度を測定する。半導体チップ10に照射されたプローブ
光は平坦領域12〜14で正確に反射し、実装用基板2
0に照射されたプローブ光は平坦領域23〜25で正確
に反射する。したがって、これらの反射光を測定すれ
ば、半導体チップ10と実装用基板20との傾きが正確
に検出できる。
【0024】平行度測定装置64での測定結果は、コン
トローラ65に与えられ、半導体チップ10と実装用基
板20との平行度が検討される。この検討の結果、実装
用基板20の角度調整が必要であるとコントローラ65
が判定した場合には、実装用基板装着部62のアクチュ
エータ62c、62dに指令が送られ、必要な角度調整
が行われる。また、半導体チップ10の角度調整が必要
であるとコントローラ65が判定した場合には、半導体
チップ装着部61のアクチュエータ61c、61dに指
令が送られ、必要な角度調整が行われる。
【0025】以上の角度調整処理が終了した後に、平行
度測定装置64を後退させる。そして、基板装着部62
を持ち上げて、実装用基板10上に半導体チップ20を
実装する。前工程の角度調整処理で実装用基板10と半
導体チップ20との平行度が十分に保たれているので、
半導体チップ10上の全てのバンプを実装用基板20上
のパッドに接続することができる。したがって、高い実
装歩留りを確保することができる。
【0026】なお、半導体チップ10の下面10aまた
は実装用基板20の上面20aを研磨すれば、プローブ
光の反射はより正確になる。
【0027】
【発明の効果】本発明の半導体装置であれば、半導体チ
ップの実装面に備えられた第1平坦領域に照射された光
は正確な角度で反射する。また実装用基板に備えられた
第2平坦領域に照射された光は正確な角度で反射する。
これらの反射光の反射角度から、半導体チップと実装用
基板との相対的な傾きが測定できる。そして、この測定
値を用いれば、基板と半導体チップとの平行度を正確に
調整することができる。
【図面の簡単な説明】
【図1】本実施例の半導体装置の外観を示す斜視図であ
る。
【図2】本実施例の半導体装置の外観を示す平面図であ
【図3】平坦領域の構造を示す断面図である。
【図4】応用例の半導体装置を示す上面図である。
【図5】応用例の半導体装置を示す上面図である。
【図6】実装装置の構成を示す平面図である。
【図7】光学プローブの測定原理を示す斜視図である。
【符号の説明】
10…半導体チップ、11…バンプ、12〜14、22
〜24…平坦領域、20…実装用基板、21…実装領
域、30…光学プローブ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 照射した光の反射角度から測定物の傾き
    を測定する測定手段を用いて相対的な平行度を調整した
    後に実装する半導体チップと、この半導体チップが実装
    される実装用基板とを備える半導体装置において、 前記半導体チップには実装面の所定の位置に光照射用の
    第1平坦領域が形成され、 前記実装用基板には前記半導体チップが実装された際に
    前記第1平坦領域と少なくとも一部分が重畳する光照射
    用の第2平坦領域が形成されていることを特徴とする半
    導体装置。
JP13074592A 1992-05-22 1992-05-22 半導体装置 Pending JPH05326641A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP13074592A JPH05326641A (ja) 1992-05-22 1992-05-22 半導体装置
CA002096551A CA2096551A1 (en) 1992-05-22 1993-05-19 Semiconductor device
AU38674/93A AU659002B2 (en) 1992-05-22 1993-05-20 Semiconductor device
US08/064,658 US5536974A (en) 1992-05-22 1993-05-21 Semiconductor device with light reflecting substrate area
EP93108270A EP0570971A1 (en) 1992-05-22 1993-05-21 Flip-clip-bonding alignment structure
TW082104030A TW214018B (en) 1992-05-22 1993-05-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13074592A JPH05326641A (ja) 1992-05-22 1992-05-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH05326641A true JPH05326641A (ja) 1993-12-10

Family

ID=15041624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13074592A Pending JPH05326641A (ja) 1992-05-22 1992-05-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH05326641A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707067B2 (en) 1995-06-06 2004-03-16 Lg.Philips Lcd Co., Ltd. High aperture LCD with insulating color filters overlapping bus lines on active substrate
WO2003084038A3 (en) * 2002-03-29 2004-03-25 Intersil Inc Multi-phase dc-dc converter with balanced current between modules and different input voltages
US6870188B2 (en) 1995-06-06 2005-03-22 Lg. Philips Lcd Co., Ltd. LCD with increased pixel opening sizes

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707067B2 (en) 1995-06-06 2004-03-16 Lg.Philips Lcd Co., Ltd. High aperture LCD with insulating color filters overlapping bus lines on active substrate
US6870188B2 (en) 1995-06-06 2005-03-22 Lg. Philips Lcd Co., Ltd. LCD with increased pixel opening sizes
US7135705B2 (en) 1995-06-06 2006-11-14 Lg.Philips Lcd Co., Ltd. High aperture LCD with insulating color filters overlapping bus lines on active substrate
US7445948B2 (en) 1995-06-06 2008-11-04 Lg. Display Co., Ltd. Method of making a TFT array with photo-imageable insulating layer over address lines
US7531838B2 (en) 1995-06-06 2009-05-12 Lg Display Co., Ltd. LCD with increased pixel opening sizes
US7745830B2 (en) 1995-06-06 2010-06-29 Lg Display Co., Ltd. LCD with increased pixel opening sizes
US8198110B2 (en) 1995-06-06 2012-06-12 Lg Display Co., Ltd. Method of making a TFT array with photo-imageable insulating layer over address lines
WO2003084038A3 (en) * 2002-03-29 2004-03-25 Intersil Inc Multi-phase dc-dc converter with balanced current between modules and different input voltages
US6897636B2 (en) 2002-03-29 2005-05-24 Intersil Americas Inc. Method and circuit for scaling and balancing input and output currents in a multi-phase DC-DC converter using different input voltages

Similar Documents

Publication Publication Date Title
US5536974A (en) Semiconductor device with light reflecting substrate area
US5324381A (en) Semiconductor chip mounting method and apparatus
JP4059334B2 (ja) マイクロスクラッチ検査装置
US6376329B1 (en) Semiconductor wafer alignment using backside illumination
JPH05187828A (ja) リトグラフ・ホトマスクのパターン化された構造物の寸法を測定する方法および装置
US5262355A (en) Method for packaging a semiconductor device
JPH05326641A (ja) 半導体装置
JPH0888170A (ja) 標的の位置及び傾斜の制御装置
JPH05326636A (ja) 実装用基板
JPH05326619A (ja) 半導体チップ
JPH05326638A (ja) 半導体チップ実装方法および実装装置
JP2008516229A (ja) 光学計測システムを使用した誘電体薄膜の弾性係数の測定
JP2000012623A (ja) ボンディング装置及びボンディング方法
JPS59188931A (ja) ウエハの高さ測定器
JPH05326633A (ja) 半導体チップ実装方法および実装装置
JPH05315399A (ja) 半導体チップ実装方法および実装装置
JPH0582810A (ja) 光電変換装置
JP4802431B2 (ja) 膜厚測定方法及び光ディスクにおける膜厚測定方法
CN111199900A (zh) 检查键合的半导体芯片的设备和方法
JPH09196618A (ja) 素子のアラインメント測定方法
JP2002107116A (ja) 平坦度等測定装置
JP3953841B2 (ja) ギャップ測定方法及びギャップ測定装置、並びに露光装置
JP3481704B2 (ja) 高さ測定方法及び装置
US20230326778A1 (en) Methods of adjusting a tilt between a bonding tool assembly and a support structure assembly of a bonding system, and related bonding systems
JPH04162337A (ja) 電子線装置