JPH05315399A - 半導体チップ実装方法および実装装置 - Google Patents

半導体チップ実装方法および実装装置

Info

Publication number
JPH05315399A
JPH05315399A JP11356992A JP11356992A JPH05315399A JP H05315399 A JPH05315399 A JP H05315399A JP 11356992 A JP11356992 A JP 11356992A JP 11356992 A JP11356992 A JP 11356992A JP H05315399 A JPH05315399 A JP H05315399A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
mounting
measuring
holding means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11356992A
Other languages
English (en)
Inventor
Katsunori Nishiguchi
勝規 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP11356992A priority Critical patent/JPH05315399A/ja
Priority to TW082103249A priority patent/TW278212B/zh
Priority to AU38208/93A priority patent/AU654775B2/en
Priority to CA002095171A priority patent/CA2095171A1/en
Priority to US08/056,777 priority patent/US5324381A/en
Priority to EP93107357A priority patent/EP0569011A1/en
Priority to KR1019930007722A priority patent/KR930024128A/ko
Publication of JPH05315399A publication Critical patent/JPH05315399A/ja
Priority to US08/205,416 priority patent/US5384000A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

(57)【要約】 【目的】 本発明は、実装歩留まりの高い半導体実装方
法を提供することを目的とする。 【構成】 基板（１２）と半導体チップ（１０）との相
対角度を複数の測定点について測定する。そして、これ
らの測定値から基板（１２）と半導体チップ（１０）と
の平行度を調整した後に、基板装着手段（１３）と半導
体チップ保持手段（１１）とを接近させて基板（１２）
上に半導体チップ（１４）を実装させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、Ｓｉ−ＬＳＩ、ＧａＡ
ｓ−ＬＳＩ、および液晶ディスプレイ（ＬＣＤ）等の大
型半導体チップの実装方法および実装装置に関する。
【０００２】
【従来の技術】フリップチップの実装方法は、半導体チ
ップに設けられた全てのバンプを基板上のパッドに接続
して行う。このため、半導体チップと基板の平行度を保
つ技術が極めて重要である。このように半導体チップと
基板とを平行に保つための従来の技術としては、例えば
光学プローブ装置を用いる方法がある。この方法は、半
導体チップおよび基板にプローブ光を照射し、その反射
光を測定することによって、両者の平行度を調整するも
のである。
【０００３】
【発明が解決しようとする課題】しかしながら、近年の
半導体チップおよび基板の大型化によって、従来の調整
方法では半導体チップと基板とを平行に保つことが困難
になってきた。その原因として以下の２点が考えられ
る。第１に、従来の方法では平行度のずれを反射光の角
度のずれで検出していたが、この検出方法での誤差が大
きくなってきたためである。つまり、ある測定点での角
度のずれがわずかな場合でも、半導体チップおよび基板
の大型化に伴い、測定点から離れた部分での角度のずれ
が非常に大きくなるからである。第２に、基板がセラミ
ックの場合には、焼き物の特性として反りやうねりが存
在するが、基板の大型化に伴い、これらの反りやうねり
が無視できなくなってきたためである。
【０００４】本発明は、半導体チップおよび基板の大型
化によっても、半導体チップと基板とを十分に平行に保
ち、高い実装歩留りを確保することができる半導体チッ
プの実装方法および実装装置を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体実装方法は、基板と半導体チップと
の相対角度を複数の測定点で測定する第１のステップ
と、複数の測定値に基づいて基板装着手段と半導体チッ
プ保持手段との平行度を調整する第２のステップと、基
板装着手段と半導体チップ保持手段とを接近させて基板
上に半導体チップを実装する第３のステップとを備え
る。
【０００６】また、本発明の半導体チップ実装装置は、
基板と半導体チップとの相対角度を複数の測定点で測定
する測定手段と、測定手段で測定した複数の測定値に基
づいて基板装着手段と半導体チップ保持手段との平行度
を調整する調整手段と、基板装着手段と半導体チップ保
持手段とを接近させて基板上に半導体チップを実装させ
る実装手段とを備える。
【０００７】
【作用】本発明の半導体実装方法によれば、基板と半導
体チップとの相対角度を複数の測定点について測定す
る。そして、これらの測定値から基板と半導体チップと
の平行度を調整した後に、基板装着手段と半導体チップ
保持手段とを接近させて基板上に半導体チップを実装さ
せる。
【０００８】また、本発明の半導体チップ実装装置によ
れば、測定手段によって、基板と半導体チップとの相対
角度を複数の測定点について測定する。この測定手段で
の測定結果に基づいて、調整手段で基板と半導体チップ
との平行度を調整する。そして、実装手段で基板装着手
段と半導体チップ保持手段とを接近させて基板上に半導
体チップを実装させる。
【０００９】
【実施例】以下、本発明の一実施例について、添付図面
を参照しつつ説明する。図１は本実施例の半導体チップ
実装装置の構成を示す外観図である。
【００１０】本実施例の半導体チップ実装装置には、半
導体チップ１０が真空吸着により下面に装着された半導
体チップ装着部１１と、基板１２が真空吸着により上面
に装着された基板装着部１３と、半導体チップ１０と基
板１２の平行度を測定する光学プローブ装置１４、１５
が備えられている。半導体チップ装着部１１の側面部の
直交する２つの面には、半導体チップ１０の上面と平行
な方向の調整を行うアクチュエータ１１ａ，１１ｂと、
半導体チップ１０の傾きの調整を行うアクチュエータ１
１ｃ，１１ｄが備えられている。また、基板装着部１３
の側面部の直交する２つの面には、基板１２の上面と平
行な方向の調整を行うアクチュエータ１３ａ，１３ｂ
と、基板１２の傾きの調整を行うアクチュエータ１３
ｃ，１３ｄが備えられている。さらに、半導体チップ実
装装置には、半導体チップ１０と基板１２の平行度を調
整するコントローラ１６が備えられている。コントロー
ラ１６は、光学プローブ装置１４、１５からの測定結果
のデータを入力し、このデータに基づいて、アクチュエ
ータ１１ａ〜１１ｄおよびアクチュエータ１３ａ〜１３
ｄに対し必要な指令を出力している。
【００１１】光学プローブ装置１４の測定原理は図２に
示す通りである。同図より、光源から平行に入射した入
射光Ａ1 、Ｂ1 はライトガイド１４ｃを通して反射鏡１
４ａ、１４ｂで反射し、半導体チップ１０の下面と基板
１２の上面に照射する。そして、これらの照射光Ａ2 、
Ｂ2 が半導体チップ１０の下面と基板１２の上面で反射
して、反射鏡１４ａ、１４ｂを介して出射する。これら
の出射光Ａ3 、Ｂ3 の出射位置を、例えば半導体位置検
出器などで測定することによって、半導体チップ１０の
下面と基板１２の上面の角度のずれが分かる。光学プロ
ーブ装置１５も同様の原理で測定できる。
【００１２】次に、この半導体チップ実装装置を用いた
実装方法について説明する。まず半導体チップ１０を半
導体チップ装着部１１に吸引装着させ、基板１２を基板
装着部１３に吸引装着させる。そして、光学プローブ装
置１４と光学プローブ装置１５を用いて、半導体チップ
１０と基板１２の平行度を複数の測定点で測定する。こ
の測定の状態を図３の斜視図に示す。本実施例では、２
台の光学プローブ装置１４、１５を用いているので、最
低でも２か所の測定点１２ａ、１２ｂで平行度を測定で
きる。さらに、光学プローブ装置１４、１５を移動させ
ることにより、３か所以上の測定点１２ａ〜１２ｃでの
測定も可能となる。また、１台の光学プローブ装置を移
動させながら、複数の測定点で測定してもよい。このよ
うに、本実施例の特徴は、最低１台の光学プローブ装置
などの測定手段を用いて、複数か所で平行度を測定する
ことにある。複数か所での平行度の測定が必要なのは、
第１に半導体チップ１０と基板１２の大型化によって表
面全体の平行度確保が困難となったため、第２に基板に
セラミックを用いた場合にその特質として反りやうねり
を有するためである。特に、図４（ａ）、（ｂ）に示す
ように、ＰＩ／Ｃｕなどの多層薄膜２１が表面に堆積さ
れたＡｌ2 Ｏ3 やＡｌＮなどのセラミック基板２２の場
合には、反りやうねりが顕著となる。
【００１３】光学プローブ装置１４および光学プローブ
装置１５での測定結果は、コントローラ１６に与えら
れ、半導体チップ１０と基板１２との平行度が検討され
る。この検討の結果、半導体チップ１０の角度調整が必
要であるとコントローラ１６が判定した場合には、半導
体チップ装着部１１のアクチュエータ１１ａ、１１ｂに
指令が送られ、必要な角度調整が行われる。また、基板
１２の角度調整が必要であるとコントローラ１６が判定
した場合には、基板装着部１３のアクチュエータ１３
ａ、１３ｂに指令が送られ、必要な角度調整が行われ
る。
【００１４】コントローラ１６による角度調整処理は、
次の５種類の判定手法のいずれかを用いて行われる。こ
れらの角度調整処理を図５〜図９のフローチャートを用
いて説明する。
【００１５】図５は第１の判定手法を用いた角度調整処
理を示している。この処理は、まず複数か所の測定点で
平行度を測定するように、光学プローブ装置１４、１５
に指示を与える（ステップ１０１）。そして、測定によ
って得られた複数の測定値の平均を計算する（ステップ
１０２）。この平均値から、必要な角度調整の指示をア
クチュエータ１１ａ、１１ｂまたはアクチュエータ１３
ａ、１３ｂに与える。
【００１６】図６は第２の判定手法を用いた角度調整処
理を示している。この処理は、まず複数か所の測定点で
平行度を測定するように、光学プローブ装置１４、１５
に指示を与える（ステップ１１１）。そして、測定によ
って得られた複数の測定値の中に所定の許容値より大き
な値があるかを判定する（ステップ１１２）。この判定
で、測定値の中に所定の許容値より大きな値があること
が判明した場合には、必要な角度調整の指示をアクチュ
エータ１１ａ、１１ｂまたはアクチュエータ１３ａ、１
３ｂに与える（ステップ１１３）。
【００１７】図７は第３の判定手法を用いた角度調整処
理を示している。この処理は、まず複数か所の測定点で
平行度を測定するように、光学プローブ装置１４、１５
に指示を与える（ステップ１２１）。そして測定によっ
て得られた複数の測定値の中に所定の許容値より大きな
値があるかを判定する（ステップ１２２）。この判定
で、測定値の中に所定の許容値より大きな値があること
が判明した場合には、必要な角度調整の指示をアクチュ
エータ１１ａ、１１ｂまたはアクチュエータ１３ａ、１
３ｂに与える（ステップ１２３）。ステップ１２１から
ステップ１２３までの処理を所定回数繰り返し、調整を
続ける（ステップ１２４）。このように調整を複数回繰
り返しても、全ての測定値が所定の許容値以下にならな
い場合には、処理を中止する（ステップ１２５）。ま
た、全ての測定値が所定の許容値以下になった場合に
は、次の処理に移行する。
【００１８】図８は第４の判定手法を用いた角度調整処
理を示している。この処理は、まず複数か所の測定点で
平行度を測定するように、光学プローブ装置１４、１５
に指示を与える（ステップ１３１）。そして、測定によ
って得られた複数の測定値の中で、所定の許容値より大
きな値の占める割合を計算する（ステップ１３２）。こ
の計算で得られた許容値より大きな値の割合が一定の割
合より多い場合に（ステップ１３３）、必要な角度調整
の指示をアクチュエータ１１ａ、１１ｂまたはアクチュ
エータ１３ａ、１３ｂに与える（ステップ１３４）。
【００１９】図９は第５の判定手法を用いた角度調整処
理を示している。この処理は、まず複数か所の測定点で
平行度を測定するように、光学プローブ装置１４、１５
に指示を与える（ステップ１４１）。そして、測定によ
って得られた複数の測定値の中で、所定の許容値より大
きな値の占める割合を計算する（ステップ１４２）。こ
の計算で得られた許容値より大きな値の割合が一定の割
合より多い場合に（ステップ１４３）、必要な角度調整
の指示をアクチュエータ１１ａ、１１ｂまたはアクチュ
エータ１３ａ、１３ｂに与える（ステップ１４４）。ス
テップ１４１からステップ１４３までの処理を所定回数
繰り返し、調整を続ける（ステップ１４５）。このよう
に調整を複数回繰り返しても、全ての測定値が所定の許
容値以下にならない場合には、処理を中止する（ステッ
プ１４６）。また、全ての測定値が所定の許容値以下に
なった場合には、次の処理に移行する。
【００２０】以上の角度調整処理が終了した後に、光学
プローブ装置１４、１５を後退させる。そして、基板装
着部１３を持ち上げて、基板１２上に半導体チップ１０
を実装する。前工程の角度調整処理で半導体チップ１０
と基板１２との平行度が十分に保たれているので、半導
体チップ１０上の全てのバンプ１０ａを基板１２上のパ
ッド１２ｄに接続することができる。したがって、高い
実装歩留りを確保することができる。
【００２１】なお、本実施例では、光学プローブ装置１
４、１５を用いて、光学的に平行度を測定しているが、
半導体チップ１０と基板１２との平行度が測定できるそ
の他の方法を用いてもよい。例えば、フィーラ（触針）
で半導体チップ１０および基板１２の表面を走査して、
平行度を測定する方法などを用いてもよい。
【００２２】
【発明の効果】本発明の半導体実装方法であれば、基板
と半導体チップとの相対角度を複数の測定点について測
定する。そして、これらの測定値から基板と半導体チッ
プとの平行度を調整した後に、基板装着手段と半導体チ
ップ保持手段とを接近させて基板上に半導体チップを実
装させる。
【００２３】また、本発明の半導体チップ実装装置によ
れば、測定手段によって、基板と半導体チップとの相対
角度を複数の測定点について測定する。この測定手段で
の測定結果に基づいて、調整手段で基板と半導体チップ
との平行度を調整する。そして、実装手段で基板装着手
段と半導体チップ保持手段とを接近させて基板上に半導
体チップを実装させる。
【００２４】このように本発明の半導体実装方法および
実装装置は、複数の測定点で基板と半導体チップの平行
度を測定しているので、半導体チップおよび基板の大型
化によっても平行度を十分に保つことができる。したが
って、実装時の歩留りが向上する。
【図面の簡単な説明】
【図１】本実施例の半導体チップ実装装置の構成を示す
外観図である。
【図２】光学プローブ装置の測定原理を示す斜視図であ
る。
【図３】平行度の測定状態を示す斜視図である。
【図４】反りやうねりを有するセラミック基板を示す断
面図である。
【図５】第１の判定手法を用いた角度調整処理を示すフ
ローチャートである。
【図６】第２の判定手法を用いた角度調整処理を示すフ
ローチャートである。
【図７】第３の判定手法を用いた角度調整処理を示すフ
ローチャートである。
【図８】第４の判定手法を用いた角度調整処理を示すフ
ローチャートである。
【図９】第５の判定手法を用いた角度調整処理を示すフ
ローチャートである。
【符号の説明】
１０…半導体チップ、１１…半導体チップ装着部、１２
…基板、１３…基板装着部、１４、１５…光学プローブ
装置、１６…コントローラ。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 基板装着手段に固定された基板上に、半
    導体チップ保持手段により前記基板の上部に保持された
    半導体チップを実装する半導体チップ実装方法におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する第１のステップと、 複数の測定値に基づいて、前記基板装着手段と前記半導
    体チップ保持手段との平行度を調整する第２のステップ
    と、 前記基板装着手段と前記半導体チップ保持手段とを接近
    させて、前記基板上に前記半導体チップを実装する第３
    のステップとを備えることを特徴とする半導体チップ実
    装方法。
  2. 【請求項２】 基板装着手段に固定された基板上に、半
    導体チップ保持手段により前記基板の上部に保持された
    半導体チップを実装する半導体チップ実装装置におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する測定手段と、 前記測定手段で測定した複数の測定値に基づいて、前記
    基板装着手段と前記半導体チップ保持手段との平行度を
    調整する調整手段と、 前記基板装着手段と前記半導体チップ保持手段とを接近
    させて、前記基板上に前記半導体チップを実装させる実
    装手段とを備えることを特徴とする半導体チップ実装装
    置。
  3. 【請求項３】 基板装着手段に固定された基板上に、半
    導体チップ保持手段により前記基板の上部に保持された
    半導体チップを実装する半導体チップ実装方法におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する第１のステップと、 測定した相対角度の平均値から前記基板装着手段と前記
    半導体チップ保持手段との平行度を調整する第２のステ
    ップと、 前記基板装着手段と前記半導体チップ保持手段とを接近
    させて、前記基板上に前記半導体チップを実装する第３
    のステップとを備えることを特徴とする半導体チップ実
    装方法。
  4. 【請求項４】 基板装着手段に固定された基板上に、半
    導体チップ保持手段により前記基板の上部に保持された
    半導体チップを実装する半導体チップ実装装置におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する測定手段と、 前記測定手段で測定した相対角度の平均値から前記基板
    装着手段と前記半導体チップ保持手段との平行度を調整
    する調整手段と、 前記基板装着手段と前記半導体チップ保持手段とを接近
    させて、前記基板上に前記半導体チップを実装させる実
    装手段とを備えることを特徴とする半導体チップ実装装
    置。
  5. 【請求項５】 基板装着手段に固定された基板上に、半
    導体チップ保持手段により前記基板の上部に保持された
    半導体チップを実装する半導体チップ実装方法におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する第１のステップと、 相対角度の測定値の中に所定の許容値より大きな値があ
    る場合に、前記基板装着手段と前記半導体チップ保持手
    段との平行度を調整する第２のステップと、 前記基板装着手段と前記半導体チップ保持手段とを接近
    させて、前記基板上に前記半導体チップを実装する第３
    のステップとを備えることを特徴とする半導体チップ実
    装方法。
  6. 【請求項６】 基板装着手段に固定された基板上に、半
    導体チップ保持手段により前記基板の上部に保持された
    半導体チップを実装する半導体チップ実装装置におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する測定手段と、 前記測定手段で測定した相対角度の測定値の中に所定の
    許容値より大きな値がある場合に、前記基板装着手段と
    前記半導体チップ保持手段との平行度を調整する調整手
    段と、 前記基板装着手段と前記半導体チップ保持手段とを接近
    させて、前記基板上に前記半導体チップを実装させる実
    装手段とを備えることを特徴とする半導体チップ実装装
    置。
  7. 【請求項７】 基板装着手段に固定された基板上に、半
    導体チップ保持手段により前記基板の上部に保持された
    半導体チップを実装する半導体チップ実装方法におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する第１のステップと、 相対角度の測定値の中に所定の許容値より大きな値があ
    る場合に、前記基板装着手段と前記半導体チップ保持手
    段との平行度を調整する第２のステップと、 全ての相対角度の測定値が所定の許容値以下になるまで
    前記第１のステップの測定と前記第２のステップの調整
    とを繰り返し、所定回数の調整では全ての相対角度の測
    定値が所定の許容値以下にならない場合に実装を中止す
    る第３のステップと、 全ての相対角度の測定値が所定の許容値以下になった場
    合に、前記基板装着手段と前記半導体チップ保持手段と
    を接近させて、前記基板上に前記半導体チップを実装す
    る第４のステップとを備えることを特徴とする半導体チ
    ップ実装方法。
  8. 【請求項８】 基板装着手段に固定された基板上に、半
    導体チップ保持手段により前記基板の上部に保持された
    半導体チップを実装する半導体チップ実装装置におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する測定手段と、 前記測定手段で測定した相対角度の測定値の中に所定の
    許容値より大きな値がある場合に、前記基板装着手段と
    前記半導体チップ保持手段との平行度を調整する調整手
    段と、 全ての相対角度の測定値が所定の許容値以下になるまで
    前記測定手段と前記調整手段の処理を繰り返し、所定回
    数の調整では全ての相対角度の測定値が所定の許容値以
    下にならない場合に実装を中止する制御手段と、 全ての相対角度の測定値が所定の許容値以下になった場
    合に、前記基板装着手段と前記半導体チップ保持手段と
    を接近させて、前記基板上に前記半導体チップを実装さ
    せる実装手段とを備えることを特徴とする半導体チップ
    実装装置。
  9. 【請求項９】 基板装着手段に固定された基板上に、半
    導体チップ保持手段により前記基板の上部に保持された
    半導体チップを実装する半導体チップ実装方法におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する第１のステップと、 全ての相対角度の測定値の中で一定の割合が所定の許容
    値より大きい場合に、前記基板装着手段と前記半導体チ
    ップ保持手段との平行度を調整する第２のステップと、 前記基板装着手段と前記半導体チップ保持手段とを接近
    させて、前記基板上に前記半導体チップを実装する第３
    のステップとを備えることを特徴とする半導体チップ実
    装方法。
  10. 【請求項１０】 基板装着手段に固定された基板上に、
    半導体チップ保持手段により前記基板の上部に保持され
    た半導体チップを実装する半導体チップ実装装置におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する測定手段と、 前記測定手段で測定した全ての相対角度の測定値の中で
    一定の割合が所定の許容値より大きい場合に、前記基板
    装着手段と前記半導体チップ保持手段との平行度を調整
    する調整手段と、 前記基板装着手段と前記半導体チップ保持手段とを接近
    させて、前記基板上に前記半導体チップを実装させる実
    装手段とを備えることを特徴とする半導体チップ実装装
    置。
  11. 【請求項１１】 基板装着手段に固定された基板上に、
    半導体チップ保持手段により前記基板の上部に保持され
    た半導体チップを実装する半導体チップ実装方法におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する第１のステップと、 全ての相対角度の測定値の中で一定の割合が所定の許容
    値より大きい場合に、前記基板装着手段と前記半導体チ
    ップ保持手段との平行度を調整する第２のステップと、 全ての相対角度の測定値が所定の許容値以下になるまで
    前記第１のステップの測定と前記第２のステップの調整
    とを繰り返し、所定回数の調整では全ての相対角度の測
    定値が所定の許容値以下にならない場合に実装を中止す
    る第３のステップと、 全ての相対角度の測定値が所定の許容値以下になった場
    合に、前記基板装着手段と前記半導体チップ保持手段と
    を接近させて、前記基板上に前記半導体チップを実装す
    る第４のステップとを備えることを特徴とする半導体チ
    ップ実装方法。
  12. 【請求項１２】 基板装着手段に固定された基板上に、
    半導体チップ保持手段により前記基板の上部に保持され
    た半導体チップを実装する半導体チップ実装装置におい
    て、 前記基板と前記半導体チップとの相対角度を複数の測定
    点で測定する測定手段と、 前記測定手段で測定した全ての相対角度の測定値の中で
    一定の割合が所定の許容値より大きい場合に、前記基板
    装着手段と前記半導体チップ保持手段との平行度を調整
    する調整手段と、 全ての相対角度の測定値が所定の許容値以下になるまで
    前記測定手段と前記調整手段の処理を繰り返し、所定回
    数の調整では全ての相対角度の測定値が所定の許容値以
    下にならない場合に実装を中止する制御手段と、 全ての相対角度の測定値が所定の許容値以下になった場
    合に、前記基板装着手段と前記半導体チップ保持手段と
    を接近させて、前記基板上に前記半導体チップを実装さ
    せる実装手段とを備えることを特徴とする半導体チップ
    実装装置。
JP11356992A 1992-05-06 1992-05-06 半導体チップ実装方法および実装装置 Pending JPH05315399A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP11356992A JPH05315399A (ja) 1992-05-06 1992-05-06 半導体チップ実装方法および実装装置
TW082103249A TW278212B (ja) 1992-05-06 1993-04-27
AU38208/93A AU654775B2 (en) 1992-05-06 1993-04-28 Semiconductor chip mounting method and apparatus
CA002095171A CA2095171A1 (en) 1992-05-06 1993-04-29 Semiconductor chip mounting method and apparatus
US08/056,777 US5324381A (en) 1992-05-06 1993-05-04 Semiconductor chip mounting method and apparatus
EP93107357A EP0569011A1 (en) 1992-05-06 1993-05-06 Semiconductor chip mounting method and apparatus
KR1019930007722A KR930024128A (ko) 1992-05-06 1993-05-06 반도체칩 실장방법 및 장치
US08/205,416 US5384000A (en) 1992-05-06 1994-03-03 Semiconductor chip mounting method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11356992A JPH05315399A (ja) 1992-05-06 1992-05-06 半導体チップ実装方法および実装装置

Publications (1)

Publication Number Publication Date
JPH05315399A true JPH05315399A (ja) 1993-11-26

Family

ID=14615577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11356992A Pending JPH05315399A (ja) 1992-05-06 1992-05-06 半導体チップ実装方法および実装装置

Country Status (1)

Country Link
JP (1) JPH05315399A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176569A (ja) * 1993-12-17 1995-07-14 Nec Corp フリップチップボンダ
US8552553B2 (en) 2009-10-14 2013-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176569A (ja) * 1993-12-17 1995-07-14 Nec Corp フリップチップボンダ
US8552553B2 (en) 2009-10-14 2013-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor device

Similar Documents

Publication Publication Date Title
US5324381A (en) Semiconductor chip mounting method and apparatus
US4328553A (en) Method and apparatus for targetless wafer alignment
US5822213A (en) Method and apparatus for determining the center and orientation of a wafer-like object
US5536974A (en) Semiconductor device with light reflecting substrate area
KR100334706B1 (ko) 반도체 공정에서 웨이퍼의 뒤틀림, 슬립변위, 및 그 분포를 측정하기 위한 시스템
IL101474A (en) A system for removing slate material
JP2007189211A (ja) 検査方法および検査装置
JP2022531326A (ja) 基板搬送装置
JPWO2002027305A1 (ja) 欠陥検出装置及びコンピュータにより読み取り可能な記憶媒体
JPH05315399A (ja) 半導体チップ実装方法および実装装置
JP2000012623A (ja) ボンディング装置及びボンディング方法
JPH05326638A (ja) 半導体チップ実装方法および実装装置
TWI756125B (zh) 雷射加工裝置
JPH06196557A (ja) 半導体ウェーハのダイシング方法及び装置
JPH05326633A (ja) 半導体チップ実装方法および実装装置
JPH05326619A (ja) 半導体チップ
JPH05326636A (ja) 実装用基板
JPH05326641A (ja) 半導体装置
JPH05280937A (ja) 膜厚測定方法
JP2997360B2 (ja) 位置合わせ装置
JPH063115A (ja) 試料高さ計測装置
JPH09219357A (ja) 露光装置
US11504804B2 (en) Method of confirming optical axis of laser processing apparatus
JPH09148224A (ja) 露光装置及びパターン形成方法
JPH05327282A (ja) 半導体チップ実装装置