JPH05324764A - ベタパターン作成方法 - Google Patents

ベタパターン作成方法

Info

Publication number
JPH05324764A
JPH05324764A JP4130522A JP13052292A JPH05324764A JP H05324764 A JPH05324764 A JP H05324764A JP 4130522 A JP4130522 A JP 4130522A JP 13052292 A JP13052292 A JP 13052292A JP H05324764 A JPH05324764 A JP H05324764A
Authority
JP
Japan
Prior art keywords
pattern
coordinates
conductor
hole
polygonal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4130522A
Other languages
English (en)
Inventor
Yasuo Otsuki
康雄 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4130522A priority Critical patent/JPH05324764A/ja
Publication of JPH05324764A publication Critical patent/JPH05324764A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 作成プロセスを少なくし、かつ設計ミスを誘
発しないCADを用いたベタパターン作成方法を提供す
る。 【構成】 バイアランド8の周囲に座標24〜27を指
定すると、これら座標で設定された点を結びバイアラン
ド8を含まない多角形パターンCが作成される。同じよ
うに、座標28〜35を指定すると、これら座標で設定
された点を結び、バイアランド8を含まずかつ多角形パ
ターンCとでバイアランド8を囲む多角形パターンDが
作成される。これら多角形パターンCとDをベタパター
ンとすることで、バイアランド8と距離をおいて多角形
パターンCとDからなるベタパターンが形成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータ援用によ
る設計CAD(Computer Aid−ed De
sign)システムを用いた多層基板におけるベタパタ
ーン作成方法に関するものである。
【0002】
【従来の技術】図4は多層基板の設計用CADシステム
の制御系の一例を示すブロック図である。図において、
101はコンピュータ装置で、このコンピュータ装置1
01は演算を行うCPU102およびこのCPU102
で演算を行うためのプログラムや演算結果を記憶するメ
モリ103で構成される。104はキーボード、105
はマウスで、これらキーボード104およびマウス10
5は前記コンピュータ装置101に接続されて、多層基
板上の所定の位置にスルーホールや導体パターンを形成
するために必要な座標データの入力等、多層基板を設計
するために必要なデータの入力手段を構成している。
【0003】106はコンピュータ装置101に接続さ
れたディスプレイで、キーボード104やマウス105
から入力された座標データ等を基にコンピュータ装置1
01で演算したスルーホール,導体パターンの配置等の
図形データをこのディスプレイ106に表示する。上記
CADシステムを用いて基板上に導体パターンを形成す
るために必要なベタパターンの作成方法は、以下に示す
2種類がある。
【0004】その一つは幅付きラインパターン発生法
で、図5はこの幅付きラインパターン発生法の概略を示
す説明図である。この幅付きラインパターン発生法は、
座標1,2および線幅3を指定すると、線幅3が直径の
円と、その線幅3を1辺とする正方形の中心を座標1か
ら座標2に向かい直線的に移動した軌跡を組み合わせた
パターンを発生させるものである。また、この幅付きラ
インパターン発生法では1点と線幅を指定することで線
幅が直径の円をパターンとして発生させることができ
る。
【0005】もう1つは多角形パターン発生法で、図6
はこの多角形パターン発生法の概略を示す説明図であ
る。この多角形パターン発生法は、例えば座標4,5,
6,7を指定すると、これら座標で囲まれた多角形のパ
ターンを発生させるものである。図7はスルーホールを
有するとともに、このスルーホールより距離を離して導
体パターンを形成した多層基板の一例を示す説明図で、
8はスルーホールのバイアランド、9aはこのバイアラ
ンド8と距離を離して形成される電源,GND等の導
体、9bは導体9aとバイアランド8との間に介在する
非導体部である。
【0006】従来、このようなパターンをCADを用い
て設計するには、上記した幅付きラピパターン発生法と
多角形パターン発生法を組み合わせて、以下のような手
順により行っていた。図8は導体を形成するための従来
のベタパターン作成の手順を示す説明図である。
【0007】まず、図8(a)に示すように、幅付きラ
インパターンで所定の位置にバイアランド8を作成す
る。次に図8(b)に示すように、図8(a)に示すバ
イアランド8の周囲を、図5で説明した幅付きラインパ
ターン発生法でバイアランド8と同心円のパターン10
を作成し、バイアランド8を電源,GND等の導体とな
る部分と隔離をする。
【0008】そして、図8(c)に示すように、図6で
説明した多角形パターン発生法を用い、先ず座標11〜
14を順に指定し、同心円パターン10と外接する多角
形パターンAを作成し、次に座標15〜22を順に指定
し、前記多角形パターンAとで同心円パターン10を囲
む多角形パターンBを作成する。次に図8(d)に示す
ように、同心円パターン10と多角形パターンA,Bで
囲まれた隙間を幅付きラインパターン発生法を用いライ
ンパターン23で埋めて行き、隙間が無くなるまでこの
作業を続けて、多角形パターンAと多角形パターンBで
囲まれたバイアランド8のまわりと、多角形パターンA
と多角形パターンBのそれぞれ内側を区別する。
【0009】上記作業をスルーホールの数分だけ繰り返
して、図7に示すようなパターンが形成される。
【0010】
【発明が解決しようとする課題】しかし、以上述べた従
来のベタパターン作成方法では、幅付きラインパターン
発生法と多角形パターン発生法の両方を組み合わせてベ
タパターンを作成しているので、作業者の入力データが
多く負担がかかるという問題があり、また、CADシス
テム側でも作成プロセスが多い事によるパターンニング
工数の増大やパターンデータ量の増大で、CADシステ
ム側にも多く負担がかかるという問題がある。
【0011】さらに、多角形パターンと同心円パターン
との間に生じる隙間を幅付きラインパターン発生法を用
いて埋める過程で、幅付きラインパターンを大きく取り
すぎる等の設計ミスにより、本来導体パターンが形成さ
れる箇所が切断される所謂パターンオープンを引き起こ
す危険性が大きい事という問題があった。本発明は作成
プロセスが多いことで作業者およびCADシステムの両
方に多くの負担がかかるという問題、また、幅付きライ
ンパターン発生法を用いることでパターンオープンの危
険性があるという問題を除去するためになされたもの
で、作成プロセスが少なく、かつパターンオープンを引
き起こすような設計ミスを誘発しないベタパターン作成
方法を提供することを目的とする。
【0012】
【課題を解決するための手段】上述した目的を達成する
ため、本発明は、スルーホールが形成される多層基板で
該スルーホール以外の部分にスルーホールより距離を離
して導体パターンを形成するためのベタパターン作成方
法において、多層基板を設計するために必要なデータの
入力手段と、入力されたデータを基に多層基板を設計す
るための演算と演算手順および演算結果の記憶を行う処
理手段と、図形データとしての演算結果を表示する表示
手段とを備えたCADシステムを用い、前記入力手段に
より座標を指定してスルーホールの周囲に複数個の点を
設定し、処理手段でスルーホールを含まないように前記
複数個の点を結んで多角形を発生させ、この多角形内を
導体を形成するためのベタパターンとするものである。
【0013】
【作用】上述した本発明は、多層基板を設計するにあた
りCADシステムを用いて、座標を指定してスルーホー
ルの周囲に複数個の点を設定し、スルーホールを含まな
いように前記複数個の点を結んで多角形を発生させ、こ
の多角形内を導体を形成するためのベタパターンとする
もので、これにより、スルーホールが形成される多層基
板で該スルーホール以外の部分にスルーホールより距離
を離して導体パターンを形成することができる。
【0014】
【実施例】以下、図面を参照して実施例を説明する。図
1は本発明の第1の実施例におけるベタパターン作成方
法を示す説明図、図2は本実施例を適用して設計したパ
ターンの一例を示す説明図である。まず、図2におい
て、8はスルーホールのバイアランド、9aはこのバイ
アランド8と距離を離して形成される電源,GND等の
導体、9bは導体9aとバイアランド8との間に介在す
る非導体部である。
【0015】次に図1を用いて図2に示す導体9を形成
するための本実施例におけるベタパターンの作成方法を
説明する。なお、本実施例で用いられるCADシステム
は図4で説明したものと同様である。まず、従来の技術
図8(a)で説明したようにバイアランド8を作成す
る。次に、キーボード104あるいはマウス105を操
作してこのバイアランド8の周囲に座標24〜27を順
に指定し、これを受けてコンピュータ装置101は、こ
れら座標で設定された点を結び、バイアランド8を含ま
ない多角形パターンCを作成する。同じように、座標2
8〜35を順に指定し、これら座標で設定された点を結
び、バイアランド8を含まずかつ多角形パターンCとで
バイアランド8を囲む多角形パターンDを作成する。コ
ンピュータ装置101はこれら多角形パターンCとDの
それぞれ内側をベタパターンとすることで、バイアラン
ド8と距離をおいて多角形パターンCとDからなるベタ
パターンが形成され、このベタパターンの部分を導体
部、それ以外の部分を非導体部とすることで、以降、上
記手順をスルーホールの数だけ繰り返して、多角形パタ
ーンの組み合わせのみで、図2に示すようなスルーホー
ルより距離を離して導体を形成した多層基板の設計が行
える。
【0016】図3は本発明の第2の実施例を示す説明図
で、この第2の実施例はバイアランドの周囲を囲む多角
形パターンの形状を第1の実施例と変えたものであり、
第1の実施例と同様、多角形パターン発生法のみを用い
てベタパターンを作成するものである。すなわち、まず
バイアランド8の周囲に座標37〜46を順に指定し、
これら座標で設定された点を結び、バイアランド8を含
まない多角形パターンEを発生させ、次に座標47〜5
6を順に指定し、これら座標で設定された点を結び、バ
イアランド8を含まずかつ多角形パターンEとでバイア
ランド8を八角形で囲む多角形パターンFを発生し完了
する。
【0017】上記第2の実施例のようにバイアランド8
の周囲を四角以上、例えば上記したように八角形で囲む
ことで、完成した多層基板を高周波回路用として用いる
場合、バイアランド8とそれを囲む多角形パターンE,
Fとからなる電源,GND等の導体パターンとの間隔が
ほぼ一定に近づくことから、さらに高周波特性が良くな
るという効果がある。
【0018】なお、上記第1および第2の実施例におい
て、座標の取り方は上記に限らず任意で、バイアランド
8の周囲に距離をおいて多角形パターンが形成されるも
のであればよい。また、上記第1および第2の実施例と
も、多角形パターンCとDおよび多角形パターンE,F
にそれぞれ重なる部分を設けているが、これは多角形パ
ターン同士の間が不連続になってこの多角形パターンか
ら形成された導体パターンが切断された状態となること
を防ぐためである。
【0019】
【発明の効果】以上説明したように、本発明は、CAD
システムを用いたベタパターン作成方法において、入力
手段により座標を指定してスルーホールの周囲に複数個
の点を設定し、処理手段でスルーホールを含まないよう
に前記複数個の点を結んで多角形を発生させ、この多角
形内を導体を形成するためのベタパターンとするもので
ある。
【0020】このように、多角形パターンの組み合わせ
のみでベタパターンを作成することで、作業者の入力デ
ータが少なくなり、かつCADシステム側でも作成プロ
セスが少なくなってパターンニング工数や記憶するパタ
ーンデータ量が減少し、作業者とCADシステムの両方
にかかる負担が少なくなるという効果を有する。また、
多角形パターンの組み合わせのみでベタパターンを作成
することで、パターンオープンを引き起こすような設計
ミスを誘発することが少なくなるという効果を有する。
【0021】さらに、設計ミスが少なくなることから、
パターンチェック工数が削減できるという効果を有す
る。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるベタパターン作
成方法を示す説明図である。
【図2】本実施例を適用して設計したパターンを有する
多層基板の一例を示す説明図である。
【図3】第2の実施例におけるベタパターン作成方法を
示す説明図である。
【図4】多層基板の設計用CADシステムの制御系の一
例を示すブロック図である。
【図5】幅付きラインパターン発生法の概略を示す説明
図である。
【図6】多角形パターン発生法の概略を示す説明図であ
る。
【図7】スルーホールより距離を離して導体パターンを
形成した多層基板の一例を示す説明図である。
【図8】従来のベタパターン作成の手順を示す説明図で
ある。
【符号の説明】
8 バイアランド 24〜27 座標 C 多角形パターン 28〜35 座標 D 多角形パターン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 スルーホールが形成される多層基板で該
    スルーホール以外の部分にスルーホールより距離を離し
    て導体パターンを形成するためのベタパターン作成方法
    において、 多層基板を設計するために必要なデータの入力手段と、
    入力されたデータを基に多層基板を設計するための演算
    と演算手順および演算結果の記憶を行う処理手段と、図
    形データとしての演算結果を表示する表示手段とを備え
    たCADシステムを用い、 前記入力手段により座標を指定してスルーホールの周囲
    に複数個の点を設定し、 処理手段でスルーホールを含まないように前記複数個の
    点を結んで多角形を発生させ、この多角形内を導体を形
    成するためのベタパターンとすることを特徴とするベタ
    パターン作成方法。
JP4130522A 1992-05-22 1992-05-22 ベタパターン作成方法 Pending JPH05324764A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4130522A JPH05324764A (ja) 1992-05-22 1992-05-22 ベタパターン作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4130522A JPH05324764A (ja) 1992-05-22 1992-05-22 ベタパターン作成方法

Publications (1)

Publication Number Publication Date
JPH05324764A true JPH05324764A (ja) 1993-12-07

Family

ID=15036314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4130522A Pending JPH05324764A (ja) 1992-05-22 1992-05-22 ベタパターン作成方法

Country Status (1)

Country Link
JP (1) JPH05324764A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321131B1 (en) 1994-06-07 2001-11-20 Fujitsu Limited Editor and editing method in CAD system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321131B1 (en) 1994-06-07 2001-11-20 Fujitsu Limited Editor and editing method in CAD system

Similar Documents

Publication Publication Date Title
US6088518A (en) Method and system for porting an integrated circuit layout from a reference process to a target process
JPH05324764A (ja) ベタパターン作成方法
JPH0981622A (ja) 平坦化パターンの生成方法
JP2927205B2 (ja) 配線設計支援装置
JP3011558B2 (ja) プリント基板レイアウト設計方法
JP2000011012A (ja) プリント基板の3次元表示装置
JP3181353B2 (ja) 多層プリント配線板設計cad装置
JP2924517B2 (ja) Cadによる配線設計の際の表示方法
JPS63108466A (ja) 計算機援用設計装置
JP2929705B2 (ja) 配線パターンの形状変更方法
JPH1166122A (ja) 解析モデル作成方法及びそのプログラムを格納した記憶媒体
JPH07175835A (ja) パターン表示装置
JP2874289B2 (ja) 基板cad装置
JPS62126467A (ja) 図形処理装置
JPH0773238A (ja) 不要ランド削除システム
JPH02287677A (ja) プリント板cad装置
JPH07160756A (ja) プリント配線板を設計する際の図形距離確認方法
JPH0199173A (ja) 計算機援用設計装置
JPH05266137A (ja) 配置設計支援装置
JPH06215072A (ja) 配線経路の設計方法
JPS63216176A (ja) 計算機支援設計装置
JPH06332972A (ja) 期待値データ入力装置、及びワークステーション
JPH04299777A (ja) プリント基板設計装置
JP2000181947A (ja) 多層プリント配線基板の回路設計方法
JPH07200666A (ja) 多角形の分割処理方法及び装置