JPH05324392A - デバッグ装置 - Google Patents

デバッグ装置

Info

Publication number
JPH05324392A
JPH05324392A JP4158899A JP15889992A JPH05324392A JP H05324392 A JPH05324392 A JP H05324392A JP 4158899 A JP4158899 A JP 4158899A JP 15889992 A JP15889992 A JP 15889992A JP H05324392 A JPH05324392 A JP H05324392A
Authority
JP
Japan
Prior art keywords
instruction
execution
unit
debug
execution environment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4158899A
Other languages
English (en)
Inventor
Shizuka Nakajima
靜 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4158899A priority Critical patent/JPH05324392A/ja
Publication of JPH05324392A publication Critical patent/JPH05324392A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 命令実行後においてその命令の実行環境を命
令実行前の状態に容易に復帰させることのできるデバッ
グ装置を得ること。 【構成】 デバッグ装置の制御部分に、デバッグ対象プ
ログラムの命令解析部6と、命令実行前の実行環境の状
態に関する情報を保存する実行環境保存部7と、実行後
に実行前の状態へ復帰させる復帰処理部8とを設ける。 【効果】 デバッグ対象プログラムの命令実行後におい
て、命令実行前の状態への復帰処理の操作が容易にな
り、プログラムのデバッグの際の労力及び時間の削減と
なる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、計算機システムにお
いて実行されるプログラムの誤りを検出、診断、修正す
るデバッグ装置に関するものである。
【0002】
【従来の技術】図3は従来のデバッグ装置の一部の構成
を示すブロック図であり、図において、1はデバッグ装
置に対する処理要求の入力を受付ける入力部、2は入力
部1で受付けた処理要求に応じてデバッグ処理全体を制
御するための制御部、2aは制御部2に設けた記憶装置
(メモリ)、3は制御部2によるデバッグ処理の結果を
出力するための出力部、4はデバッグ対象プログラムを
記憶装置2aに読込むためのプログラム読込み部、5は
デバッグ対象プログラムの命令を実行するための命令実
行部である。
【0003】次に動作について説明する。デバッグ対象
プログラムのデバッグを行うために、入力部1からデバ
ッグ対象プログラムを記憶装置(メモリ)2aに読込む
ためのプログラム読込み要求が入力される。入力部1に
より入力された読込み要求は制御部2で受付けられ、実
際にデバッグ対象プログラムを記憶装置2aに読込むた
めにプログラム読込み部4に制御が移される。プログラ
ム読込み部4により、デバッグ対象プログラムの読込み
が完了すると、制御部2によってデバッグ対象プログラ
ムの読込み完了通知が出力部3に渡され、デバッグ対象
プログラムの読込み処理が完了する。
【0004】次に、上記の操作によって読込んだデバッ
グ対象プログラムの1命令を実行するために、入力部1
から1命令実行要求が入力される。入力部1により入力
された1命令実行要求は制御部2で受付けられ、実際に
1命令実行するために命令実行部5に制御が移される。
命令実行部5により1命令実行が完了すると、制御部2
によって1命令実行の完了通知が出力部3に渡され、デ
バッグ対象プログラムの1命令実行が完了する。
【0005】
【発明が解決しようとする課題】従来のデバッグ装置は
以上のように構成されているので、デバッグ対象プログ
ラムの1命令実行完了後には、その命令を実行する直前
の実行環境の状態を示す情報はどこにも保存されておら
ず、その命令実行直前の状態をもう一度確認したいとき
などに、デバッグ対象プログラムを前の状態に復帰させ
る必要がある場合は、再度デバッグ対象プログラムを記
憶装置2aに読込み、上記の1命令を実行する直前の命
令まで実行するという作業をもって復帰しなければなら
ず、この復帰のためには、デバッグ対象プログラムを記
憶装置2aに読込むための操作および読込み完了までの
多くの時間や、上記1命令を実行する直前までを実行す
るための操作および実行完了までの多くの時間を要する
という問題点があった。
【0006】この発明は上記のような問題点を解消する
ためになされたもので、デバッグ対象プログラムを記憶
装置に再度読込むための操作および時間、ならびに直前
の命令まで実行するための操作および時間を要すること
なく、実行前の状態に復帰させることができるデバッグ
装置を得ることを目的とする。
【0007】
【課題を解決するための手段】この発明に係るデバッグ
装置は、デバッグ対象プログラムで次に実行される命令
の解析を行う命令解析部と、その解析結果により更新さ
れる記憶装置のメモリ番地及びデータ、制御レジスタ
群、汎用レジスタ群等の実行環境の状態を示す情報を保
存しておく実行環境保存部とを設けるとともに、上記実
行環境保存部で保存しておいた上記情報が示す状態に復
帰させるための復帰処理部を設けたものである。
【0008】
【作用】この発明におけるデバッグ装置は、命令が実行
される前の情報を実行環境保存部により保存しておくの
で、命令実行後に実行前の状態に復帰する場合におい
て、復帰のためのデバッグ対象プログラムを記憶装置に
再度読込む処理および復帰したい命令直前の命令まで実
行する処理が不要となる。
【0009】
【実施例】実施例1.以下、この発明の一実施例を図に
ついて説明する。図1において、1はデバッグ装置に対
する処理要求の入力を受付ける入力部、2はデバッグ処
理全体を制御するための制御部、2aは制御部2内の記
憶装置(メモリ)、3はデバッグ処理結果を出力するた
めの出力部、4はデバッグ対象プログラムを記憶装置2
aに読込むためのプログラム読込み部、5はデバッグ対
象プログラムの1命令を実行するための命令実行部、6
は次に実行する命令を解析するための命令解析部、7は
命令解析部6によって解析された結果に基づいて、更新
される記憶装置のメモリ番地及びデータ、制御レジスタ
群、汎用レジスタ群の内容を保存しておくための実行環
境保存部、8は実行環境保存部7で保存しておいた情報
が示す状態に復帰させるための復帰処理部である。
【0010】次に動作について説明する。図2はこの発
明におけるデバッグ装置の処理を示すフローチャートで
ある。まずステップST1よる要求の入力待ち状態であ
るデバッグ装置に、デバッグ対象プログラムのデバッグ
を行うために、ステップST2により入力部1からデバ
ッグ対象プログラムを記憶装置2aに読込むためのプロ
グラム読込み要求が入力される。入力部1により入力さ
れた読込み要求は、ステップST3により制御部2で受
付けられ、実際にデバッグ対象プログラムを記憶装置2
aに読込むために、ステップST4によりプログラム読
込み部4に制御が移される。プログラム読込み部4によ
りデバッグ対象プログラムの読込みが完了すると、ステ
ップST5において制御部2によってデバッグ対象プロ
グラム読込みの完了通知が出力部3に通知される。これ
によりデバッグ対象プログラムの読込み処理が完了し、
ステップST1へ戻り、要求待ちの状態になる。
【0011】次に上記読込み操作によって読込んだデバ
ッグ対象プログラムの1命令を実行するために、ステッ
プST2により入力部1から1命令実行要求が入力され
る。入力部1から入力された1命令実行要求はステップ
ST3により制御部2で受付けられ、ステップST6に
より命令解析部6に制御が移される。命令解析部6によ
って解析された結果に基づいて、ステップST7におい
て、計算機システムにおける更新される記憶装置のメモ
リ番地及びデータ、制御レジスタ群、汎用レジスタ群等
の内容を示す実行環境の状態に関する情報が実行環境保
存部7に保存される。実行環境保存部7に上記情報が保
存された後、ステップST8で命令実行部5によって命
令が実行される。命令実行完了後、ステップST5にお
いて制御部2によって出力部3に1命令実行の完了が通
知された後、再びステップST1へ戻り、要求待ちの状
態になる。
【0012】次に、直前に実行された命令を実行する前
の状態に復帰したい場合、ステップST3において入力
部1から復帰処理要求が入力される。入力部1により入
力された復帰処理要求はステップST3において制御部
2によって受付けられ、ステップST9により復帰処理
部8に制御が移される。復帰処理部8では、実行環境保
存部7によって既に保存されていた上記情報に基づいて
実行前の状態を復帰させた後、制御部2に制御が戻され
る。そしてステップST5において出力部3に完了通知
が送られた後、再びステップST1に戻り、次の要求待
ち状態になる。
【0013】実施例2.以上は、デバッグ対象プログラ
ム1命令の実行について関わる実行環境データの内容の
み保存する場合について示したが、ステップST3で複
数の命令を実行する要求が入力された場合に、複数の命
令を1処理単位として考えてみると、実行前に実行が要
求された全命令についての実行環境データの内容を、実
行環境保存部7で一度に保存しておくような制御を行え
ば、実行処理中の任意の場所から、処理の先頭に復帰し
たい場合でも、保存しておいた全データの内容を一度に
復帰させるだけでよく、例えば、サブルーチン単位での
プログラムデバッグを効率よく行える。
【0014】実施例3.また、ステップST2における
1命令または複数命令実行の要求の入力後、ステップS
T3,ST6,ST7,ST8,ST5の順で処理さ
れ、再度ステップST1における要求入力待ち状態に戻
ったとき、次の要求入力が再び1命令または複数命令の
実行要求であった場合、ステップST7における実行環
境保存部7では、前回実行した1処理分の実行環境デー
タは保存したまま今回実行する1処理分の実行環境デー
タを保存するという制御を行えば、連続で1命令または
複数の実行要求が入力された回数分だけ連続で復帰要求
入力を受付け、1処理単位で実行環境データの内容を復
帰させていくことによって、1処理単位の順次復帰が可
能となり、実行処理中の任意の場所から1処理単位で複
数回実行前の任意の場所へ復帰したい場合などに有効で
ある。
【0015】
【発明の効果】以上のように、この発明によれば命令実
行前に命令を解析する命令解析部及び実行環境の状態に
関する情報を保存しておく実行環境保存部と、保存され
た実行環境を使用して命令実行後に命令実行前の状態に
復帰する復帰処理部とを追加する構成としたので、復帰
のためのデバッグ対象プログラムを記憶装置に再度読込
む処理及び直前の命令まで実行する処理が不要となり、
このため、復帰処理に要する時間が削減されるとととも
に、操作も容易となり、効率の良いプログラムのデバッ
グが可能となる効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例によるデバッグ装置の一部
を示す構成図である。
【図2】この発明の一実施例によるデバッグ装置の実行
処理を示すフローチャートである。
【図3】従来のデバッグ処理装置の一部を示す構成図で
ある。
【符号の説明】
5 命令実行部 6 命令解析部 7 実行環境保存部 8 復帰処理部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 計算機システム上で実行されるプログラ
    ムの誤りを検出、診断、修正するデバッグ装置におい
    て、デバッグ対象プログラムの命令解析を行う命令解析
    部と、上記命令解析部で解析した命令を実行する前の上
    記デバッグ対象プログラムの実行環境の状態に関する情
    報を保存しておくための実行環境保存部と、上記命令解
    析部で解析した命令を実行するための命令実行部と、上
    記命令解析部で解析された命令の実行後に上記実行環境
    保存部で保存しておいた上記情報に基づいて上記実行環
    境を上記命令解析部で解析された命令を実行する前の状
    態に復帰させるための復帰処理部とを設けたことを特徴
    とするデバッグ装置。
JP4158899A 1992-05-27 1992-05-27 デバッグ装置 Pending JPH05324392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4158899A JPH05324392A (ja) 1992-05-27 1992-05-27 デバッグ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4158899A JPH05324392A (ja) 1992-05-27 1992-05-27 デバッグ装置

Publications (1)

Publication Number Publication Date
JPH05324392A true JPH05324392A (ja) 1993-12-07

Family

ID=15681803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4158899A Pending JPH05324392A (ja) 1992-05-27 1992-05-27 デバッグ装置

Country Status (1)

Country Link
JP (1) JPH05324392A (ja)

Similar Documents

Publication Publication Date Title
US4520440A (en) Test verification of processor architecture having a partial instruction set
JP2922723B2 (ja) 情報処理装置
JPH05324392A (ja) デバッグ装置
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
JPH06103104A (ja) リモートデバッグ方法
JP2001014027A (ja) プロセス制御コントローラの故障解析支援システム
JPH06324861A (ja) Cpu制御システム及び制御方法
JPS63177231A (ja) 並列プログラムデバグ方式
JPS644211B2 (ja)
JPH0468446A (ja) デバッグ支援装置
JPH0287237A (ja) Execute命令制御方式
JP2000122882A (ja) マルチスレッドプロセッサおよびデバッグ装置
JPH05127945A (ja) プログラム実行状況解析方式
JPH09167104A (ja) メモリ非共有型システムのデバッグ装置
JP2007041887A (ja) デバッグ装置、そのメモリアクセス方法およびメモリアクセス方法を実現するプログラム
JPH04165433A (ja) オペレーティングシステムのデバグ方式
JPH0231241A (ja) プログラム逆順復元方式
JPS6349942A (ja) 演算処理装置
JPS6111867A (ja) インタフエ−ス制御における異常処理方式
JPS603032A (ja) 情報処理装置
JPS59220844A (ja) 命令再実行制御方式
JPS62237533A (ja) デ−タ処理装置
JP2001265619A (ja) データトレース方式
JPH02234255A (ja) 入出力制御方式
JPH04307637A (ja) 擬似チャネル装置