JPH05324132A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 電子式金銭登録機内の制御回路のリセットを
容易にする。 【構成】 制御回路２２とプリンタ制御回路２７とをラ
イン３５、キー制御回路２８とをライン３６、表示制御
回路２９とをライン３７、二次記憶制御回路３０とをラ
イン３８で接続し、各々と制御回路２２とを内部バス２
６を用いずに、ライン３５，３６，３７，３８を用いて
各々のリセットを行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子式金銭登録機など
として実現されるデータ処理装置に関する。

【０００２】

【従来の技術】図５は、従来の電子式金銭登録機（以
下、ＥＣＲと記す）１の電気的構成を示すブロック図で
ある。制御回路２には、内部バス３を介してリードオン
リメモリ（以下、ＲＯＭと記す）４およびランダムアク
セスメモリ（以下、ＲＡＭと記す）５が接続されている
とともに、内部バス６を介してプリンタ制御回路７、キ
ー制御回路８、表示制御回路９および二次記憶制御回路
１０が接続されている。プリンタ制御回路７はプリンタ
１１に接続されており、キー制御回路８はキーボード１
２に接続されており、表示制御回路９は表示部１３に接
続されており、二次記憶制御回路１０はディスク記憶装
置などの二次記憶部１４に接続されている。

【０００３】制御回路２は、ＲＯＭ４内部のプログラム
に従い、プリンタ制御回路７、キー制御回路８、表示制
御回路９および二次記憶制御回路１０の制御を行う。プ
リンタ制御回路７はプリンタ１１の制御を行い、キー制
御回路８はキーボード１２のキー読取りなどの制御を行
い、表示制御回路９は表示部１３の制御を行い、二次記
憶制御回路１０はフロッピーディスクなどに記憶を行う
二次記憶部１４の制御を行う。この際、制御回路２とプ
リンタ制御回路７、キー制御回路８、表示制御回路９お
よび二次記憶制御回路１０との間には、データや命令の
送受信が行われる。ＲＡＭ５は、制御回路２がＲＯＭ４
内のプログラムを用いて制御を行う際のデータの記憶な
どに用いられる。

【０００４】たとえばプリンタ１１を用いて印字を行う
場合には、プリンタ制御回路７は制御回路２から印字を
開始する命令を受け取り、プリンタ１１に対して印字命
令を実行する。印字中にはプリンタ１１の状態、たとえ
ば何頁目を印字しているか、紙詰まりを生じたなどのデ
ータを制御回路２に送信し、印字が終了すれば、印字が
終了したことを示すデータを送信する。

【０００５】図６は、従来例の印字を行う動作を説明す
るフローチャートの一例である。

【０００６】ステップａ１において制御回路２からプリ
ンタ制御回路７に対して印字命令が入力され、プリンタ
制御回路７はプリンタ１１に対して印字を実行する。ス
テップａ２ではプリンタ１１にエラーが発生したという
データがプリンタ制御回路７から制御回路２に対して出
力されているか、またはプリンタ制御回路７からプリン
タ１１の状態を示すデータ以外の信号が送信されている
かどうかが判断され、プリンタ１１のエラーに対するデ
ータがプリンタ制御回路７から制御回路２に対して出力
されている場合あるいは制御回路２が期待しないデータ
がプリンタ制御回路７から入力されている場合には、エ
ラー有りと見なされステップａ４に進み、エラーがない
場合にはステップａ３に進む。

【０００７】ステップａ３では印字が終了か否かが判断
され、印字が終了していなければステップａ２に戻り、
印字が終了していれば終了する。

【０００８】ステップａ４では、制御回路２が検知した
エラーが回復可能か否かが判断される。プリンタ制御回
路７からプリンタ１１がたとえば紙詰まりなどのエラー
を生じているというデータが出力されている場合には回
復可能であると判断しステップａ６に進む。それ以外の
エラーの原因は、内部バス６に静電気が生じていたり、
また外部からの妨害電波であり、これによりプリンタ制
御回路７からのデータが変形されているため、内部バス
６を介してプリンタ制御回路７に信号を送信することが
できず、回復不可能と判断され、ステップａ５に進む。
ステップａ５では回復不能であるというエラー表示を行
い、操作者がＥＣＲ１をリセットし、初期化して静電気
や妨害電波に対処するのを待つ。

【０００９】ステップａ６では回復可能であるというこ
とを示す、たとえば紙詰まりなどのエラー表示を行い、
ステップａ７では紙が取り除かれたという信号がプリン
タ制御回路７から出力されるまで待機し、エラーが取り
除かれたことが確認されればステップａ８でプリンタ制
御回路７をリセットし、初期化した後、ステップａ１に
戻る。

【００１０】

【発明が解決しようとする課題】図６に示すように、た
とえば印字中に発生するエラーとしては、紙詰まりなど
のプリンタ１１におけるエラーと静電気や妨害電波など
の内部バス６に生じるエラーとが考えられる。内部バス
６に静電気などが生じた場合、前述のように制御回路２
とプリンタ制御回路７との通信が正常に行われず、プリ
ンタ制御回路７から出力されるデータが変形されて制御
回路２に入力される場合がある。この場合はエラーと判
断されるけれども、制御回路２とプリンタ制御回路７と
の間に静電気や妨害電波などの要因が残されているた
め、制御回路２は内部バス６を介してプリンタ制御回路
７をリセットし初期化することができない。

【００１１】このため回復不能であるというエラー表示
を行った後、操作者がそのエラー表示に気付き、ＥＣＲ
１全体をリセットし、再び立上げるまで待たなければな
らない。ＥＣＲ１全体のリセットや復帰には長時間を必
要とするにもかかわらず、他の正常な制御回路８，９，
１０までもリセットを行わなければならないため、使用
性が低いという問題が生じている。

【００１２】本発明の目的は、前述の問題を解決し、リ
セットなどの操作に要する時間を短縮することができ、
使用性が向上するデータ処理装置を提供することであ
る。

【００１３】

【課題を解決するための手段】本発明は、データ処理装
置本体と、当該データ処理装置本体との間でバスライン
で接続されてデータ伝送を行い、周辺装置を制御する周
辺装置の制御装置とを備え、前記各制御装置のリセット
端子は、前記データ処理装置本体のリセット信号出力手
段と個別に接続されるようにしたことを特徴とするデー
タ処理装置である。

【００１４】

【作用】本発明に従えば、データ処理装置はデータ処理
装置本体と当該データ処理装置本体との間でバスライン
で接続されてデータ伝送を行い、周辺装置を制御する周
辺装置の制御装置を備えており、前記データ処理装置本
体にはリセット信号出力手段が前記各制御装置のリセッ
ト端子に個別に接続される。したがってバスラインが使
用不可能な場合にも、リセット信号出力手段と個別に接
続されたリセット端子を用いてリセットを行うことがで
きる。

【００１５】

【実施例】図１は、本発明の一実施例のＥＣＲ２１の電
気的構成を示すブロック図である。制御回路２２は内部
バス１３を介してリードオンリメモリ（以下、ＲＯＭと
記す）２４およびランダムアクセスメモリ（以下、ＲＡ
Ｍと記す）２５に接続されており、また内部バス２６を
介してプリンタ制御回路２７、キー制御回路２８、表示
制御回路２９および二次記憶制御回路３０に接続されて
いる。

【００１６】プリンタ制御回路２７はプリンタ３１に接
続されており、キー制御回路２８はキーボード３２に接
続されており、表示制御回路２９は表示部３３に接続さ
れており、二次記憶制御回路３０はフロッピーディスク
などに記憶を行うことができる二次記憶部３４に接続さ
れている。また制御回路２２は、ライン３５を介してプ
リンタ制御回路２７と接続されており、ライン３６を介
してキー制御回路２８と接続されており、ライン３７を
介して表示制御回路２９と接続されており、ライン３８
を介して二次記憶制御回路３０に接続されている。

【００１７】プリンタ制御回路２７はプリンタ３１の制
御を行い、キー制御回路２８はキーボード３２の制御を
行い、表示制御回路２９は表示部３３の制御を行い、二
次記憶制御回路３０は二次記憶部３４の制御を行う。

【００１８】制御回路２２は、ＲＯＭ２４内部に記憶さ
れているプログラムに基づいてプリンタ制御回路２７、
キー制御回路２８、表示制御回路２９および二次記憶制
御回路３０の制御を行い、その際、制御回路２２とプリ
ンタ制御回路２７、キー制御回路２８、表示制御回路２
９および二次記憶制御回路３０との間には、データや命
令の送受信が行われる。制御回路２２に入出力されるデ
ータはＲＡＭ２５に記憶される。

【００１９】図２は、図１に示されるプリンタ制御回路
２７の電気的構成を示すブロック図である。中央処理装
置（以下、ＣＰＵと記す）４２に入出力回路３９、ＲＯ
Ｍ４０、ＲＡＭ４１および駆動制御回路４３が接続され
ており、駆動制御回路４３には入出力回路４４が接続さ
れている。入出力回路３９は内部バス２６を介して制御
回路２２に接続されており、入出力回路４４はプリンタ
３１に接続されている。ＣＰＵ４２のリセット端子４２
ａは、制御回路２２にライン３５を介して接続されてい
る。

【００２０】制御回路２２からプリンタ制御回路２７に
対して出力される命令やデータは入出力回路３９を介し
てＣＰＵ４２に出力され、ＣＰＵ４２はＲＯＭ４０内部
のプログラムに基づいてプリンタ制御回路２７内部およ
びプリンタ３１の制御を行う。プリンタ３１の制御は、
ＣＰＵ４２がＲＯＭ４０のプログラムに基づいて駆動制
御回路４３を制御し、駆動制御回路４３で作成された信
号が入出力回路４４を介してプリンタ３１に出力され、
プリンタ３１が動作する。

【００２１】ＣＰＵ４２は、制御回路２２とリセット端
子４２ａにおいてライン３５で結ばれているため、制御
回路２２はライン２５を通して、ＣＰＵ４２を直接リセ
ットすることができる。

【００２２】図２ではプリンタ制御回路２７のブロック
図について説明したけれども、キー制御回路２８、表示
制御回路２９および二次記憶制御回路３０もまた、ＣＰ
Ｕ、ＲＯＭ、ＲＡＭ、入出力回路などから構成され、制
御回路２２とＣＰＵのリセット端子とがライン３６，３
７，３８によって接続されている。

【００２３】図３は、図１に示される制御回路２２の内
部構成を説明するブロック図である。制御回路２２内部
にはＣＰＵ４５および入出力回路４６が形成されてお
り、ＣＰＵ４５と入出力回路４６との間には、データバ
ス４７アドレスバス４８およびリセットライン４９が形
成され、両者を接続している。

【００２４】入出力回路４６は内部バス２６と接続され
ているとともに、リセットライン４９は選択回路５０を
介してライン３５，３６，３７，３８に接続されてい
る。リセットライン４９から出力されるリセット信号の
切り換えは選択回路５０によって行われるが、その際ア
ドレスバス４８を介してＣＰＵ４５がどのライン３５，
３６，３７，３８と接続するかを示すアドレスを出力
し、選択回路５０がそのアドレスに従って選択回路５０
の切り換えを行う。またＣＰＵ４５は、内部バス２３と
接続されている。

【００２５】図４は、本発明のＥＣＲ１１の印字操作を
説明するフローチャートの一例である。ステップｂ１で
は、制御回路２２からプリンタ制御回路２７に印字命令
が出力され、プリンタ制御回路２７がプリンタ３１に印
字を指示する。ステップｂ２では、エラーが有るか否か
が判断される。印字中には、プリンタ制御回路２７から
制御回路２２に対してプリンタ２１の状態を示すデータ
が出力される。たとえばプリンタ２１に紙詰まりが生じ
た場合には、プリンタ制御回路２７は紙詰まりが生じた
というエラー信号を制御回路２２に出力する。またプリ
ンタ３１が現在どういう状態であるかを示すデータをプ
リンタ制御回路２７は制御回路２２に対して送信する。
また印字が終了すれば、印字の終了を示すデータが送信
される。内部バス２６に対して静電気が発生したり、外
部からの妨害電波などによってプリンタ制御回路２７か
ら送信されるデータが変形し、制御回路２２に正しいデ
ータが送信できない場合がある。また、制御回路２２が
プリンタ制御回路２７に対して送信するデータや命令が
前述の静電気や妨害電波などによって変形し、プリンタ
制御回路２７内部のＣＰＵ４２が誤動作をする場合があ
る。制御回路２２は、これらをエラーと判断する。エラ
ーがない場合にはステップｂ３に進み、エラーがある場
合にはステップｂ４に進む。ステップｂ３では、印字が
終了したか否かが判断され、印字が終了していない場合
にはステップｂ２に戻り、終了すれば印字動作を終了す
る。

【００２６】ステップｂ４では、ステップｂ２で判断さ
れたエラーが回復可能なエラーであるか否かが判断され
る。たとえば紙詰まりなどプリンタ２１に関するエラー
の場合、操作者にエラーを知らせ、操作者がたとえば紙
詰まりの処置を行うなどをすることによってエラーを回
復することができるため、エラー回復可能と判断されて
ステップｂ６に進み、静電気や妨害電波などによるエラ
ーの場合は、プリンタ制御回路２７をリセットしなけれ
ばならないけれども、内部バス２６を用いてリセットを
行うことはできないため回復不可能なエラーと判断され
てステップｂ５に進む。

【００２７】ステップｂ５では、回復不可能なエラーが
生じたことが表示され、次にステップｂ７でライン３５
を介してリセット信号がプリンタ制御回路２７のＣＰＵ
４２に送られ、プリンタ制御回路２７がリセットされ初
期化された後、ステップｂ１に戻る。

【００２８】ステップｂ６では、回復可能なエラーであ
るということを示す表示や、紙詰まりが生じている場合
には紙詰まりが生じていることを示すエラー表示が行わ
れた後、ステップｂ８でエラーが取り除かれたか否かが
判断される。ステップｂ８では、エラーが取り除かれる
まで待機され、たとえば紙詰まりの場合、操作者が紙詰
まりを取り除いたことが判断されればステップｂ９に進
み、制御回路２２が内部バス２６を介してプリンタ制御
回路２７をリセットし、初期化する命令を出力し、プリ
ンタ制御回路２７のリセットおよび初期化が行われ、ス
テップｂ１に戻る。

【００２９】図４では、制御回路１２がプリンタ制御回
路１７に対しプリンタ２１の印字命令を出力する場合を
説明した。しかしながらプリンタ制御回路１７に出力さ
れる命令はこれには限られず、また制御回路２２はキー
制御回路２８、表示制御回路２９および二次記憶制御回
路４０とも同様な送受信を行う。この場合にも図４に示
される例のようにエラーがあるか否か、またエラーが生
じた場合には、そのエラーが回復可能なエラーであるか
否かが判断され、回復可能でないエラーの場合にはライ
ン３６，３７，３８を介してリセット信号を出力し、そ
れぞれの制御回路２８，２９，３０内部のＣＰＵ４２の
リセットが行われ、初期化が行われる。

【００３０】以上のように本実施例によれば、静電気や
妨害電波などの原因による従来では回復不可能であるエ
ラーが生じた場合、従来のようにＥＣＲ１１全体をリセ
ットし、初期化する必要はなく、エラーが生じた制御回
路２７，２８，２９，３０のみに対し、ライン３５，３
６，３７，３８を通してリセットおよび初期化を行うこ
とができる。このため、ＥＣＲ１全体を立上げるための
時間が不要となり、また回復不可能なエラーが生じてい
ない制御回路２７，２８，２９，３０に対しては通常通
信を続けることが可能である。したがってＥＣＲ２１の
リセットなどの操作に要する時間を短縮し、使用性を向
上することができる。

【００３１】本実施例では、ＥＣＲ２１について説明し
たけれども、本実施例はＥＣＲ２１には限らず、データ
の送受信を行うデータ処理装置に広く用いることが可能
である。

【００３２】

【発明の効果】以上のように本発明に従えば、データ処
理装置はデータ処理装置本体と当該データ処理装置本体
との間でバスラインで接続されてデータ伝送を行い、周
辺装置を制御する周辺装置の制御装置を備えており、前
記データ処理装置本体にはリセット信号出力手段が前記
各制御装置のリセット端子に個別に接続される。したが
ってバスラインが使用不可能な場合にも、リセット信号
出力手段と個別に接続されたリセット端子を用いてリセ
ットを行い、リセットを容易に行うことができる。この
ため、データ処理装置全体をリセットする必要がなく、
データ処理装置全体を立上げる時間が不要となる。した
がって、リセットなどの操作に要する時間を短縮し、使
用性が向上する。

【図面の簡単な説明】

【図１】本発明の一実施例である電子式金銭登録機１１
の電気的構成を示すブロック図である。

【図２】図１に示される制御回路２７の電気的構成を示
すブロック図である。

【図３】図１に示される制御回路２２の電気的構成を示
すブロック図である。

【図４】図１に示される電子式金銭登録機２１の印字動
作を説明するフローチャートの一例である。

【図５】従来の電子式金銭登録機１の電気的構成を示す
ブロック図である。

【図６】図５に示される電子式金銭登録機１の印字動作
を説明するフローチャートの一例である。

【符号の説明】 ２１ 電子式金銭登録機 ２２ 制御回路 ２６ 内部バス ２７ プリンタ制御回路 ２８ キー制御回路 ２９ 表示制御回路 ３０ 二次記憶制御回路 ３５，３６，３７，３８ ライン ４２ａ リセット端子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４１Ｊ 3/00 Ｇ０７Ｇ 1/12 8921−3Ｅ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データ処理装置本体と、当該データ処理
   装置本体との間でバスラインで接続されてデータ伝送を
   行い、周辺装置を制御する周辺装置の制御装置とを備
   え、 前記各制御装置のリセット端子は、前記データ処理装置
   本体のリセット信号出力手段と個別に接続されるように
   したことを特徴とするデータ処理装置。