JPH0531830B2 - - Google Patents
Info
- Publication number
- JPH0531830B2 JPH0531830B2 JP23875985A JP23875985A JPH0531830B2 JP H0531830 B2 JPH0531830 B2 JP H0531830B2 JP 23875985 A JP23875985 A JP 23875985A JP 23875985 A JP23875985 A JP 23875985A JP H0531830 B2 JPH0531830 B2 JP H0531830B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- polycrystalline silicon
- silicon
- thermal oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 description 19
- 238000007254 oxidation reaction Methods 0.000 description 19
- 239000012535 impurity Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電界効果トランジスタ、特にMIS形電
界効果トランジスタの製造方法に関する。
界効果トランジスタの製造方法に関する。
（従来の技術）
シリコン単結晶基板上のMIS形電界効果トラン
ジスタは、通常、高濃度に不純物が拡散された多
結晶シリコンでゲート電極が形成され、その表面
には熱酸化による絶縁膜が被着される。
ジスタは、通常、高濃度に不純物が拡散された多
結晶シリコンでゲート電極が形成され、その表面
には熱酸化による絶縁膜が被着される。
従来、この絶縁膜の形成には通常のシリコン熱
酸法がそのまま踏襲され、多結晶シリコン・ゲー
ト電極を含むシリコン単結晶基板は電気炉内で数
分ないし数十分間加熱される。
酸法がそのまま踏襲され、多結晶シリコン・ゲー
ト電極を含むシリコン単結晶基板は電気炉内で数
分ないし数十分間加熱される。
（発明が解決しようとする問題点）
しかしながら、この従来の熱酸化法によると不
純物が拡散された多結晶シリコンの熱酸化速度は
基板のシリコンに比べ遥るかに速いので、ゲート
電極の表面にはソースおよびドレイン領域上のシ
リコン基板面よりも厚膜のシリコン酸化膜がつき
過ぎる傾向を示す。すなわち多結晶シリコン・ゲ
ート電極表面の絶縁膜が厚膜になり過ぎトランジ
スタ素子の微細化に支障を与える。
純物が拡散された多結晶シリコンの熱酸化速度は
基板のシリコンに比べ遥るかに速いので、ゲート
電極の表面にはソースおよびドレイン領域上のシ
リコン基板面よりも厚膜のシリコン酸化膜がつき
過ぎる傾向を示す。すなわち多結晶シリコン・ゲ
ート電極表面の絶縁膜が厚膜になり過ぎトランジ
スタ素子の微細化に支障を与える。
（発明の目的）
本発明の目的は、上記の情況に鑑み、多結晶シ
リコン・ゲート電極表面の絶縁被膜の着け過ぎを
有効に抑制し得る電界効果トランジスタの製造方
法を提供することである。
リコン・ゲート電極表面の絶縁被膜の着け過ぎを
有効に抑制し得る電界効果トランジスタの製造方
法を提供することである。
（発明の構成）
本発明の電界効果トランジスタの製造方法は、
シリコン単結晶基板上にゲート絶縁膜および多結
晶シリコン・ゲート電極を選択形成し、その後、
酸素を含む雰囲気内において温度1000℃以上時間
100秒以内で急速加熱し前記多結晶シリコン・ゲ
ート電極およびソース、ドレインが形成される領
域上にシリコン酸化絶縁被膜を形成する工程を含
む。
シリコン単結晶基板上にゲート絶縁膜および多結
晶シリコン・ゲート電極を選択形成し、その後、
酸素を含む雰囲気内において温度1000℃以上時間
100秒以内で急速加熱し前記多結晶シリコン・ゲ
ート電極およびソース、ドレインが形成される領
域上にシリコン酸化絶縁被膜を形成する工程を含
む。
（問題点を解決するための手段）
すなわち、本発明によれば、多結晶シリコン・
ゲート電極表面およびソース・ドレイン領域上に
対するシリコン酸化絶縁膜の形成工程は、酸素を
含む雰囲気内における1000℃以上100秒以内の急
速高温熱酸化法によつて行われる。
ゲート電極表面およびソース・ドレイン領域上に
対するシリコン酸化絶縁膜の形成工程は、酸素を
含む雰囲気内における1000℃以上100秒以内の急
速高温熱酸化法によつて行われる。
（作用）
このような急速熱酸化が酸素雰囲気内で行われ
ると、多結晶シリコンとシリコン基板との間の熱
酸化速度は互いに接近し差が縮まるので、多結晶
シリコン・ゲート電極およびソース、ドレイン領
域上に膜厚差のきわめて小さなシリコン酸化絶縁
膜をそれぞれ容易に形成することができる。すな
わち、多結晶シリコン・ゲート電極表面に対する
絶縁被膜の着け過ぎを有効に抑制し得る。以下図
面を参照して本発明を詳細に説明する。
ると、多結晶シリコンとシリコン基板との間の熱
酸化速度は互いに接近し差が縮まるので、多結晶
シリコン・ゲート電極およびソース、ドレイン領
域上に膜厚差のきわめて小さなシリコン酸化絶縁
膜をそれぞれ容易に形成することができる。すな
わち、多結晶シリコン・ゲート電極表面に対する
絶縁被膜の着け過ぎを有効に抑制し得る。以下図
面を参照して本発明を詳細に説明する。
（実施例）
第１図ａ〜ｃは本発明の一実施例を示す工程図
で、ＮチヤネルMOS電界効果トランジスタに実
施した場合を示す。
で、ＮチヤネルMOS電界効果トランジスタに実
施した場合を示す。
まず第１図ａに示すように、Ｐ形シリコン基板
１上にはチヤネル・ストツパー２および厚膜フイ
ールド絶縁膜３が形成され、ついでこの島状領域
内にゲート絶縁膜４および多結晶シリコン・ゲー
ト電極５が公知のパターニング技術により選択形
成される。この多結晶シリコン・ゲート電極４を
含むシリコン基板１は酸素を含む雰囲気内におい
て1000℃以上の高温度で急速酸化される。この高
温酸化処理は100秒以内のきわめて短かい時間内
で迅速に実施される。この急速高温熱酸化法によ
ると第１図ｂに示すように多結晶シリコン・ゲー
ト電極４の表面およびシリコン基板面には膜厚の
ほぼ等しい薄膜のシリコン酸化絶縁被膜８および
９，１０がそれぞれ形成される。
１上にはチヤネル・ストツパー２および厚膜フイ
ールド絶縁膜３が形成され、ついでこの島状領域
内にゲート絶縁膜４および多結晶シリコン・ゲー
ト電極５が公知のパターニング技術により選択形
成される。この多結晶シリコン・ゲート電極４を
含むシリコン基板１は酸素を含む雰囲気内におい
て1000℃以上の高温度で急速酸化される。この高
温酸化処理は100秒以内のきわめて短かい時間内
で迅速に実施される。この急速高温熱酸化法によ
ると第１図ｂに示すように多結晶シリコン・ゲー
ト電極４の表面およびシリコン基板面には膜厚の
ほぼ等しい薄膜のシリコン酸化絶縁被膜８および
９，１０がそれぞれ形成される。
第２図は上記酸素雰囲気内における高温熱酸化
法による酸化膜厚と酸化時間との関係を求めた実
験データ図である。
法による酸化膜厚と酸化時間との関係を求めた実
験データ図である。
この実験には不純物原子濃度が1.5×102 0／cm3、
および4.0×1015／cm3にそれぞれ設定された２種
のサンプルが用意され、酸化時間（秒）に対する
シリコン酸化膜の形成膜厚（Å）が酸化温度Ｔ
（℃）をパラメータとしてそれぞれプロツトされ
る。この実験結果によると、温度Ｔが900℃程度
の低い範囲における熱酸化速度は不純物濃度に深
く依存し、不純物濃度が高い程酸化速度が大きく
濃度差によつてきわめて大きな速度差があること
を示す。しかしながら、熱酸化温度Ｔが1000℃を
超え1100℃ないし1200℃ともなるとこれらの速度
差はほとんど無くなり、ほぼ同一直線上にプロツ
トされる。通常のソース、ドレイン領域の不純物
濃度と多結晶シリコン・ゲート電極の不純物濃度
の範囲においては、このような酸素雰囲気内の高
温下ではそれぞれがほぼ等速の熱酸化速度を示
す。従つて熱酸化時間を100秒以内に抑えると、
それぞれの表面には微細化されたMOS電界効果
トランジスタに必要な厚さ数百Åの薄い膜厚のシ
リコン酸化絶縁膜が形成される。ついで第１図ｂ
に示すように、多結晶シリコン・ゲート電極４を
マスクとしてＮ形不純物〔例えばヒ素（As）〕を
イオン注入し、ソースおよびドレインの各n+領
域６および７がそれぞれ形成される。さらにアル
ミ配線導体１１，１２およびシリコン酸化保護膜
１３をそれぞれ形成すれば、第１図ｃに示す如き
MOS電界効果トランジスタを得ることができる。
および4.0×1015／cm3にそれぞれ設定された２種
のサンプルが用意され、酸化時間（秒）に対する
シリコン酸化膜の形成膜厚（Å）が酸化温度Ｔ
（℃）をパラメータとしてそれぞれプロツトされ
る。この実験結果によると、温度Ｔが900℃程度
の低い範囲における熱酸化速度は不純物濃度に深
く依存し、不純物濃度が高い程酸化速度が大きく
濃度差によつてきわめて大きな速度差があること
を示す。しかしながら、熱酸化温度Ｔが1000℃を
超え1100℃ないし1200℃ともなるとこれらの速度
差はほとんど無くなり、ほぼ同一直線上にプロツ
トされる。通常のソース、ドレイン領域の不純物
濃度と多結晶シリコン・ゲート電極の不純物濃度
の範囲においては、このような酸素雰囲気内の高
温下ではそれぞれがほぼ等速の熱酸化速度を示
す。従つて熱酸化時間を100秒以内に抑えると、
それぞれの表面には微細化されたMOS電界効果
トランジスタに必要な厚さ数百Åの薄い膜厚のシ
リコン酸化絶縁膜が形成される。ついで第１図ｂ
に示すように、多結晶シリコン・ゲート電極４を
マスクとしてＮ形不純物〔例えばヒ素（As）〕を
イオン注入し、ソースおよびドレインの各n+領
域６および７がそれぞれ形成される。さらにアル
ミ配線導体１１，１２およびシリコン酸化保護膜
１３をそれぞれ形成すれば、第１図ｃに示す如き
MOS電界効果トランジスタを得ることができる。
（発明の効果）
以上詳細に説明したように、本発明によれば多
結晶シリコン・ゲート電極表面における絶縁被膜
の着け過ぎが有効に抑制され、微細構造の電界効
果トランジスタを容易に製造することが可能であ
る。
結晶シリコン・ゲート電極表面における絶縁被膜
の着け過ぎが有効に抑制され、微細構造の電界効
果トランジスタを容易に製造することが可能であ
る。
第１図ａ〜ｃは本発明の一実施例を示す工程
図、第２図は酸素雰囲気内における高温熱酸化法
による酸化膜厚と酸化時間との関係を求めた実験
データ図である。 １……Ｐ形シリコン基板、２……チヤネル・ス
トツパー、３……厚膜フイールド酸化膜、４……
ゲート絶縁膜、５……多結晶シリコン・ゲート電
極、６および７……ソースおよびドレインのn+
領域、８……多結晶シリコン・ゲート電極表面の
シリコン酸化絶縁膜、９および１０……ソースお
よびドレイン領域上のシリコン酸化絶縁膜、１
１，１２……アルミ配線導体、１３……シリコン
酸化保護膜、Ｔ……熱酸化温度（℃）。
図、第２図は酸素雰囲気内における高温熱酸化法
による酸化膜厚と酸化時間との関係を求めた実験
データ図である。 １……Ｐ形シリコン基板、２……チヤネル・ス
トツパー、３……厚膜フイールド酸化膜、４……
ゲート絶縁膜、５……多結晶シリコン・ゲート電
極、６および７……ソースおよびドレインのn+
領域、８……多結晶シリコン・ゲート電極表面の
シリコン酸化絶縁膜、９および１０……ソースお
よびドレイン領域上のシリコン酸化絶縁膜、１
１，１２……アルミ配線導体、１３……シリコン
酸化保護膜、Ｔ……熱酸化温度（℃）。
Claims (1)
- １ シリコン単結晶基板上にゲート絶縁膜および
多結晶シリコン・ゲート電極を選択形成し、その
後酸素を含む雰囲気内において温度1000℃以上時
間100秒以内で急速加熱し前記多結晶シリコン・
ゲート電極およびソース、ドレインが形成される
領域上にシリコン酸化絶縁被膜を形成する工程を
含むことを特徴とする電界効果トランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23875985A JPS6298671A (ja) | 1985-10-24 | 1985-10-24 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23875985A JPS6298671A (ja) | 1985-10-24 | 1985-10-24 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6298671A JPS6298671A (ja) | 1987-05-08 |
| JPH0531830B2 true JPH0531830B2 (ja) | 1993-05-13 |
Family
ID=17034840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23875985A Granted JPS6298671A (ja) | 1985-10-24 | 1985-10-24 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6298671A (ja) |
-
1985
- 1985-10-24 JP JP23875985A patent/JPS6298671A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6298671A (ja) | 1987-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0116317A2 (en) | Method for producing a semiconductor device comprising an oxidation step | |
| JP2816192B2 (ja) | 半導体装置の製造方法 | |
| JP2790157B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH0531830B2 (ja) | ||
| JPS6228591B2 (ja) | ||
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| JPS5826669B2 (ja) | ゼツエンゲ−トガタ ｆｅｔ | |
| JPS6066854A (ja) | 半導体装置およびその製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPS60225469A (ja) | 絶縁基板上ｍｏｓ形電界効果トランジスタ | |
| JPH06302813A (ja) | 半導体装置の製造方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JP2888461B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH01120051A (ja) | 半導体装置 | |
| JPH04155967A (ja) | 半導体装置の製造方法 | |
| JPH0730114A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS593869B2 (ja) | シリコンゲ−ト型電界効果半導体装置の製造方法 | |
| JPS6074478A (ja) | 半導体装置の製造方法 | |
| JPS592191B2 (ja) | 半導体装置用電極の製造方法 | |
| JPS6057974A (ja) | 半導体装置の製造方法 | |
| JPH0526350B2 (ja) | ||
| JPS5931228B2 (ja) | Ｍｏｓ デンカイコウカハンドウタイソウチノセイゾウホウホウ | |
| JPS5856970B2 (ja) | 窒化膜を有する半導体装置の処理法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |