JPH05315343A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05315343A JPH05315343A JP11784992A JP11784992A JPH05315343A JP H05315343 A JPH05315343 A JP H05315343A JP 11784992 A JP11784992 A JP 11784992A JP 11784992 A JP11784992 A JP 11784992A JP H05315343 A JPH05315343 A JP H05315343A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- layer
- substrate
- base layer
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 エピタキシャルベースバイポーラトランジス
タの製造に関し，エミッタ・ベース間の絶縁不良を防止
することを目的とする。 【構成】 半導体基板１上に順次堆積したポリシリコン
層３及び絶縁層４を貫通し基板１を表出する開口５を開
設する工程と，開口５の底面に表出する基板１表面にベ
ース層６を堆積する工程と，絶縁物を堆積し，エッチバ
ックして開口５底面にベース層６を表出させ，同時に開
口５の側壁面を掩覆するサイドウオールをスペーサ７と
して形成する工程と，開口５底面に表出するベース層６
と接続し，スペーサ７によりポリシリコン層３から絶縁
されたエミッタ電極９をスペーサ７上に形成する工程と
を有するバイポーラトランジスタの製造において，開口
５を開設した後，ベース層６を堆積する工程に先立ち，
開口５の側壁面に表出するポリシリコン層３の端面を等
方性エッチングする工程を有して構成する。
タの製造に関し，エミッタ・ベース間の絶縁不良を防止
することを目的とする。 【構成】 半導体基板１上に順次堆積したポリシリコン
層３及び絶縁層４を貫通し基板１を表出する開口５を開
設する工程と，開口５の底面に表出する基板１表面にベ
ース層６を堆積する工程と，絶縁物を堆積し，エッチバ
ックして開口５底面にベース層６を表出させ，同時に開
口５の側壁面を掩覆するサイドウオールをスペーサ７と
して形成する工程と，開口５底面に表出するベース層６
と接続し，スペーサ７によりポリシリコン層３から絶縁
されたエミッタ電極９をスペーサ７上に形成する工程と
を有するバイポーラトランジスタの製造において，開口
５を開設した後，ベース層６を堆積する工程に先立ち，
開口５の側壁面に表出するポリシリコン層３の端面を等
方性エッチングする工程を有して構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し，とくにセルフアライメントに形成されたエミッタ
を有するエピタキシャルベースバイポーラトランジスタ
の製造方法に関する。
関し，とくにセルフアライメントに形成されたエミッタ
を有するエピタキシャルベースバイポーラトランジスタ
の製造方法に関する。
【０００２】バイポーラトランジスタの高速化を図るに
は，素子面積を小さくしかつベース層を薄くすることが
有効である。このため，高速バイポーラトランジスタの
製造では，エピタキシャル成長により堆積された薄い半
導体層をベース層とし，さらにエミッタをセルフアライ
メントに形成する方法が用いられている。
は，素子面積を小さくしかつベース層を薄くすることが
有効である。このため，高速バイポーラトランジスタの
製造では，エピタキシャル成長により堆積された薄い半
導体層をベース層とし，さらにエミッタをセルフアライ
メントに形成する方法が用いられている。
【０００３】しかし，かかる微細なトランジスタは，容
易に絶縁不良に至り易く信頼性に優れたものを製造する
ことは難しい。このため，信頼性の高いエピタキシャル
ベースバイポーラトランジスタの製造方法が必要とされ
ている。
易に絶縁不良に至り易く信頼性に優れたものを製造する
ことは難しい。このため，信頼性の高いエピタキシャル
ベースバイポーラトランジスタの製造方法が必要とされ
ている。
【０００４】
【従来の技術】従来，エミッタをセルフアライメントに
形成するエピタキシャルベースバイポーラトランジスタ
は以下のように製造されていた。
形成するエピタキシャルベースバイポーラトランジスタ
は以下のように製造されていた。
【０００５】図３は従来の実施例断面工程図であり，バ
イポーラトランジスタの形成工程を表している。従来の
トランジスタの製造は，先ず，図３（ａ）を参照して，
シリコン基板１表面に，例えばＬＯＣＯＳを用いて絶縁
分離帯２により分離されたコレクタ領域を形成する。次
いで，そのシリコン基板１上に，ベース領域の引出し線
となるポリシリコン層３，及び絶縁層４を順次堆積す
る。
イポーラトランジスタの形成工程を表している。従来の
トランジスタの製造は，先ず，図３（ａ）を参照して，
シリコン基板１表面に，例えばＬＯＣＯＳを用いて絶縁
分離帯２により分離されたコレクタ領域を形成する。次
いで，そのシリコン基板１上に，ベース領域の引出し線
となるポリシリコン層３，及び絶縁層４を順次堆積す
る。
【０００６】次いで，フォトエッチングによりベース層
堆積領域を確定する開口５を，絶縁層４及びポリシリコ
ン層３を貫通してその底面に基板１を表出するように開
設する。
堆積領域を確定する開口５を，絶縁層４及びポリシリコ
ン層３を貫通してその底面に基板１を表出するように開
設する。
【０００７】次いで，図３（ｂ）を参照して，開口５の
底面に表出する基板１表面上にシリコンを選択的にエピ
タキシャル成長してベース層６を形成する。次いで，基
板１上全面に絶縁物，例えばＳｉＯ2 を堆積し，エッチ
バックすることにより，図３（ｃ）を参照して，開口５
の側壁面を覆う絶縁物のサイドウォールを形成し，これ
をベース引出し線となるポリシリコン層３とスペーサ７
とする。
底面に表出する基板１表面上にシリコンを選択的にエピ
タキシャル成長してベース層６を形成する。次いで，基
板１上全面に絶縁物，例えばＳｉＯ2 を堆積し，エッチ
バックすることにより，図３（ｃ）を参照して，開口５
の側壁面を覆う絶縁物のサイドウォールを形成し，これ
をベース引出し線となるポリシリコン層３とスペーサ７
とする。
【０００８】なお，このエッチバックにより，開口５の
底面にベース層６が表出される。また，このスペーサ７
は，エミッタ領域以外のベース層，例えば開口５の側壁
に形成されるベース層と後工程で形成されるエミッタ電
極との間の絶縁に用いられる。
底面にベース層６が表出される。また，このスペーサ７
は，エミッタ領域以外のベース層，例えば開口５の側壁
に形成されるベース層と後工程で形成されるエミッタ電
極との間の絶縁に用いられる。
【０００９】次いで，図３（ｄ）を参照して，電極材料
の堆積とフォトエッチング工程を含む，エミッタの形成
に通常用いられる方法により，開口５の底面に表出する
ベース層６にエミッタ・ベース接合を形成するようにエ
ミッタ電極９を形成する。
の堆積とフォトエッチング工程を含む，エミッタの形成
に通常用いられる方法により，開口５の底面に表出する
ベース層６にエミッタ・ベース接合を形成するようにエ
ミッタ電極９を形成する。
【００１０】上記ベース層６をエピタキシャル成長する
工程において，ベース層６は，開口５の底面に表出する
基板１表面以外に，開口５の側壁面に表出するポリシリ
コン層３表面にも堆積する。
工程において，ベース層６は，開口５の底面に表出する
基板１表面以外に，開口５の側壁面に表出するポリシリ
コン層３表面にも堆積する。
【００１１】このため，ベース層６を堆積した後の開口
５は，ポリシリコン層６のある位置より深い部分でベー
ス層６の厚さだけ狭まり，開口５の側壁は途中に段が付
いた形になる。
５は，ポリシリコン層６のある位置より深い部分でベー
ス層６の厚さだけ狭まり，開口５の側壁は途中に段が付
いた形になる。
【００１２】従って，かかる開口５側壁の段を掩覆する
スペーサ７は，この段の部分が薄くなるため，ベース層
６とエミッタ電極９間の絶縁不良を生じ易いのである。
スペーサ７は，この段の部分が薄くなるため，ベース層
６とエミッタ電極９間の絶縁不良を生じ易いのである。
【００１３】
【発明が解決しようとする課題】上述したように従来の
バイポーラトランジスタの製造方法では，ポリシリコン
層上に絶縁層を積層した二層構造の層を貫通する開口に
ベース層をエピタキシャル成長する際，開口側壁に表出
するポリシリコン層の端面にベース層が堆積して開口側
壁に開口下部を狭めるように段を形成するため，その上
に開口側壁を掩覆するサイドウォールを形成し，これを
エミッタ電極とポリシリコン層間のスペーサとして用い
るとき，段の部分のスペーサが薄くなり，エミッタ・ベ
ース間の絶縁不良を生じ易いという問題があった。
バイポーラトランジスタの製造方法では，ポリシリコン
層上に絶縁層を積層した二層構造の層を貫通する開口に
ベース層をエピタキシャル成長する際，開口側壁に表出
するポリシリコン層の端面にベース層が堆積して開口側
壁に開口下部を狭めるように段を形成するため，その上
に開口側壁を掩覆するサイドウォールを形成し，これを
エミッタ電極とポリシリコン層間のスペーサとして用い
るとき，段の部分のスペーサが薄くなり，エミッタ・ベ
ース間の絶縁不良を生じ易いという問題があった。
【００１４】本発明は，ベース層のエピタキシャル成長
に先立ち，開口側壁に表出するポリシリコン層の端面を
予めベース層の厚さだけエッチングすることにより，開
口側壁の段差を小さくし，エミッタ・ベース間の絶縁不
良を防止する半導体装置の製造方法を提供することを目
的とする。
に先立ち，開口側壁に表出するポリシリコン層の端面を
予めベース層の厚さだけエッチングすることにより，開
口側壁の段差を小さくし，エミッタ・ベース間の絶縁不
良を防止する半導体装置の製造方法を提供することを目
的とする。
【００１５】
【課題を解決するための手段】図１及び図２はそれぞれ
本発明の第一及び第二実施例断面工程図であり，バイポ
ーラトランジスタの製造工程を表している。
本発明の第一及び第二実施例断面工程図であり，バイポ
ーラトランジスタの製造工程を表している。
【００１６】上記課題を解決するための本発明の第一の
構成は，図１を参照して，半導体基板１上にポリシリコ
ン層３及び絶縁層４を順次堆積する工程と，該絶縁層４
及び該ポリシリコン層３を貫通し該基板１を表出する開
口５を開設する工程と，該開口５の底面に表出された該
基板１表面上にベース層６を堆積する工程と，該ベース
層６を覆い該基板１上に絶縁物を堆積したのち該絶縁物
をエッチバックして該開口５の底面に該ベース層６を表
出し，同時に該開口５の側壁面を掩覆するサイドウオー
ルをスペーサ７として形成する工程と，該開口５の底面
に表出された該ベース層６に形成されるエミッタ領域と
接続し，該スペーサ７により該ポリシリコン層３から絶
縁されたエミッタ電極９を該スペーサ７上に形成する工
程とを有するバイポーラトランジスタを含む半導体装置
の製造方法において，該開口５を開設した後，該ベース
層６を堆積する工程に先立ち，該開口５の側壁面に表出
する該ポリシリコン層３の端面及び該開口５の底面に表
出する該基板１表面を等方性エッチングする工程を有す
ることを特徴として構成し，及び，第二の構成は，図２
を参照して，バイポーラトランジスタを含む半導体装置
の製造方法であって，絶縁分離されたコレクタ領域１１
が形成された半導体基板１表面上に窒化シリコンからな
る窒化膜１０を堆積する工程と，該窒化膜１０上にポリ
シリコン層３及び絶縁層４を順次堆積する工程と，該絶
縁層４及び該ポリシリコン層３を貫通し該コレクタ領域
１１上にベース層６の堆積領域を画定する開口５を該窒
化膜１０をストッパとする異方性エッチングにより開設
する工程と，該開口５の側壁面に表出するポリシリコン
層３の端面を等方性エッチングする工程と，次いで，該
ポリシリコン層３をマスクとする選択的エッチングによ
り該開口５の底面に表出する該窒化膜１０を除去し，該
基板１表面を表出する工程と，該開口５の底面に表出さ
れた該基板１表面上にベース層６を堆積する工程と，次
いで，該ベース層６を覆い該基板１上に絶縁物を堆積し
たのち該絶縁物をエッチバックして該開口５の底面に該
ベース層６を表出し，同時に該開口５の側壁面を掩覆す
るサイドウオールをスペーサ７として形成する工程と，
次いで，該開口５の底面に表出された該ベース層６に形
成されるエミッタ領域と接続し，該スペーサ７により該
ポリシリコン層３から絶縁されたエミッタ電極９を該ス
ペーサ７上に形成する工程とを有して構成する。
構成は，図１を参照して，半導体基板１上にポリシリコ
ン層３及び絶縁層４を順次堆積する工程と，該絶縁層４
及び該ポリシリコン層３を貫通し該基板１を表出する開
口５を開設する工程と，該開口５の底面に表出された該
基板１表面上にベース層６を堆積する工程と，該ベース
層６を覆い該基板１上に絶縁物を堆積したのち該絶縁物
をエッチバックして該開口５の底面に該ベース層６を表
出し，同時に該開口５の側壁面を掩覆するサイドウオー
ルをスペーサ７として形成する工程と，該開口５の底面
に表出された該ベース層６に形成されるエミッタ領域と
接続し，該スペーサ７により該ポリシリコン層３から絶
縁されたエミッタ電極９を該スペーサ７上に形成する工
程とを有するバイポーラトランジスタを含む半導体装置
の製造方法において，該開口５を開設した後，該ベース
層６を堆積する工程に先立ち，該開口５の側壁面に表出
する該ポリシリコン層３の端面及び該開口５の底面に表
出する該基板１表面を等方性エッチングする工程を有す
ることを特徴として構成し，及び，第二の構成は，図２
を参照して，バイポーラトランジスタを含む半導体装置
の製造方法であって，絶縁分離されたコレクタ領域１１
が形成された半導体基板１表面上に窒化シリコンからな
る窒化膜１０を堆積する工程と，該窒化膜１０上にポリ
シリコン層３及び絶縁層４を順次堆積する工程と，該絶
縁層４及び該ポリシリコン層３を貫通し該コレクタ領域
１１上にベース層６の堆積領域を画定する開口５を該窒
化膜１０をストッパとする異方性エッチングにより開設
する工程と，該開口５の側壁面に表出するポリシリコン
層３の端面を等方性エッチングする工程と，次いで，該
ポリシリコン層３をマスクとする選択的エッチングによ
り該開口５の底面に表出する該窒化膜１０を除去し，該
基板１表面を表出する工程と，該開口５の底面に表出さ
れた該基板１表面上にベース層６を堆積する工程と，次
いで，該ベース層６を覆い該基板１上に絶縁物を堆積し
たのち該絶縁物をエッチバックして該開口５の底面に該
ベース層６を表出し，同時に該開口５の側壁面を掩覆す
るサイドウオールをスペーサ７として形成する工程と，
次いで，該開口５の底面に表出された該ベース層６に形
成されるエミッタ領域と接続し，該スペーサ７により該
ポリシリコン層３から絶縁されたエミッタ電極９を該ス
ペーサ７上に形成する工程とを有して構成する。
【００１７】
【作用】本発明の第一の構成では，図１を参照して，ベ
ース層６を堆積するために，ポリシリコン層３及び絶縁
層４を垂直に貫通する開口５を開設したのち，その開口
５の内壁面に表出するシリコン，即ちポリシリコン層３
の端面及び基板１の表面を等方性エッチングする。
ース層６を堆積するために，ポリシリコン層３及び絶縁
層４を垂直に貫通する開口５を開設したのち，その開口
５の内壁面に表出するシリコン，即ちポリシリコン層３
の端面及び基板１の表面を等方性エッチングする。
【００１８】このとき，開口５上部の絶縁層４で画定さ
れる開口入口の大きさはシリコンのエッチングによって
は変化しない。従って，開口５上部はその儘の大きさで
残り，開口５の絶縁層４より底の部分にあるポリシリコ
ン層３及び基板１の表層が除去され，その結果，開口５
は図１（ｂ）に示す如く底が広い形に形成される。
れる開口入口の大きさはシリコンのエッチングによって
は変化しない。従って，開口５上部はその儘の大きさで
残り，開口５の絶縁層４より底の部分にあるポリシリコ
ン層３及び基板１の表層が除去され，その結果，開口５
は図１（ｂ）に示す如く底が広い形に形成される。
【００１９】ベース層６はこの予め表層を除去したポリ
シリコン層３及び基板１上に選択的に堆積するから，堆
積したベース層６が絶縁層で画定される開口５入口の内
壁よりも開口５内部にはみだすことにより形成される開
口５内壁の段は，本構成においてはベース層６堆積前に
予め除去した表層の厚さだけ段差が小さくなる。
シリコン層３及び基板１上に選択的に堆積するから，堆
積したベース層６が絶縁層で画定される開口５入口の内
壁よりも開口５内部にはみだすことにより形成される開
口５内壁の段は，本構成においてはベース層６堆積前に
予め除去した表層の厚さだけ段差が小さくなる。
【００２０】従って，この段差を覆い，開口５内壁面を
掩覆するスペーサ７を形成する際，段差に起因してスペ
ーサに薄い部分が生ずることを回避することができる。
このため，エミッタ電極とポリシリコン層との絶縁が確
実となり，エミッタ・ベース間の絶縁不良を生ずること
が少なく，信頼性の高いバイポーラトランジスタを製造
することができる。
掩覆するスペーサ７を形成する際，段差に起因してスペ
ーサに薄い部分が生ずることを回避することができる。
このため，エミッタ電極とポリシリコン層との絶縁が確
実となり，エミッタ・ベース間の絶縁不良を生ずること
が少なく，信頼性の高いバイポーラトランジスタを製造
することができる。
【００２１】本発明の第二の構成では，図２（ａ）を参
照して，第一の構成における基板１とポリシリコン層３
との間に窒化膜１０を設けたもので，第一の構成と同様
に開口５内壁面の段差を小さくして，スペーサに薄い部
分を生ずることを防止するとともに，以下の作用と効果
を奏するのである。
照して，第一の構成における基板１とポリシリコン層３
との間に窒化膜１０を設けたもので，第一の構成と同様
に開口５内壁面の段差を小さくして，スペーサに薄い部
分を生ずることを防止するとともに，以下の作用と効果
を奏するのである。
【００２２】この窒化膜１０は，絶縁層４及びポリシリ
コン層３の異方性エッチングにより開口５を形成する際
のストッバとして用いられる。そして，開口５を開設
後，第一の構成と同様にポリシリコン層３をエッチング
する。次いで，そのポリシリコン層３をマスクとして開
口５の底面に表出する窒化膜１０をエッチングにより除
去し，ベース層６を堆積すべき基板表面を表出する。
コン層３の異方性エッチングにより開口５を形成する際
のストッバとして用いられる。そして，開口５を開設
後，第一の構成と同様にポリシリコン層３をエッチング
する。次いで，そのポリシリコン層３をマスクとして開
口５の底面に表出する窒化膜１０をエッチングにより除
去し，ベース層６を堆積すべき基板表面を表出する。
【００２３】従って，本構成では開口５を開設する際の
異方性エッチングではストッパが使用されるから，基板
に生ずる欠陥が少ない。なお，ポリシリコン層３をサイ
ドエッチングするのは第一の構成と同じであるから，第
一の構成と同様，開口壁面の段差を減少しスペーサに薄
い部分が発生することを防止することができるという効
果を奏する。
異方性エッチングではストッパが使用されるから，基板
に生ずる欠陥が少ない。なお，ポリシリコン層３をサイ
ドエッチングするのは第一の構成と同じであるから，第
一の構成と同様，開口壁面の段差を減少しスペーサに薄
い部分が発生することを防止することができるという効
果を奏する。
【００２４】また，本第二の構成では，図２（ｄ）を参
照して，分離帯２により絶縁分離されたコレクタ領域１
１上に開設された，コレクタ領域１１よりも小さな開口
５内にベース層６が堆積される。
照して，分離帯２により絶縁分離されたコレクタ領域１
１上に開設された，コレクタ領域１１よりも小さな開口
５内にベース層６が堆積される。
【００２５】従って，ベース層６とコレクタ領域１１と
の接合面は，ベース層６が堆積した開口５底面でのみ形
成され，開口５部分以外の領域では，ベース領域に接続
するポリシリコン層３とコレクタ領域１１とは，基板表
面に形成された窒化膜１０により絶縁される。
の接合面は，ベース層６が堆積した開口５底面でのみ形
成され，開口５部分以外の領域では，ベース領域に接続
するポリシリコン層３とコレクタ領域１１とは，基板表
面に形成された窒化膜１０により絶縁される。
【００２６】従って，ベース・コレクタ間の接合面はベ
ース層堆積領域に限られるから，ベース・コレクタ間容
量が小さくなり，本構成により製造されたバイポーラト
ランジスタは高速に動作する。
ース層堆積領域に限られるから，ベース・コレクタ間容
量が小さくなり，本構成により製造されたバイポーラト
ランジスタは高速に動作する。
【００２７】
【実施例】以下，本発明を実施例を参照して説明する。
本発明の第一実施例は，図１（ａ）を参照して，ｎ型シ
リコン基板１の表面に分離帯２を例えばＬＯＣＯＳによ
り形成し，コレクタ領域１１を形成する。
本発明の第一実施例は，図１（ａ）を参照して，ｎ型シ
リコン基板１の表面に分離帯２を例えばＬＯＣＯＳによ
り形成し，コレクタ領域１１を形成する。
【００２８】次いで，基板１上にｐ型ポリシリコン層
３，絶縁層４を順次堆積する。絶縁層４は例えばＳｉＯ
2 とすることができる。次いで，ベース層６が堆積され
るべき領域を画定する窓を有するレジストパターンを絶
縁層４上に形成し，これをマスクとして絶縁層４をエッ
チングし，さらにポリシリコン層３をエッチングして，
絶縁層４及びポリシリコン層３を貫通する開口５を開設
する。
３，絶縁層４を順次堆積する。絶縁層４は例えばＳｉＯ
2 とすることができる。次いで，ベース層６が堆積され
るべき領域を画定する窓を有するレジストパターンを絶
縁層４上に形成し，これをマスクとして絶縁層４をエッ
チングし，さらにポリシリコン層３をエッチングして，
絶縁層４及びポリシリコン層３を貫通する開口５を開設
する。
【００２９】次いで，図１（ｂ）を参照して，シリコン
の等方性エッチングにより，開口５内面に露出するシリ
コンの表面，即ち，基板１表面及びポリシリコン層３端
面の表層を除去する。この除去量は，ベース層６の厚さ
と同じ深さとすることが，開口５内壁面の段差を小さく
するために好ましい。
の等方性エッチングにより，開口５内面に露出するシリ
コンの表面，即ち，基板１表面及びポリシリコン層３端
面の表層を除去する。この除去量は，ベース層６の厚さ
と同じ深さとすることが，開口５内壁面の段差を小さく
するために好ましい。
【００３０】次いで，図１（ｃ）を参照して，シリコン
上に選択的にエピタキシャル成長するシリコンのエピタ
キシャル成長法により，ベース層６を堆積する。このベ
ース層は，シリコンのエッチング工程で除去したポリシ
リコン層３端面の表層部分を埋め込み堆積するから，絶
縁層４の開口壁面から大きくはみ出すことがない。この
ため，ポリシリコン層３端面に堆積したベース層６が形
成する開口壁面の段差は小さい。
上に選択的にエピタキシャル成長するシリコンのエピタ
キシャル成長法により，ベース層６を堆積する。このベ
ース層は，シリコンのエッチング工程で除去したポリシ
リコン層３端面の表層部分を埋め込み堆積するから，絶
縁層４の開口壁面から大きくはみ出すことがない。この
ため，ポリシリコン層３端面に堆積したベース層６が形
成する開口壁面の段差は小さい。
【００３１】次いで，基板上全面に絶縁物，例えばＳｉ
Ｏ2 を堆積し，これをエッチバックする。これにより，
図１（ｄ）を参照して，開口５の底面にベース層６が表
出され，開口５の側壁面を覆うスペーサがサイドウォー
ルとして形成される。
Ｏ2 を堆積し，これをエッチバックする。これにより，
図１（ｄ）を参照して，開口５の底面にベース層６が表
出され，開口５の側壁面を覆うスペーサがサイドウォー
ルとして形成される。
【００３２】次いで，図１（ｅ）を参照して，ｎ型ポリ
シリコンを堆積し，フォトエッチングして開口５の底面
に表出するベース層６に接合するエミッタ電極９を形成
する。
シリコンを堆積し，フォトエッチングして開口５の底面
に表出するベース層６に接合するエミッタ電極９を形成
する。
【００３３】次いで，活性化熱処理により，エミッタ電
極９と接合するベース層６表面にｎ型のエミッタ領域９
ａを形成する。なお，このときポリシリコン層３と基板
１の界面近傍にポリシリコン層３からの不純物拡散によ
るｐ型領域が形成される。
極９と接合するベース層６表面にｎ型のエミッタ領域９
ａを形成する。なお，このときポリシリコン層３と基板
１の界面近傍にポリシリコン層３からの不純物拡散によ
るｐ型領域が形成される。
【００３４】かかる工程で形成されたバイポーラトラン
ジスタは，セルフアライメントに形成された微細なエミ
ッタを有するにもかかわらず，ベース・エミッタ間の絶
縁の信頼性に優れたものが製造される。
ジスタは，セルフアライメントに形成された微細なエミ
ッタを有するにもかかわらず，ベース・エミッタ間の絶
縁の信頼性に優れたものが製造される。
【００３５】本発明の第二実施例は，図２（ａ）を参照
して，先ず，ｎ型シリコン基板表面に分離帯２で絶縁分
離されたコレクタ領域１１を形成する。次いで，窒化シ
リコンからなる窒化膜１０を堆積する。
して，先ず，ｎ型シリコン基板表面に分離帯２で絶縁分
離されたコレクタ領域１１を形成する。次いで，窒化シ
リコンからなる窒化膜１０を堆積する。
【００３６】次いで，ｐ型ポリシリコン層３及び絶縁層
４を堆積し，第一実施例と同様に，絶縁層４及びポリシ
リコン層３を貫通する開口５を開設する。このとき，ポ
リシリコン層３のエッチングは，窒化膜１０をストッパ
としてなされる。また，ベース層６を堆積すべき領域を
画定するための開口５は，コレクタ領域１１より小さく
かつコレクタ領域内に設けられる。
４を堆積し，第一実施例と同様に，絶縁層４及びポリシ
リコン層３を貫通する開口５を開設する。このとき，ポ
リシリコン層３のエッチングは，窒化膜１０をストッパ
としてなされる。また，ベース層６を堆積すべき領域を
画定するための開口５は，コレクタ領域１１より小さく
かつコレクタ領域内に設けられる。
【００３７】次いで，図１（ｂ）を参照して，開口５側
壁に表出するポリシリコン層３端面の表層を，シリコン
の等方性エッチングにより除去する。次いで，図２
（ｃ）を参照して，ポリシリコン層３をマスクとして開
口５底面の窒化膜１０をエッチングして除去し，基板１
表面を表出する。
壁に表出するポリシリコン層３端面の表層を，シリコン
の等方性エッチングにより除去する。次いで，図２
（ｃ）を参照して，ポリシリコン層３をマスクとして開
口５底面の窒化膜１０をエッチングして除去し，基板１
表面を表出する。
【００３８】次いで，第一実施例と同様に，ベース層を
堆積し，エッチバックによりサイドウォールを形成して
スペーサとし，スペーサ上に開口５の底面でベース層６
と接するｎ型ポリシリコンのエミッタ電極を形成し，さ
らに活性化熱処理をしてバイポーラトランジスタを完成
する。
堆積し，エッチバックによりサイドウォールを形成して
スペーサとし，スペーサ上に開口５の底面でベース層６
と接するｎ型ポリシリコンのエミッタ電極を形成し，さ
らに活性化熱処理をしてバイポーラトランジスタを完成
する。
【００３９】本実施例では，ベースの引出し線となるポ
リシリコン層３は，窒化膜１０によりコレクタ領域１１
と絶縁されているから，この間に接合容量を生ずること
がない。従って，ベース・コレクタ接合容量が小さい高
速動作に適したトランジスタを製造することができる。
リシリコン層３は，窒化膜１０によりコレクタ領域１１
と絶縁されているから，この間に接合容量を生ずること
がない。従って，ベース・コレクタ接合容量が小さい高
速動作に適したトランジスタを製造することができる。
【００４０】
【発明の効果】本発明によれば，開口底面のシリコン表
面にベース層を堆積するとき開口側壁面に生ずる段差が
小さいから，開口側壁面を掩覆するスペーサに薄い部分
が発生することがない。このため，エミッタ・ベース間
の絶縁不良を防止することができ，信頼性に優れた半導
体装置の製造方法を提供することができる。
面にベース層を堆積するとき開口側壁面に生ずる段差が
小さいから，開口側壁面を掩覆するスペーサに薄い部分
が発生することがない。このため，エミッタ・ベース間
の絶縁不良を防止することができ，信頼性に優れた半導
体装置の製造方法を提供することができる。
【００４１】また，ベース・コレクタ接合面が小面積に
なるからベース・コレクタ容量が小さく高速動作に適し
たトランジスタを含む半導体装置を容易に製造すること
ができる半導体装置の製造方法を提供することができ
る。
なるからベース・コレクタ容量が小さく高速動作に適し
たトランジスタを含む半導体装置を容易に製造すること
ができる半導体装置の製造方法を提供することができ
る。
【００４２】従って，半導体装置の性能向上に寄与する
ところが大きい。
ところが大きい。
【図１】 本発明の第一実施例断面工程図
【図２】 本発明の第二実施例断面工程図
【図３】 従来の実施例断面工程図
１ 基板 ２ 分離帯 ３ ポリシリコン層 ４ 絶縁層 ５ 開口 ６ ベース層 ７ スペーサ ８ エミッタ形成領域 ９ エミッタ電極 １０ 窒化膜 １１ コレクタ領域
Claims (2)
- 【請求項１】 半導体基板（１）上にポリシリコン層
（３）及び絶縁層（４）を順次堆積する工程と，該絶縁
層（４）及び該ポリシリコン層（３）を貫通し該基板
（１）を表出する開口（５）を開設する工程と，該開口
（５）の底面に表出された該基板（１）表面上にベース
層（６）を堆積する工程と，該ベース層（６）を覆い該
基板（１）上に絶縁物を堆積したのち該絶縁物をエッチ
バックして該開口（５）の底面に該ベース層（６）を表
出し，同時に該開口（５）の側壁面を掩覆するサイドウ
オールをスペーサ（７）として形成する工程と，該開口
（５）の底面に表出された該ベース層（６）に形成され
るエミッタ領域と接続し，該スペーサ（７）により該ポ
リシリコン層（３）から絶縁されたエミッタ電極（９）
を該スペーサ（７）上に形成する工程とを有するバイポ
ーラトランジスタを含む半導体装置の製造方法におい
て， 該開口（５）を開設した後，該ベース層（６）を堆積す
る工程に先立ち，該開口（５）の側壁面に表出する該ポ
リシリコン層（３）の端面及び該開口（５）の底面に表
出する該基板（１）表面を等方性エッチングする工程を
有することを特徴とする半導体装置の製造方法。 - 【請求項２】 バイポーラトランジスタを含む半導体装
置の製造方法であって， 絶縁分離されたコレクタ領域（１１）が形成された半導
体基板（１）表面上に窒化シリコンからなる窒化膜（１
０）を堆積する工程と， 該窒化膜（１０）上にポリシリコン層（３）及び絶縁層
（４）を順次堆積する工程と， 該絶縁層（４）及び該ポリシリコン層（３）を貫通し該
コレクタ領域（１１）上にベース層（６）の堆積領域を
画定する開口（５）を該窒化膜（１０）をストッパとす
る異方性エッチングにより開設する工程と， 該開口（５）の側壁面に表出するポリシリコン層（３）
の端面を等方性エッチングする工程と， 次いで，該ポリシリコン層（３）をマスクとする選択的
エッチングにより該開口（５）の底面に表出する該窒化
膜（１０）を除去し，該基板（１）表面を表出する工程
と， 該開口（５）の底面に表出された該基板（１）表面上に
ベース層（６）を堆積する工程と， 次いで，該ベース層（６）を覆い該基板（１）上に絶縁
物を堆積したのち該絶縁物をエッチバックして該開口
（５）の底面に該ベース層（６）を表出し，同時に該開
口（５）の側壁面を掩覆するサイドウオールをスペーサ
（７）として形成する工程と， 次いで，該開口（５）の底面に表出された該ベース層
（６）に形成されるエミッタ領域と接続し，該スペーサ
（７）により該ポリシリコン層（３）から絶縁されたエ
ミッタ電極（９）を該スペーサ（７）上に形成する工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11784992A JPH05315343A (ja) | 1992-05-12 | 1992-05-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11784992A JPH05315343A (ja) | 1992-05-12 | 1992-05-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315343A true JPH05315343A (ja) | 1993-11-26 |
Family
ID=14721804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11784992A Withdrawn JPH05315343A (ja) | 1992-05-12 | 1992-05-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315343A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897227A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
-
1992
- 1992-05-12 JP JP11784992A patent/JPH05315343A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897227A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365090A (en) | Hetero bipolar transistor and method of manufacturing the same | |
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| JPH088270A (ja) | 半導体装置およびその製造方法 | |
| US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| US4738624A (en) | Bipolar transistor structure with self-aligned device and isolation and fabrication process therefor | |
| US5039624A (en) | Method of manufacturing a bipolar transistor | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| JPH07105436B2 (ja) | 半導体装置の製造方法 | |
| JPH05235017A (ja) | 半導体装置 | |
| US5614425A (en) | Method of fabricating a bipolar transistor operable at high speed | |
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JPH07183248A (ja) | 半導体装置の製造方法 | |
| JPH05315343A (ja) | 半導体装置の製造方法 | |
| JP3011729B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JPS629226B2 (ja) | ||
| JP3251834B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH04294543A (ja) | 半導体装置の製造方法 | |
| JPS6021539A (ja) | 半導体装置の製造方法 | |
| JPH0157506B2 (ja) | ||
| JPS60235460A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |