JPH05315323A - 半導体基板の配線パターン及びその形成方法 - Google Patents

Abstract

(57)【要約】 【目的】 リフトオフ時間を短縮すると共に、バリの残
留を防止できる半導体基板の配線パターンの形成方法及
び配線パターンを提供することにある。 【構成】 半導体基板１０上にリフトオフ法を用いて形
成する配線パターンの形成方法において、形成すべき配
線パターン１１、１２の外周面に位置する抜き型パター
ン２に、予め凹凸１３を形成した後、その上に堆積層３
ａ〜３ｄを形成し、抜き型パターン２とその上部の堆積
層３ｂ〜３ｄとを除去したことを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、リフトオフ法を用いて
半導体基板上に配線パターンを形成する方法及びその配
線パターンに関する。

【０００２】

【従来の技術】Ｓｉ（シリコン）やＧａＡｓ（ガリウム
砒素）等の半導体基板上に配線パターンを形成するため
の方法としてリフトオフ法がある。

【０００３】図５は従来のリフトオフ法による配線パタ
ーンの製造方法を説明するための説明図である。

【０００４】まず、半導体基板１上にフォトレジストを
用いて抜き型パターン２を形成し（図５（ａ））、この
抜き型パターン２をマスクとして半導体基板１上に配線
用の金属を蒸着すると、少なくとも堆積層３ａ、３ｂ及
び３ｃが形成され（図５（ｂ））、堆積層３ａ〜３ｃが
形成された半導体基板１をアセトン等の有機溶媒中に浸
漬し、抜き型パターン２と、抜き型パターン２上に形成
された堆積層３ｂ、３ｃごと除去することにより半導体
基板１上に図６に示すような配線パターン４、５が形成
される。

【０００５】ところで、図５（ｂ）に示すように、配線
用の金属は抜き型パターン２の上面だけでなく側壁にも
付着するため、図５（ｃ）に示すように抜き型パターン
２を除去した後、この側壁に付着した堆積層の一部３
ｄ、３ｅが残り、これが図６に示すようなバリ６として
配線パターン５の側面に形成される。その結果、隣接す
る配線パターン４に接触し、短絡するという問題が生じ
てしまう。なお図６は配線パターンが形成された従来の
半導体基板の平面図の一部である。

【０００６】そこで、抜き型パターン２の側壁に付着し
た堆積層３ｄ、３ｅを除去するために、半導体基板１を
有機溶媒に浸漬するときに超音波振動のような機械的振
動を与えて側壁に付着した堆積層３ｄ、３ｅにクラック
を発生させることで除去する方法が提案されている。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うなリフトオフ法によるパターン形成法ではリフトオフ
処理に長時間を要し、しかもバリが完全に除去しきれず
部分的に残ることがある。

【０００８】そこで、本発明の目的は、上記課題を解決
し、リフトオフ時間を短縮すると共に、バリの残留を防
止できる半導体基板の配線パターンの形成方法及び配線
パターンを提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に本願の第１の発明は、半導体基板上にリフトオフ法を
用いて形成する配線パターンの形成方法において、形成
すべき配線パターンの外周面に位置する抜き型パターン
に、予め凹凸を形成した後、その上に堆積層を形成し、
抜き型パターンとその上部の堆積層とを除去したもので
ある。

【００１０】また、本願の第２の発明は、半導体基板上
にリフトオフ法で形成される配線パターンにおいて、除
去すべき抜き型パターンと形成すべき配線パターンとの
境界面が凹凸状に形成されているものである。

【００１１】

【作用】本願によれば、形成すべき配線パターンの外周
面に位置する抜き型パターンに、予め凹凸を形成した
後、その上に堆積層が形成されているので、抜き型パタ
ーンの側壁に形成される堆積層によるバリの長さは、凸
部または凹部の長さ以下の短さとなり、この短いバリ
は、機械的振動により除去できる。

【００１２】

【実施例】以下、本発明の一実施例を添付図面に基づい
て詳述する。

【００１３】図１は本実施例の半導体基板の配線パター
ンの平面図の一部である。

【００１４】同図に示すように、半導体基板１０上に形
成された配線パターン１１、１２（斜線で示す）の外周
面に複数の凹凸１３が形成されているのがわかる。

【００１５】このような配線パターン１１、１２の形成
方法について述べる。

【００１６】前述した図５（ａ）、（ｂ）と同様に、ま
ず、半導体基板１０上に例えばポジ型フォトレジストを
用いて抜き型パターン２（パターン幅約３０μｍ）を形
成するが（図５（ａ））、この抜き型パターン２には形
成すべき配線パターン１１、１２との境界面に、図１に
示すような凹凸１３が約１０μｍ間隔で、厚さが約３μ
ｍとなるように形成されている（抜き型パターン２の平
面図は図１の斜線を除く部分に相当する）。

【００１７】この抜き型パターン２をマスクとして半導
体基板１０上に、例えばＴｉ／Ａｕ（チタン／金）等の
金属材料を真空蒸着（約１×１０^-6［ｔｏｒｒ］）して
堆積層（厚さ約０．７μｍ）を形成する。このとき、こ
の金属材料は、抜き型パターン２の側壁に対して等方的
に蒸着されないので、図２（ａ）〜（ｄ）の堆積層形成
直後の半導体基板１０の断面図に示すような様々な形状
に付着される。図２（ａ）は抜き型パターン２の側壁に
堆積層が付着せず、半導体基板１０上の抜き型パターン
２との境界まで堆積層が付着した場合、図２（ｂ）は抜
き型パターン２の側壁及び半導体基板１０上に堆積層が
厚く付着した場合、図２（ｃ）は抜き型パターン２の側
壁に堆積層が付着せず、半導体基板１０上の堆積層が比
較的薄く付着した場合、図２（ｄ）は抜き型パターン２
の側壁及び半導体基板１０上に堆積層が薄く付着した場
合をそれぞれ示す。

【００１８】堆積層が形成された半導体基板１０をアセ
トン等の有機溶媒中に約５分間（従来は１５分間）浸漬
した後、超音波振動を加えて抜き型パターン２と、この
抜き型パターン２上に形成された堆積層とを同時にリフ
トオフ処理することにより半導体基板１０上に、図１に
示すような凹凸１３を有する配線パターン１１、１２が
形成される。このときリフトオフ処理は、図２（ａ）及
び図２（ｃ）に示すような抜き型パターン２の側壁に堆
積層の金属が付着してない領域から行われる。

【００１９】次に実施例の作用を述べる。

【００２０】半導体基板１０上に形成すべき配線パター
ン１１、１２の外周面に位置する抜き型パターン２に、
予め凹凸１３を形成した後、その上に堆積層が形成され
ているので、抜き型パターン２の側壁に付着するバリの
長さは、凹凸の長さ未満の長さである。この短いバリ
は、超音波等の機械的振動により短時間で容易に除去で
きる。

【００２１】以上において、本実施例のよれば、図２
（ａ）に示すような抜き型パターン２の側壁に比較的薄
く金属が付着した領域ではバリは発生しなかったが、図
２（ｂ）に示すような抜き型パターンの側壁に比較的厚
く金属が付着した領域ではバリが発生した。しかし、こ
のバリの長さは、凹凸１３の長さ未満、すなわち１０μ
ｍ未満であり、この程度の長さのバリは超音波振動で容
易に除去できた。

【００２２】図３及び図４は、抜き型パターンの他の構
成例を示す図である。

【００２３】図３において、図１に示した実施例との相
違点は、凹凸の形状が異なっている点であり、図３
（ａ）は凸部（または凹部）が二等辺三角形、図３
（ｂ）は直角三角形、図３（ｃ）は半円形、図３（ｄ）
は台形、図３（ｅ）は逆台形となっている。なお、図３
（ａ）〜（ｅ）のいずれのパターンにおいても凸部（凹
部）の一辺の長さが配線パターンの間隔未満の長さとな
っている。

【００２４】図４において、図１に示した実施例との相
違点は、抜き型パターンの両辺が階段状（ａ）、抜き型
パターンの一辺が階段状（ｂ）となっている点である。

【００２５】以上において、本実施例によれば、形成す
べき配線パターンの外周面に位置する抜き型パターン
に、予め凹凸を形成した後、その上に堆積層が形成され
ているので、抜き型パターンの側壁に形成される堆積層
によるバリの長さは、凸部または凹部の長さ以下の短さ
となり、この短いバリは、機械的振動により短時間で容
易に除去できるので、リフトオフ時間を１５分から５分
まで短縮すると共に、バリの残留を防止することができ
る。

【００２６】尚、本実施例ではポジ型のフォトレジスト
を用いて抜き型パターンを形成したが、これに限定され
るものでなく、ネガ型のフォトレジストを用いて抜き型
パターンを形成してもよい。

【００２７】

【発明の効果】以上要するに本発明によれば、半導体基
板上にリフトオフ法を用いて形成する配線パターンの形
成方法において、形成すべき配線パターンの外周面に位
置する抜き型パターンに、予め凹凸を形成した後、その
上に堆積層を形成し、抜き型パターンとその上部の堆積
層とを除去したので、リフトオフ時間を短縮すると共
に、バリの残留を防止することができる。

【図面の簡単な説明】

【図１】本発明の半導体基板の配線パターンの一実施例
の平面図の一部である。

【図２】堆積層形成直後の半導体基板の断面図である。

【図３】抜き型パターンの他の構成例を示す図である。

【図４】抜き型パターンの他の構成例を示す図である。

【図５】従来のリフトオフ法による配線パターンの製造
方法を説明するための説明図である。

【図６】配線パターンが形成された従来の半導体基板の
平面図の一部である。

【符号の説明】

２ 抜き型パターン ３ａ〜３ｄ 堆積層 １０ 半導体基板 １１、１２ 配線パターン １３ 凹凸

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板上にリフトオフ法を用いて形
   成する配線パターンの形成方法において、形成すべき配
   線パターンの外周面に位置する抜き型パターンに、予め
   凹凸を形成した後、その上に堆積層を形成し、抜き型パ
   ターンとその上部の堆積層とを除去したことを特徴とす
   る半導体基板の配線パターンの形成方法。
2. 【請求項２】 半導体基板上にリフトオフ法で形成され
   る配線パターンにおいて、除去すべき抜き型パターンと
   形成すべき配線パターンとの境界面が凹凸状に形成され
   ていることを特徴とする半導体基板の配線パターン。