JPH05312591A - アブソリュートエンコーダ - Google Patents

Abstract

(57)【要約】 【目的】 簡潔な構成で、高精度，高分解能なアブソリ
ュートエンコーダを実現することを目的とする。 【構成】 位置データをｎビットバイナリーコードによ
り移動方向に沿ってシリアルに記録したアブソリュート
コード列３と各バイナリーコードに対応して規則的にコ
ードを記録したインクリメンタルコード列２とを設けた
コード板１と、アブソリュートコード列３のコードを検
出するｎ個未満の検出手段７と、インクリメンタルコー
ド列２の検出信号に基づいたカウンター手段１９と、検
出したアブソリュートコードを格納するメモリー手段１
６と、アブソリュートコードのデータ変換テーブル２２
と、メモリー手段１６に格納されたバイナリーコードを
データ変換テーブル２２に基づきｎビットづつパラレル
なバイナリーコード列に変換するコード変換手段１７と
を備えることにより、簡潔な構成で、高精度，高分解能
なアブソリュートエンコーダが実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶対位置を検出可能な
アブソリュートタイプのエンコーダに関する。

【０００２】

【従来の技術】従来、回転位置などをアブソリュートに
検出するエンコーダとしては、磁気式や光学式のエンコ
ーダが汎用されており、特に２進符号化コードを用いた
光学式エンコーダは応答性よくかつ高い信頼性をもって
絶対位置の検出が可能である。

【０００３】ところが、従来のアブソリュート式エンコ
ーダは、１つの測定位置においてパラレルに複数ビット
のバイナリーコードを検出する必要があり高分解能のエ
ンコーダを得るには、それに必要なビット数分のコード
列、これに対応する数のコード検出手段や増幅回路など
が必要となり、コード板の構造が複雑になるとともに、
部品点数が多くなり、調整に手間がかかり、コスト高に
なるという問題があった。

【０００４】このような問題点を解消するものとして、
位置データをＭコードなどのバイナリーコードによりシ
リアルに記録したアブソリュートコード列を備えたエン
コーダがある。

【０００５】これは、シリアルに記録した必要ビット数
のアブソリュートコード（バイナリーコード）を検出
し、信号処理部においてパラレルコードに変換して絶対
位置を検出するものであり、１列のアブソリュートコー
ド列と、タイミング信号などを取るために必要な１列の
インクリメンタルコード列とを備えるだけでよいので、
従来のアブソリュート式エンコーダに比較して、コード
板の構造の簡単化および部品点数の削減が可能となるア
ブソリュートエンコーダを提供することができた。

【０００６】しかし、シリアルコードのアブソリュート
エンコーダでは、動作開始の初期位置を求めるために、
必要ビット数のアブソリュートコードを同時に読み込む
必要がある。

【０００７】この問題を解決するものとして、必要ビッ
ト数分のコード検出装置をシリアルコードに沿って設
け、一度に必要ビット数のシリアルコードを読み込む方
法をとったアブソリュートエンコーダが考えられる。

【０００８】

【発明が解決しようとする課題】しかしながら、必要ビ
ット数分という多数のコード検出装置を設けることは、
同じ数だけの信号線，増幅回路を必要とし、装置の複雑
化，大規模化につながり、コスト的にも問題がある。ま
た、アブソリュートコードの高分解能化を考えた場合、
従来のパラレルコード式のエンコーダに比べコード板の
簡素化は実現できるものの、高分解能化によるビット数
の増加分だけ信号線や増幅回路を増やさなければなら
ず、処理回路の簡素化は何等果たすことはできない。ま
た、コードが高分解能化すると、従来のパラレルコード
式のエンコーダに比べ、それだけ検出装置を高密度で配
置せねばならず、コード検出装置の配置の面から、アブ
ソリュートコードの高分解能化には限度があると言え
る。

【０００９】こうしたことを考慮にいれ、本発明は簡潔
な装置で高分解能のアブソリュート式のエンコーダを実
現することを課題とする。

【００１０】上記課題を達成するため、本発明では、ア
ブソリュートコード列のコードを検出する必要ビット数
未満の検出手段を備えたエンコーダが提供されるが、検
出手段が必要ビット数未満である場合、単純に１個の双
方向シフトレジスタなどを設けただけでは、一定方向の
みの位置検出であればよいが、位置検出の方向が変化す
ると正しいアブソリュートコードを読み込めないという
問題が生じる。そこで、本発明はこの位置検出方向の変
化に対する対応を課題とする。

【００１１】ところで、シリアルアブソリュートコード
式のエンコーダでは、必要なビット数だけのデータを連
続して読み込むまでは、正しい位置データが得られな
い。特に、電源投入後の初期動作時にはメモリー手段が
正しいコードデータを持つまでは正しい位置データを得
られず、間違った位置データを出力する可能性があり、
エンコーダをロボットなどに適用した場合には暴走など
の誤動作につながる。

【００１２】したがって、正しい位置データが得られる
ようになるまで、位置データの出力を制限する必要があ
る。そこで本発明では、初期動作時に誤った位置データ
が出力されることによる装置の誤動作を防ぐことを課題
とする。

【００１３】エンコーダでは、信号線にのるノイズなど
種々の原因によりコード読み取りエラーが起こる可能性
がある。アブソリュート式のエンコーダにおいてはたと
え１ビットの読み取りエラーであっても絶対位置に変換
すると大きな違いであることが多く、ロボットなどでは
暴走などの不具合を生じることになる。そこで本発明で
は、アブソリュートコードの読み取りエラーを検出し、
ロボットなどの誤動作を未然に防ぐことを課題とする。

【００１４】

【課題を解決するための手段】上記課題を解決するた
め、この発明にかかるアブソリュートエンコーダは、位
置データをｎビットバイナリーコードにより移動方向に
沿ってシリアルに記録したアブソリュートコード列と各
バイナリーコードに対応して規則的にコードを記録した
インクリメンタルコード列とを設けたコード板と、イン
クリメンタルコード列のコードを検出する検出手段と、
インクリメンタルコード列の検出信号に基づいて相対位
置をアップダウンカウントするカウンター手段と、アブ
ソリュートコード列のコードを検出するｎ個未満の検出
手段と、検出したアブソリュートコードをカウンター手
段のカウント値に基づき格納するメモリー手段と、シリ
アルに記録したアブソリュートコード列のｎビットのデ
ータ変換テーブルと、メモリー手段に格納されたアブソ
リュートコード列のバイナリーコードをデータ変換テー
ブルに基づきｎビットづつパラレルなバイナリーコード
列に変換するコード変換手段とを備えている。

【００１５】さらに、インクリメンタルコード列の検出
信号に基づいて相対位置をアップダウンカウントする手
段のカウンター計数値がｎ−１だけ変化したかどうかを
判定する入力データ数判定手段を備えている。

【００１６】好適には、アブソリュートコード列発生手
段を有し、シリアルに記録したアブソリュートコード列
のｎビットのデータ変換テーブルを、アブソリュートコ
ード列発生手段により発生したデータを書き込んだＲＡ
Ｍ（ランダムアクセスメモリー）で構成している。

【００１７】また、アブソリュートコード列のコードを
基づくコード変換手段のｎビットのバイナリーコード
と、インクリメンタルコード列の検出信号に基づくカウ
ンター手段の相対位置データとに基づき、絶対位置デー
タを演算する位置演算手段を備えている。

【００１８】さらに、入力データ数判定手段の判定結果
と、コード変換手段により変換された位置データとに基
づき、メモリー手段にアブソリュートコードをロードす
るコードデータロード手段を備えている。

【００１９】また、インクリメンタルコード列の検出信
号に基づくカウンター手段の相対位置データと、メモリ
ー手段に格納されたバイナリーコードに基づき、位置デ
ータが正解値かどうかを判定する正解値判定手段を備え
ている。

【００２０】さらに、正解値判定手段の判定結果を基に
エラー数をカウントし、連続して少なくとも２以上のエ
ラーが続くかを検出するエラー検出手段を備えている。

【００２１】好適には、正解値判定手段の判定結果と、
エラー検出時のアブソリュートコードの読み取り結果に
基づき、相対位置カウンターの補正を行うエラー補正手
段を備えている。

【００２２】

【作用】本発明によると、位置データのビット数より少
ないコード検出手段を設けるだけでアブソリュートコー
ドの検出ができるので、装置を簡潔，小型にすることが
でき、より分解能の高いアブソリュート式エンコーダが
実現できる。

【００２３】また、入力データ数判定手段を設けるだけ
で、電源投入後の初期動作時に誤った位置データを出力
することがなくなる。

【００２４】好適には、データ変換テーブルを、起動時
に、アブソリュートコード列発生手段により発生したデ
ータを書き込んだＲＡＭにより構成するだけで、データ
変換の高速化や、変換テーブルの低コスト化が容易に実
現できる。

【００２５】また、アブソリュートコード列のコードに
基づくコード変換手段のｎビットのバイナリーコード
と、カウンター手段の相対位置データとに基づき、絶対
位置データを演算する位置演算手段を設けるだけで、高
速の位置検出が実現できる。

【００２６】さらに、メモリー手段に入力するアブソリ
ュートコードと、メモリー手段に格納されたバイナリー
コードに基づき、カウンター手段の相対位置データが正
解値かどうかを判定することにより、電源投入後の初期
動作時やインクリメンタルコード検出エラー発生時の位
置データの正解，不正解を判定することが可能になるの
で、位置データの出力停止，位置データの補正など誤出
力の防止が実現する。

【００２７】さらに、エラー検出手段を備えることによ
り、位置検出エラー発生時にエラーを検知することがで
き、誤出力の防止が実現する。

【００２８】好適には、エラー補正手段を備えることに
より、ノイズなどが原因で、一時的に、単発で位置検出
エラーが発生してもデータを補正することができるの
で、正確な絶対位置検出を継続することができる。

【００２９】

【実施例】以下、本発明の一実施例を図１〜図９に基づ
いて説明する。

【００３０】図２，図３において、１は中心軸まわりに
回転可能なコード板で、その外周部には周方向のスリッ
ト列からなる２列のコード列、２，３が形成されてい
る。外周側のコード列はインクリメンタルコード列２で
あり、所定ピッチで規則的に形成されたスリット列にて
構成されている。内周側のコード列はアブソリュートコ
ード列３であり、インクリメンタルコード列２の１／４
ピッチごとに対応してスリット開口が形成されているか
否かによるバイナリーコードにて構成され、このバイナ
リーコードにて位置データがシリアルに記録されてい
る。

【００３１】コード板１を間に挟んでその両側には、イ
ンクリメンタルコード列２に対向して第１，第２のイン
クリメンタルコード検出装置４，５の発光素子４ａ，５
ａと受光素子４ｂ，５ｂが配設され、アブソリュートコ
ード列３に対向してアブソリュートコード検出装置７の
発光素子７ａと受光素子７ｂがそれぞれ配設されてい
る。第１のインクリメンタルコード検出装置４と、第２
のインクリメンタルコード検出装置５とは互いに９０°
位相が異なった状態でスリット列を検出し、Ａ相とＢ相
のインクリメンタル信号が得られるように配設されてい
る。また、コード板１と受光素子４ｂ，５ｂ，７ｂの間
には、これら各受光素子に対応する開口４ｃ，５ｃ，７
ｃを形成されたマスク８が配設されている。

【００３２】アブソリュートコード列３にはＭ系列符号
（喜安善市著、「アダマール行列とその応用」、昭和５
５年３月２０日初版、２３７〜２４２項参照）にて位置
データが記録されている。このＭ系列符号を用いたアブ
ソリュートコード列３によれば、１ビットづつ新たに位
置データを読み取るごとにそのビットコードとそれ以前
に順次読み込んである所定数のビットコードにてアブソ
リュートな位置データを読み取ることができるのであ
る。説明を簡単にするために３ビットのＭ系列符号によ
る位置データの場合ついて図４により説明すると、アブ
ソリュートコード列３にシリアルに、「０００１０１１
１」のコードを記録しておくと、最初の３ビットを読み
込んだときに「０００」の位置データ１３が得られ、以
降１ビット読み込む毎に順次、「００１」，「０１
０」，「１０１」，「０１１」，「１１１」，「１１
０」，「１００」の位置データ１３が得られ、アブソリ
ュートに位置を検出することができるのである。

【００３３】このように位置データを得てアブソリュー
ト位置を検出するための信号処理装置は図１および図５
に示すように構成されている。図１に示すように、各コ
ード検出装置４，５，７を備えた検出装置本体６から各
検出信号が信号線Ｐ４，Ｐ５，Ｐ７を介して、外部にあ
る信号処理部１０にシリアルに出力される。９は外部配
線部である。信号処理部１０は、各検出信号を増幅し、
かつ波形整形することにより、Ａ相のインクリメンタル
信号，Ｂ相のインクリメンタル信号およびアブソリュー
ト信号を生成する手段１１と、シリアルなアブソリュー
ト信号をインクリメンタル信号に基づいてパラレルな位
置データ１３に変換する変換手段１２と、バイナリー信
号の位置データを所定の形態の位置データに変換する位
置データ変換手段１４にて構成されている。なお、信号
生成手段１１は、各検出信号を増幅かつ波形整形すると
ともに、Ａ相，日相のインクリメンタル信号を用い論理
処理を行い回転方向に従いアップ信号，ダウン信号を生
成するもので、また、位置データ変換手段１４は、例え
ば１０進コード化するもので、既に周知のものであり、
説明は省略する。また、図１に示すものはアブソリュー
ト・インクリメンタル信号生成手段１１を外部の信号処
理部１０に配しているが、これを検出装置本体６内に配
してもよい。

【００３４】次に、シリアル−パラレル信号変換手段１
２の構成を図５に基づいて説明する。１６は、位置デー
タのビット数ｎに対して、２ⁿワードのメモリーであ
り、特殊カウンタの指令を基にアブソリュートコードが
入力され、特定のｎビットのデータを出力する。

【００３５】１９は特殊カウンターであり、信号生成回
路１１のアップ信号，ダウン信号に基づき相対位置をカ
ウントする。

【００３６】次に、２０は入力データ数判定回路であ
り、特殊カウンター１９のカウント値を監視し、プリセ
ット時からカウント値がｎ−１変化すると、コードデー
タロード回路２１に指令を発する。コードデータロード
回路２１は指令を受けると、特殊カウンター１９が出力
する相対位置データと、メモリー内のアブソリュートコ
ードと、データ変換テーブル２２のコードデータを基
に、ロードすべきデータを決定し、メモリー１６にロー
ドする。

【００３７】１７はコード変換回路であり、メモリーが
出力するバイナリーコードをデータ変換テーブル２２に
基づき、バイナリアブソリュート位置データに変換す
る。２３はコード列発生回路であり、電源ＯＮ時など
に、リセット信号が入力されると、前述したような算出
方式に基づきアブソリュートコードを発生し、データ変
換テーブル２２に出力する。

【００３８】２４は正解値判定回路であり、相対位置デ
ータが位置データとして正しい値であるか（位置データ
が正解値であるか）を判定し、エラー検出回路２６に判
定結果を、エラー補正回路２５に補正指令を出力する。

【００３９】２６はエラー検出回路であり、正解値判定
回路２４の判定結果に基づき、エラー警告信号を出力す
る。また、２５はエラー補正回路であり、正解値判定回
路２４の補正指令を受け、補正データとしてアップダウ
ン信号を特殊カウンター１９に転送する。

【００４０】では次に、以上説明した要素で構成される
シリアル−パラレル信号変換手段１２で行われるアブソ
リュートコードの処理過程について説明を行う。

【００４１】まず、図６〜図９に基づきメモリーの動作
について説明する。図６に示すように、３ビットのコー
ド板１に３ビットのアブソリュートコード列３「０００
１０１１１」が描かれており、「１」と記載されている
部分は光が透過し、「０」と記載されている部分は光が
遮断されるようになっている。また、図６に示されるよ
うに、位置検出方向が正方向のときにはアップカウン
ト、逆方向のときにはダウンカウントが行われる。

【００４２】そして、図７に示されるように、特殊カウ
ンターの動作をｎ＝３ビットとして以下説明する。電源
ＯＮ時などに、リセット信号が入力されると、正方向で
カウントが始まったときには「０００」に、逆方向でカ
ウントが始まったときには「１１１」が、初期値として
特殊カウンター１９にプリセットされ、以降アップダウ
ンカウントを繰り返し、アップカウントの「１１１」の
次は「０００」、ダウンカウントの「０００」の次は
「１１１」にと順次巡回カウントを行う。

【００４３】まず、図６に示されるように、コード検出
位置がａ，ｂ，ｃ，ｄ，ｅ，ｆの順序で変化するように
コード板１が回転したとする。検出位置ａへの移動は、
逆方向であるので、図８に示すように、特殊カウンター
１９には「１１１」がプリセットされ、図９に示すよう
に、同時に特殊カウンター１９のカウントデータが示す
メモリー１６のメモリーアドレス「１１１」に信号生成
回路１１の出力するアブソリュートコード「０」が入力
される。

【００４４】次に、検出位置ｂへの移動は、検出位置ａ
への移動と同様に逆方向であるので、特殊カウンター１
９は「１１０」にダウンカウントされ、同時に特殊カウ
ンター１９のカウントデータが示すメモリー１６のメモ
リーアドレス「１１０」に信号生成回路１１の出力する
アブソリュートコード「０」が入力される。また、検出
位置ｃへの移動は、これまでの方向が反転し正方向とな
るので、図８に示すように、特殊カウンター１９はアッ
プカウントされ、再び「１１１」となり、図９に示すよ
うに、同時に特殊カウンター１９のカウントデータが示
すメモリー１６のメモリーアドレス「１１１」に信号生
成回路１１の出力するアブソリュートコード「０」が再
び入力される。

【００４５】さらに、検出位置ｄ，ｅへと順次移動する
と、検出位置ｃへの移動と同様に正方向であるので、特
殊カウンター１９は「０００」，「００１」と順次アッ
プカウントされ、同時に特殊カウンター１９のカウント
データが示すメモリー１６のメモリーアドレス「００
０」，「００１」に信号生成回路１１の出力するアブソ
リュートコード「１」，「０」が順次入力される。

【００４６】ここで、特殊カウンター１９のカウント値
を監視している入力データ数判定回路２０が、プリセッ
ト時のカウント値「１１１」からｎ−１すなわち２だけ
変化すると、コードデータロード回路２１にデータロー
ド指令を発する。コードデータロード回路２１は指令を
受けると、特殊カウンター１９が出力する相対位置デー
タ「００１」とメモリーアドレス「１１１」，「００
０」，「００１」のアブソリュートコード「０」，
「１」，「０」と、データ変換テーブル２２のコードデ
ータ「０００１０１１１」を基に、ロードすべきデータ
を決定し、メモリー１６のメモリーアドレス「０１
０」，「０１１」，「１００」，「１０１」にアブソリ
ュートコード「１」，「１」，「１」，「０」をロード
する。このように入力データ数判定回路２０の動作によ
って、１回転することなく、全てのアブソリュートコー
ドがメモリーにロードされる。

【００４７】コード変換回路１７は、メモリーが出力す
るメモリーアドレス「１１１」，「０００」，「００
１」のバイナリーコード「０」，「１」，「０」をデー
タ変換テーブル２２に基づき、バイナリアブソリュート
位置データ「０１０」に変換し、位置演算回路１８に出
力する。

【００４８】位置演算回路１８は、コード変換回路１７
のバイナリアブソリュート位置データ「０１０」と、特
殊カウンター１９が出力する相対位置データ「００１」
とに基づき、位置補正値「００１」（「０１０」−「０
０１」）を算出し、以降、特殊カウンター１９が出力す
る相対位置データに、位置補正値「００１」を加え、バ
イナリアブソリュート位置データ１３を出力する。この
ように、一度位置補正値が算出されると、その後は、特
殊カウンター１９の相対位置データの検出だけで、バイ
ナリアブソリュート位置データ１３が演算出力されるの
で、高速の位置検出が可能である。

【００４９】コード列発生回路２３は、電源ＯＮ時や、
リセット信号入力時に、前述したような算出方式に基づ
きアブソリュートコード列「０００１０１１１」を発生
し、ＲＡＭで構成されたデータ変換テーブル２２に出力
する。

【００５０】さらに、検出位置ｆへ移動すると、図８に
示すように、特殊カウンター１９はアップカウントさ
れ、「０１０」となり、位置補正値「００１」を加え、
位置演算回路１８からは、バイナリアブソリュート位置
データ１３が「０１１」が出力される。同時に、正解値
判定回路２４は、特殊カウンター１９の相対位置データ
「０１０」が示す、メモリーアドレス「０１０」のバイ
ナリーコード「１」と、信号生成回路１１の出力するア
ブソリュートコードを比較し、信号生成回路１１の出力
するアブソリュートコードが「１」であれば、正解、信
号生成回路１１の出力するアブソリュートコードが
「０」であれば、不正解を判定結果として、エラー検出
回路２６に出力とすると同時に、判定結果が不正解であ
れば、エラー補正回路２５に補正指令を出力する。

【００５１】エラー検出回路２６は、正解値判定回路２
４の判定結果に基づき、不正解が連続すると、不正解の
発生の連続回数を監視し、あらかじめ決められた回数不
正解が続いた場合には、位置検出に重大なエラーが発生
していると判断し、位置情報を受けるシステムに対して
エラー警告を出力する。システムはエラー警告により位
置検出の異常を知ることができ、システムを停止するな
どの措置をとることが可能となる。ロボットなどでは、
数パルス内に異常を知ることができれば、十分に暴走な
どの重大なエラーは回避できる。

【００５２】また、エラー補正回路２５は、正解値判定
回路２４の補正指令を受け、特殊カウンター１９が「０
０１」からアップカウントされず、ダウンカウントされ
「０００」になったと仮定し、メモリーアドレス「００
０」のバイナリーコード「１」と、信号生成回路１１の
出力するアブソリュートコードを比較し、信号生成回路
１１の出力するアブソリュートコードが一致すれば、仮
定したことが正解であるとし、補正データとしてダウン
信号２パルスを特殊カウンター１９に転送し、不一致で
あれば、仮定したことが不正解であるとし、補正データ
は出力しない。このようなエラー補正回路の動作は、一
例であり、少しでもデータ補正効果のあるものであれ
ば、どんな方法を用いても同様の効果が得られること
は、言うまでもない。

【００５３】以上のように、本実施例のシリアル−パラ
レル信号変換手段では、位置データのビット数ｎに対し
て、２ⁿ ワードのメモリーを持つことにより、位置デー
タのビット数よりアブソリュートコードの検出器の数が
少ない場合に問題となる、位置検出方向の変化に対する
対応が可能となる。

【００５４】以上の信号変換処理により、シリアルなア
ブソリュートコードをパラレルなアブソリュート位置デ
ータに変換することができる。

【００５５】本実施例では、メモリーをアブソリュート
コードの数（８個）だけ設けたが、正解値判定にメモリ
ーを用いずに、データ変換テーブルのデータを使用する
ようにすれば、メモリー数を６個に削減することが可能
である。さらに、回転方向が一方向に連続した場合のみ
データをメモリーに入力し、回転方向が連続しない場合
にはメモリーをクリアーしていくようにすれば、メモリ
ー数は３個でも実現は容易であり、詳細な説明は省略す
る。

【００５６】また、本実施例では、エラー検出回路で不
正解が連続したときに、エラー警告信号を出力するよう
にしているが、正解値判定回路の判定結果を直接出力し
ても、エラー警告信号と同様の効果が得られることは、
言うまでもない。

【００５７】

【発明の効果】本発明によると、ただ１つのコードのみ
を検出する検出器と、検出したコードを格納するメモリ
ーを設けるだけで、アブソリュートコードの検出ができ
るので、装置を簡潔，小型にすることができ、より分解
能の高いアブソリュート式エンコーダが実現できる。さ
らに、メモリーを６個以下にすることにより、メモリー
数の削減が図れ、低コスト化が実現できる。

【００５８】また、特殊カウンターのカウントデータに
基づき処理する、入力データ数判定回路を設けるだけ
で、電源投入後の初期動作時に誤った位置データを出力
することがなくなる。

【００５９】また、位置データ変換テーブルを、アブソ
リュートコード列発生回路により発生したデータをＲＡ
Ｍに書き込むことにより、データ変換の高速化や、変換
テーブルの低コスト化が容易に実現できる。

【００６０】また、特殊カウンターの相対位置データと
位置補正値に基づき、絶対位置データを演算する位置演
算回路を設けるだけで、高速の位置検出が実現できる。

【００６１】さらにメモリーに入力するアブソリュート
コードと、メモリーに格納されたアブソリュートコード
に基づき、特殊カウンターの相対位置データが正解値か
どうかを判定することにより、電源投入後の初期動作時
やインクリメンタルコード検出エラー発生時の位置デー
タの正解，不正解を判定することが可能になるので、位
置データの出力停止，位置データの補正など誤出力の防
止が実現する。

【００６２】さらに、エラー検出回路を備えることによ
り、位置検出エラー発生時にエラーを検知することがで
き、誤出力の防止が実現する。

【００６３】また、エラー補正回路を備えることによ
り、ノイズなどが原因で、一時的に、単発で位置検出エ
ラーが発生してもデータを補正することができるので、
正確な絶対位置検出を継続することができる。

【図面の簡単な説明】

【図１】信号処理装置の概略構成を示すブロック図

【図２】コード板の部分平面図

【図３】コード検出装置の縦断側面図

【図４】Ｍ系列符号の説明図

【図５】シリアル−パラレル変換手段の構成を示すブロ
ック図

【図６】コード板のコード符号および回転方向の説明図

【図７】特殊カウンターの説明図

【図８】検出位置とカウントデータの説明図

【図９】メモリーアドレスとコードデータの関係図

【符号の説明】

１ コード板 ２ インクリメンタルコード列 ３ アブソリュートコード列 ４ 第１のインクリメンタルコード検出装置 ５ 第２のインクリメンタルコード検出装置 ６ 検出装置全体 ７ アブソリュートコード検出装置 ８ マスク ９ 外部配線部 １０ 信号処理部 １１ アブソリュート・インクリメンタル信号生成手段 １２ シリアルパラレル信号変換手段 １３ バイナリーアブソリュート位置データ １４ 位置データ変換手段 １６ メモリー １７ コード変換回路 １８ 位置演算回路 １９ 特殊カウンター ２０ 入力データ数判定回路 ２１ コードデータロード回路 ２２ データ変換テーブル ２３ コード列発生回路 ２４ 正解値判定回路 ２５ エラー補正回路 ２６ エラー検出回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川瀬 透 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (11)

【特許請求の範囲】
1. 【請求項１】 位置データをｎビットバイナリーコード
   により移動方向に沿ってシリアルに記録したアブソリュ
   ートコード列と各バイナリーコードに対応して規則的に
   コードを記録したインクリメンタルコード列とを設けた
   コード板と、インクリメンタルコード列のコードを検出
   する検出手段と、インクリメンタルコード列の検出信号
   に基づいて相対位置をアップダウンカウントするカウン
   ター手段と、アブソリュートコード列のコードを検出す
   るｎ個未満の検出手段と、検出したアブソリュートコー
   ドをカウンター手段のカウント値に基づき格納するメモ
   リー手段と、シリアルに記録したアブソリュートコード
   列のｎビットのデータ変換テーブルと、メモリー手段に
   格納されたアブソリュートコード列のバイナリーコード
   をデータ変換テーブルに基づきｎビットづつパラレルな
   バイナリーコード列に変換するコード変換手段とを備え
   たことを特徴とするアブソリュートエンコーダ。
2. 【請求項２】 アブソリュートコード列のコードを検出
   する検出手段を、同時に１コードのみを検出する検出器
   で構成したことを特徴とする請求項１記載のアブソリュ
   ートエンコーダ。
3. 【請求項３】 検出したアブソリュートコードを格納す
   るメモリー手段を、２ｎ個以下のコードを格納するメモ
   リーで構成したことを特徴とする請求項１、および請求
   項２記載のアブソリュートエンコーダ。
4. 【請求項４】 インクリメンタルコード列の検出信号に
   基づいて相対位置をアップダウンカウントするカウンタ
   ー手段の計数値がｎだけ変化したかどうかを判定する入
   力データ数判定手段を備えたことを特徴とする請求項
   １，および請求項３記載のアブソリュートエンコーダ。
5. 【請求項５】 アブソリュートコード列発生手段を有
   し、シリアルに記録したアブソリュートコード列のｎビ
   ットのデータ変換テーブルを、アブソリュートコード列
   発生手段により発生したデータを書き込んだＲＡＭ（ラ
   ンダムアクセスメモリー）で構成したことを特徴とする
   請求項１，および請求項３記載のアブソリュートエンコ
   ーダ。
6. 【請求項６】 アブソリュートコード列のコードに基づ
   くコード変換手段のｎビットのバイナリーコードと、イ
   ンクリメンタルコード列の検出信号に基づくカウンター
   手段の相対位置データとに基づき、絶対位置データを演
   算する位置演算手段を備えたことを特徴とする請求項
   １、および請求項３記載のアブソリュートエンコーダ。
7. 【請求項７】 入力データ数判定手段の判定結果と、コ
   ード変換手段により変換された位置データと、データ変
   換テーブルに基づき、メモリー手段にアブソリュートコ
   ードをロードするコードデータロード手段を備えたこと
   を特徴とする、請求項４記載のアブソリュートエンコー
   ダ。
8. 【請求項８】 インクリメンタルコード列の検出信号に
   基づくカウンター手段の相対位置データと、メモリー手
   段に格納されたバイナリーコードに基づき、位置データ
   が正解値かどうかを判定する正解値判定手段を備えたこ
   とを特徴とする請求項１、および請求項３記載のアブソ
   リュートエンコーダ。
9. 【請求項９】 アブソリュートコード列のコードを検出
   する検出手段の検出データと、インクリメンタルコード
   列の検出信号に基づくカウンター手段の相対位置データ
   と、アブソリュートコードをロードしたメモリー手段の
   コードデータに基づき、絶対位置データが正解値かどう
   かを判定する正解値判定手段を備えたことを特徴とする
   請求項７記載のアブソリュートエンコーダ。
10. 【請求項１０】 正解値判定手段の判定結果を基にエラ
    ー数をカウントし、連続して少なくとも２以上のエラー
    が続くかを検出するエラー検出手段を備えたことを特徴
    とする請求項８、および請求項９記載のアブソリュート
    エンコーダ。
11. 【請求項１１】 正解値判定手段の判定結果と、エラー
    検出時のアブソリュートコードの読み取り結果に基づ
    き、相対位置カウンターの補正を行うエラー補正手段を
    備えたことを特徴とする請求項８、および請求項９記載
    のアブソリュートエンコーダ。