JPH05312592A

JPH05312592A - 位置検出装置

Info

Publication number: JPH05312592A
Application number: JP11572792A
Authority: JP
Inventors: Norio Okuya; 憲男奥谷; Saburo Kubota; 三郎久保田; Yasunao Okazaki; 安直岡崎; Toru Kawase; 透川瀬
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-05-08
Filing date: 1992-05-08
Publication date: 1993-11-22

Abstract

(57)【要約】【目的】簡潔な構成で、高精度，高分解能な絶対位置
検出装置を実現することを目的とする。【構成】位置データをｎビットバイナリーコードによ
り移動方向に沿ってシリアルに記録したアブソリュート
コード列３と各バイナリーコードに対応して規則的にコ
ードを記録したインクリメンタルコード列２とを設けた
コード板１と、アブソリュートコード列のコードを検出
するｎ個未満の検出手段７と、インクリメンタルコード
列のコードを検出する検出手段４，５と、冗長ビットを
持つ冗長シフトレジスタ１６を有し、インクリメンタル
コード列の検出信号に基づいてシリアルに検出されたア
ブソリュートコード列のバイナリーコードをｎビットづ
つパラレルなバイナリーコード列に変換するコード変換
手段１２とを備えることにより、簡潔な構成で、高精
度，高分解能な絶対位置検出装置が実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶対位置を検出可能な
アブソリュートタイプの位置検出装置に関する。

【０００２】

【従来の技術】従来、回転位置等をアブソリュートに検
出するエンコーダとしては、磁気式や光学式のエンコー
ダが汎用されており、特に２進符号化コードを用いた光
学式エンコーダは応答性よくかつ高い信頼性をもって絶
対位置の検出が可能である。

【０００３】ところが、従来のアブソリュート式エンコ
ーダは、１つの測定位置においてパラレルに複数ビット
のバイナリーコードを検出する必要があり高分解能のエ
ンコーダを得るには、それに必要なビット数分のコード
列、これに対応する数のコード検出手段や増幅回路等が
必要となり、コード板の構造が複雑になると共に、部品
点数が多くなり、調整に手間がかかり、コスト高になる
という問題があった。

【０００４】このような問題点を解消するものとして、
位置データをＭコードなどのバイナリーコードによりシ
リアルに記録したアブソリュートコード列を備えたエン
コーダがある。

【０００５】これは、シリアルに検出した必要ビット数
のアブソリュートコード（バイナリーコード）を、信号
処理部においてパラレルコードに変換して絶対位置を検
出するものであり、１列のアブソリュートコード列と、
タイミン信号等を取るために必要な１列のインクリメン
タルコード列とを備えるだけでよいので、従来のアブソ
リュート式エンコーダに比較して、コード板の構造の簡
単化および部品点数の削減が可能となる位置検出装置を
提供することができた。

【０００６】しかし、シリアルコードのアブソリュート
エンコーダでは、動作開始の初期位置を求めるために、
必要ビット数のアブソリュートコードをシリアルに読み
込む必要がある。

【０００７】この問題を解決するものとして、必要ビッ
ト数分のコード検出装置をシリアルコードに沿って設
け、一度に必要ビット数のシリアルコードを読み込む方
法をとったアブソリュートエンコーダが考えられる。

【０００８】

【発明が解決しようとする課題】しかしながら、必要ビ
ット数分という多数のコード検出装置を設ける事は、同
じ数だけの信号線，増幅回路を必要とし、装置の複雑
化，大規模化につながり、コスト的にも問題がある。ま
た、アブソリュートコードの高分解能化を考えた場合、
従来のパレレルコード式のエンコーダに比べコード板の
簡単化は実現できるものの、高分解化によるビット数の
増加分だけ信号線や増幅回路を増やさなければならず、
処理回路の簡単化は何等果たすことはできない。また、
コードが高分解能化すると、それだけ検出装置を高密度
で配置せねばならず、コード検出装置の配置の面から、
アブソリュートコードの高分解能化には限度があると言
える。

【０００９】こうしたことを考慮にいれ、本発明は簡潔
な装置で高分解能のアブソリュート式の位置検出装置を
実現することを課題とする。

【００１０】上記課題を達成するため、本発明では請求
項１記載の、アブソリュートコード列のコードを検出す
る必要ビット数未満の検出手段を備えた位置検出装置が
提供されるが、検出手段が必要ビット数未満である場
合、単純に１個の双方向シフトレジスタなどを設けただ
けでは、一定方向のみの位置検出であればよいが、位置
検出の方向が変化すると正しいアブソリュートコードを
読み込めないという問題が生じる。そこで、本発明はこ
の装置検出方向の変化に対する対応を課題とする。

【００１１】また、本発明では冗長ビットを持った冗長
シフトレジスタが採用されるが、この冗長シフトレジス
タのデータより位置データを得るためには、位置データ
として必要なビット数だけのデータを冗長シフトレジス
タより選択しなければならない。本発明は、冗長シフト
レジスタより必要なビット数のデータを選択する選択手
段と提供することを課題とする。

【００１２】ところで、シリアルアブソリュートコード
式のエンコーダでは、必要なビット数だけのデータを連
続して読み込むまでは、正しい位置データが得られな
い。したがって、電源投入後の初期動作時には冗長シフ
トレジスタが正しいコードデータを持つまでは正しい位
置データを得られず、間違った位置データを出力する可
能性があり、エンコーダをロボットなどに適用した場合
には暴走等の誤動作につながる。

【００１３】したがって、正しい位置データが得られる
ようになるまで、位置データの出力を制限する必要があ
る。そこで本発明では、初期動作時に誤った位置データ
が出力されることによる装置の誤動作を防ぐことを課題
とする。

【００１４】また、エンコーダでは、信号線にのるノイ
ズ等種々の原因によりコード読み取りエラーが起こる可
能性がある。アブソリュート式のエンコーダにおいては
たとえ１ビットの読み取りエラーであっても絶対位置に
変換すると大きな違いであることが多く、ロボットなど
では暴走等の不具合を生じることになる。そこで本発明
ではアブソリュートコードの読み取りエラーを検出し、
ロボット等の誤動作を未然に防ぐことを課題とする。

【００１５】

【課題を解決するための手段】上記課題を解決するた
め、位置データをｎビットバイナリーコードにより移動
方向に沿ってシリアルに記録したアブソリュートコード
列とバイナリーコードに対応して規則的にコードを記録
したインクリメンタルコード列とを設けたコード板と、
アブソリュートコード列のコードを検出するｎ個未満の
検出手段と、インクリメンタルコード列のコードを検出
する検出手段と、冗長ビットを持つ冗長シフトレジスタ
と、インクリメンタルコード列の検出信号に基づいてシ
リアルに検出されたアブソリュートコード列のバイナリ
ーコードをｎビットづつパラレルなバイナリーコード列
に変換するコード変換手段とを備えたことを特徴とする
位置検出装置が提供される。好適には、コード変換手段
において、ｎ−１ビットの冗長ビットを持つ冗長シフト
レジスタが設けられる。

【００１６】また、冗長シフトレジスタよりｎビットの
データを読み取るデータ選択手段が提供される。好適に
は、データ選択手段において、最大値ｎ−１を越えるア
ップカウントに対して最大値を保ち、最小値０を下回る
ダウンカウントに対して最小値を保つ特殊カウンターが
設けられる。

【００１７】また、計数値がｎビット未満であるか、ｎ
ビット以上、冗長シフトレジスタのビット数未満である
か、冗長シフトレジスタのビット数に達したかを判定す
る入力データ判定手段、あるいは、計数値がｎビットに
達したかを判定する入力データ数判定手段が提供され
る。好適には、入力データ数判定手段の判定結果を基に
冗長ビットレジスタにアブソリュートコードをロードす
るコードデータロード手段が設けられる。

【００１８】また、位置データが正解値かどうかを判定
する正解値判定手段が提供される。好適には、アブソリ
ュート検出コードと、インクリメンタル検出コードと、
データ変換テーブルに基づき正解値判定を行う正解値判
定手段が設けられている。あるいは、インクリメンタル
検出コードと、冗長シフトレジスタのデータと、データ
変換テーブルに基づき正解値判定を行う正解値判定手段
が設けられる。あるいは、冗長シフトレジスタのデータ
と、データ変換テーブルに基づき正解値判定を行う正解
値判定手段が設けられる。

【００１９】また、正解値数をカウントし、連続して少
なくとも２以上の正解値が続くかを監視する正解値監視
手段が提供される。好適には、正解値数をカウントし、
連続して少なくともｎ以上の正解値が続くかを監視する
正解値監視手段が設けられる。

【００２０】さらに、正解値判定手段の判定結果を基に
エラーの検出を行うエラー検出手段、エラー検出時にイ
ンクリメンタルコードの読み取り結果に基づき、アブソ
リュート位置データの補正を行うエラー補正手段が提供
される。

【００２１】

【作用】本発明によると、位置データのビット数より少
ないコード検出手段を設けるだけでアブソリュートコー
ドの検出ができるので、装置を簡潔、小型にすることが
でき、より分解能の高いアブソリュート式エンコーダが
実現できる。さらに、冗長ビットを設けることにより、
位置検出方向が変化しても正確な絶対位置検出が可能と
なる。

【００２２】また、選択手段を設けることにより、位置
検出方向が変化する場合でも、１つの双方向レジスタで
正確な絶対位置の検出が可能となり、さらに、選択手段
を特殊カウンタで構成することにより、簡潔な構成デー
タの選択が行える。

【００２３】また、入力データ数判定手段を設けること
により、電源投入後の初期動作時に誤った位置データを
出力することがなくなる。

【００２４】また、正解値判定手段を設けることによ
り、電源投入後の初期動作時やアブソリュートコード検
出エラー発生時の位置データの正解、不正解を判定する
ことが可能になるので、エラーの検出、位置データの出
力停止、位置データの補正などの措置がとれ、誤出力の
防止が実現する。

【００２５】また、正解値監視手段を設けることによ
り、電源投入後の初期動作時において誤出力の防止が実
現する。

【００２６】また、エラー検出手段を備えることによ
り、位置検出エラー発生時にエラーを検知する事がで
き、エラー補正、位置検出情報を受けるシステムに対す
るエラー警告の発信等の措置をとることができ、誤出力
の防止が実現し、システムの誤動作を防ぐことができ
る。さらに、エラー補正手段を設けることにより、ノイ
ズんどが原因で、一時的に、単発で位置検出エラーが発
生してもデータを補正することができるので、正確な絶
対位置検出を継続することができる。

【００２７】また、ＲＡＭで構成されたデータ変換テー
ブルを備えることにより、テーブルへの高速なアクセス
が可能となり、高速な信号処理が実現し、検出信号が高
速に変化しても対応することができる。

【００２８】

【実施例】以下、本発明の一実施例を図１〜図１０に基
づいて説明する。

【００２９】図２，図３において、１は中心軸まわりに
回転可能なコード板で、その外周部には周方向のスリッ
ト列からなる２列のコード列、２，３が形成されてい
る。外周側のコード列はインクリメンタルコード列２で
あり、所定ピッチで規則的に形成されたスリット列にて
構成されている。内周側のコード列はアブソリュートコ
ード列３であり、インクリメンタルコード列２の１／４
ピッチ毎に対応してスリット開口が形成されているか否
かによるバイナリーコードにて構成され、このバイナリ
ーコードにて位置データがシリアルに記録されている。

【００３０】コード板１を間に挟んでその両側には、イ
ンクリメンタルコード列２に対抗して第１，第２のイン
クリメンタルコード検出装置４，５の発光素子４ａ，５
ａと受光素子４ｂ，５ｂが配設され、アブソリュートコ
ード列３に対抗してアブソリュートコード検出装置７の
発光素子７ａと受光素子７ｂがそれぞれ配設されてい
る。第１のインクリメンタルコード検出装置４と、第２
のインクリメンタルコード検出装置５とは互いに９０°
位相が異なった状態でスリット列を検出し、Ａ相とＢ相
のインクリメンタル信号が得られるように配設されてい
る。また、コード板１と受光素子４ｂ，５ｂ，７ｂの間
にはこれら各受光素子に対応する開口４ｃ，５ｃ，７ｃ
を形成されたマスク８が配設されている。

【００３１】アブソリュートコード列３にはＭ系列符号
（喜安善市著、「アダマール行列とその応用」、昭和５
５年３月２０日初版、２３７〜２４２項参照）にて位置
データが記録されている。このＭ系列符号を用いたアブ
ソリュートコード列３によれば、１ビットづつ新たに位
置データを読み取るごとにそのビットコードとそれ以前
に順次読み込んである所定数のビットコードにてアブソ
リュートな位置データを読み取ることができるのであ
る。説明を簡単にするために３ビットのＭ系列符号によ
る位置データの場合について図４により説明すると、ア
ブソリュートコード列３にシリアルに、「０００１０１
１１」のコードを記録しておくと、最初の３ビットを読
み込んだときに「０００」の位置データ１３が得られ、
以降１ビット読み込む毎に順次、「００１」，「０１
０」，「１０１」，「０１１」，「１１１」，「１１
０」，「１００」の位置データ１３が得られ、アブソリ
ュートに位置を検出することができるのである。以下で
は、位置を表すＭ系列符号のビット数をｎとして説明を
進めて行き、具体的数字の方が理解し易い場合には、適
宜ｎ＝４の場合の具体例を示す。

【００３２】このように位置データを得てアブソリュー
ト位置を検出するための信号処理装置は図１および図５
に示すように構成されている。図１に示すように、各コ
ード検出装置４，５，７を備えた検出装置本体６から各
検出信号が信号線Ｐ４，Ｐ５，Ｐ７を介して、外部にあ
る信号処理部１０にシリアルに出力される。９は外部配
線部である。信号処理部１０は、各検出信号を増幅し、
かつ波形整形することにより、Ａ相のインクリメンタル
信号、Ｂ相インクリメンタル信号およびアブソリュート
信号を生成する手段１１と、シリアルなアブソリュート
信号をインクリメンタル信号に基づいてパラレルな位置
データ１３に変換する変換手段１２と、バイナリー信号
の位置データを所定の形態の位置データに変換する位置
データ変換手段１４にて構成されている。なお、信号生
成手段１１および位置データ変換手段１４は周知のもの
であり、説明は省略する。また図１に示すものはアブソ
リュート・インクリメンタル信号生成手段１１を外部の
信号処理部１０に配しているが、これを検出装置本体６
内に配してもよい。

【００３３】次にシリアル−パラレル信号変換手段１２
の構成を図５に基づいて説明する。１５は、位置データ
のビット数ｎに対して、ｎ−１の冗長ビットを持った２
ｎ−１ビットの冗長シフトレジスタであり、アブソリュ
ートコードが入力され、ビットシフトの操作が行われ、
特殊カウンタの選択指令を基に特定のｎビットのデータ
を出力する。１７はタイミング信号作成回路で、Ａ，Ｂ
相信号を基に、図７のようなタイミング信号を生成す
る。このタイミング信号によってシリアル−パラレル信
号変換手段の動作タイミングが制御される。１８は方向
信号作成回路で、Ａ，Ｂ相信号を基に、図７のような、
位置検出方向を示す方向信号を生成する。この信号は以
下に説明する特殊カウンタや正解値判定回路に入力さ
れ、これらの要素の動作を規定する。

【００３４】１６はデータ変換テーブルであり、アブソ
リュートコード列とバイナリーアブソリュート位置デー
タとの変換テーブルを有しており、コード変換回路２２
やコードデータロード回路２１や正解値判定回路２３に
データを提供する。起動時にはコード発生回路２７にお
いて、アブソリュートコード列が計算され、データ変換
テーブルに転送され、テーブルとして格納される。

【００３５】１９は特殊カウンタであり、タイミング信
号，方向信号に基づいたアップダウンカウントを行う。
この特殊カウンタの動作をｎ＝４ビットとして示したの
が図１０である。基本的に、位置検出方向が正方向の時
にはアップカウント、逆方向の時にはダウンカウントが
行われる。そして、カウント値が最大値２（ｎ−１）
（＝６）に達すると、それ以上のアップカウント信号が
入力されても最大値を保持し、ダウンカウント信号が入
力されると直ちにダウンカウントを行う。ダウンカウン
ト時に最小値０に達した場合でも同様に０が保持され
る。そして、こうしたカウント動作において、カウント
値がｎ−２（＝２）からｎ−１（＝３）、あるいはその
逆に変化すると選択指令が冗長シフトレジスタ１５に発
せられ、この指令に基づいて、冗長シフトレジスタでは
出力すべきデータの選択が行われる。

【００３６】次に、２０は入力データ数判定回路であ
り、タイミング信号，方向信号を基に、シリアル−パラ
レル信号変換手段に入力されるアブソリュート信号のデ
ータ数をカウントし、カウント値がｎに達すると、コー
ドデータロード回路２１に指令を発する。コードデータ
ロード回路は指令を受けると、コード変換回路２２が変
換し、出力するバイナリーアブソリュート位置データ１
３を基にロードすべきデータを決定し、冗長ビットレジ
スタにロードする。なお、バイナリーアブソリュート位
置データではなく、冗長シフトレジスタの出力データを
基にロードすべきデータを決定することもできる。

【００３７】２２はコード変換回路であり、冗長ビット
シフトレジスタが出力するバイナリーコードをバイナリ
ーアブソリュート位置データ１３に変換する。

【００３８】２３は正解値判定回路であり、バイナリー
アブソリュート位置データが位置データとして正しい値
であるか（位置データが正解値であるか）を判定する。

【００３９】２４はエラー検出回路であり、正解値判定
回路の判定結果を基にエラーの検出を行う。

【００４０】２５はエラー補正回路であり、エラー検出
回路の検出結果を受け、補正データを冗長シフトレジス
タに転送する。

【００４１】では次に、以上説明した要素で構成される
シリアル−パラレル信号変換手段で行われるアブソリュ
ートコードの処理過程について説明を行う。

【００４２】まず、図８に基づき冗長シフトレジスタの
動作について説明する。図８において、アルファベット
Ａ，Ｂ，Ｃ…はＭ系列符号を表しており、各アルファベ
ットは１または０のバイナリーデータで、Ａ，Ｂ，Ｃ…
順でコード板上に記録されている。コードは第７図に示
されるタイミング信号に同期して１ビットづつ読み込ま
れ、冗長シフトレジスタに入力される。位置検出方向
は、Ａ，Ｂ，Ｃ…の順で検出される場合を正方向、Ｃ，
Ｂ，Ａ…順で検出される場合を逆方向とする。検出方向
は図７に示される方向信号によって得られる。簡単のた
め、Ｍコードは４ビットで絶対位置を表すデータとす
る。したがって、冗長シフトレジスタのビット数は７で
ある。また、レジスタの破線で囲まれた部分は出力デー
タであり、この部分のデータがコード変換回路２２にお
いてバイナリーアブソリュート位置データに変換され
る。

【００４３】今、アブソリュートコードで少なくとも７
ビット分だけ正方向にコード板が移動した後の冗長ビッ
トシフトレジスタの状態が図８の［０］である。以後、
正方向の検出が続くと、検出コードは左側に入力され、
レジスタのデータが右シフトされる。このとき、特殊カ
ウンタの値は、前述したように、カウントアップするこ
となく６をホールドする（［１］，［２］）。そして、
位置検出方向の逆転が発生すると、検出コードは右側に
入力されるようになり、シフト方向も左シフトとなる。
また、特殊カウンタではカウントダウンが行われる。こ
の後、逆方向の検出が続き、特殊カウンタ値が３から２
に変化すると、特殊カウンタから選択指令が出力され、
破線で囲まれた出力データが右側４ビットに変更される
（［６］）。この変更により、出力データは３ビットず
れたデータとなる。すなわち、［６］で本来出力される
べきデータは、Ｂ，Ａ，Ｚ，Ｙであるが、３ビットずれ
たＥ，Ｄ，Ｃ，Ｂが出力される。しかし、このずれはコ
ード変換回路２２で、絶対位置データにおいて、３ビッ
トに相当する補正がなされる。以下、再び検出方向の反
転が起こると（［８］）、特殊カウント値が２から３に
変化するときにおいて、出力データの選択変更が行われ
る。

【００４４】以上のように、本実施例のシリアル−パラ
レル信号変換手段では、シフトレジスタが冗長ビットを
持ち、出力データの選択が行われることにより、位置デ
ータのビット数よりアブソリュートコードの検出器の数
が少ない場合に問題となる、位置検出方向の変化に対す
る対応が可能となる。

【００４５】次に、図９に基づき電源投入後の初期動作
時の冗長ビットシフトレジスタの動作について説明す
る。初期状態においては、［０］に示すように、冗長ビ
ットシフトレジスタは意味のあるデータを保有しない。
そして、位置検出が始まると順次検出コードがレジスタ
に格納されてゆき、連続する４ビットのデータが検出さ
れると初めて意味のある位置データが出力される。すな
わち、コード板上のどの位置の検出が行われているか、
絶対位置がわかったことになる。この連続する４ビット
のデータが検出できたかどうかは入力データ数判定回路
が判定を行う。入力データ数判定回路は、タイミング信
号，方向信号を基にアップダウンカウントを行い、カウ
ント値が４（ｎ）あるいは−４（−ｎ）に達すると、コ
ードデータロード回路２１にデータロード指令を送る。
コードデータロード回路は、入力されるバイナリー−ア
ブソリュートコード位置データより、冗長シフトレジス
タの残り３ビットに入るべき３ビットのデータをデータ
変換テーブルに基づき計算し、冗長ビットシフトレジス
タにロードする。以上の操作により、冗長シフトレジス
タは以後のコード検出に対して動作可能な状態となる。

【００４６】初期動作に関しては、図６に示されるよう
な構成による実施例による処理も可能であるので、第２
の実施例として説明を行う。なお、第２実施例で行われ
る変換処理は、初期動作を除いて基本的に第１実施例と
同じである。したがって、ここでは第１実施例と異なる
初期動作のみについて説明し、他は省略する。

【００４７】第２実施例では入力データ数判定回路２０
およびコードデータロード回路２１が省略され、新たに
正解値監視回路２６が加わる。初期動作時には、前述し
たように冗長シフトレジスタは意味のあるデータを持た
ない。したがって、冗長シフトレジスタが動作可能な状
態となるまでコード検出を続け、動作可能な状態になっ
たかどうか判断しなければならない。第２実施例では、
初期動作時に正解値監視回路２６が、正解値が出力され
るかを監視し、正解値が連続してｎ−１度出力されれば
初期データの読み込み完了と判断するようになってい
る。これは、正解値が出力されるということは、冗長シ
フトレジスタにおいて出力として選択されるビットとそ
のとなりのビットには、正しいコードが格納されたとい
うことであり、正解値が連続してｎ−１度出力されると
いうことは、冗長シフトレジスタの残りのビットにも正
しいコードが行き渡ったということであるとの考えに基
づいている。

【００４８】さて次に、第１実施例に戻り、冗長シフト
レジスタより出力されたデータの処理について説明を行
う。まず、出力されたデータはコード変換回路２２でバ
イナリーアブソリュート位置データに変換される。そし
て、正解値判定回路２３に入力され、絶対位置を表す位
置データとして正しいものかどうか判定され、正しい場
合にはシリアル−パラレル信号変換手段の出力位置デー
タとして出力される。

【００４９】正解値判定回路２３では、入力された位置
データを基に、次に正方向あるいは逆方向の位置検出が
行われたときに出力されるべき位置データをデータ変換
テーブルに基づき計算し、メモリしておき、実際に次の
位置検出が行われたときに入力された位置データとメモ
リしておいた計算位置データを比べ、合致するかどうか
判定することにより正解値かどうかを調べ、正解値であ
れば、バイナリーアブソリュート位置データを出力す
る。具体的には、次の位置検出で入力されるデータは、
絶対位置で１タイミング信号分だけずれた位置を表すデ
ータでなければならない。

【００５０】なお、本実施例では正解値判定回路２３を
コード変換回路２２の後段に配設したが、冗長シフトレ
ジスタ１５とコード変換回路２２の間に配設し、変換前
のアブソリュートコードレベルでの処理も可能である。
また、正解値判定のアルゴリズムに関しては、位置検出
データをメモリしておき、前回の検出データ（前回値）
と今回の検出データ（今回値）の表す絶対位置の差が１
あるいは−１タイミング信号相当であるかどうか（１あ
るいは−１は方向信号によって決定する）による判定も
考えられる。また、前回値に環しては、冗長ビットシフ
トレジスタの持つ冗長ビットデータを利用することも可
能であるし、さらに、前回値をメモリしておく手段を設
けておき、メモリされた前回値を利用することも可能で
ある。

【００５１】次に、エラー検出回路２４には、正解値の
判定結果が入力され、不正解が発生した場合にはエラー
補正回路２５に補正指令を出力する。また、不正解の発
生の連続回数を監視し、ｎ回不正解が続いた場合には、
位置検出に重大なエラーが発生していると判断し、位置
情報を受けるシステムに対してエラー警告を出力する。
システムはエラー警告により位置検出の異常を知ること
ができ、システムを停止するなどの措置をとることが可
能となる。

【００５２】次に、図８に基づきエラー補正回路の動作
について説明する。エラー補正回路２５はエラー補正指
令を受けると、冗長シフトレジスタのアブソリュートコ
ードのビットのうちシフト動作によって出力データとし
て、新たに選択されたビット、すなわち、右シフト時に
は出力データの左端のビット、左シフト時には出力デー
タの右端のビットの反転を行う。アブソリュートコード
のビット検出エラーであれば、１と０のビットの取り違
いが起きるので、ビット反転の操作によりエラー補正が
達成されるものと期待できる。なお、この補正によって
も取り除くことができない重大なエラーが発生した場合
には、エラー検出回路２４によってエラー警告が発せら
れ、システム停止などの措置が取られる。

【００５３】なお、エラー補正の方法に関しては、上記
方法の他にも、コードデータロード回路２１により正解
値を冗長シフトレジスタにロードする方法などが考えら
れる。この方法の場合、図５とは多少異なった構成にな
るが、ここでは詳細は省略する。

【００５４】以上の信号変換処理により、シリアルなア
ブソリュートコードをパラレルなアブソリュート位置デ
ータに変換することができる。

【００５５】

【発明の効果】本発明によると、ただ１つのコード検出
手段を設けるだけでアブソリュートコードの検出ができ
るので、装置を簡潔、小型にすることができ、より分解
能の高いアブソリュート式エンコーダが実現できる。さ
らに、冗長ビットを設けることにより、位置検出方向が
変化しても正確な絶対位置検出が可能となる。

【００５６】また、選択手段を設けることにより、位置
検出方向が変化する場合でも、１つの双方向レジスタで
正確な絶対位置の検出が可能となり、選択手段を特殊カ
ウンタで構成することにより、簡潔な構成でデータの選
択が行える。

【００５７】また、入力データ数判定手段を設けること
により、電源投入後の初期動作時に誤った位置データを
出力することがなくなる。

【００５８】また、正解値判定手段を設けることによ
り、電源投入後の初期動作時やアブソリュートコード検
出エラー発生時の位置データの正解、不正解を判定する
ことが可能になるので、位置データの出力停止、位置デ
ータの補正など誤入力の防止が実現する。さらに、正解
値監視手段を設けることにより、電源投入後の初期動作
時において誤出力の防止が実現する。さらに、エラー検
出手段を備えることにより、位置検出エラー発生時にエ
ラーを検知する事ができ、誤出力の防止が実現する。さ
らに、エラー補正手段を設けることにより、ノイズなど
が原因で、一時的に、単発で位置検出エラーが発生して
もデータを補正することができるので、正確な絶対位置
検出を継続することができる。

【図面の簡単な説明】

【図１】信号処理装置の概略構成を示すブロック図

【図２】コード板の部分平面図

【図３】コード検出装置の縦断側面図

【図４】Ｍ系列符号の説明図

【図５】本発明による第１実施例のシリアル−パラレル
変換手段の構成を示すブロック図

【図６】本発明による第２実施例のシリアル−パラレル
変換手段の構成を示すブロック図

【図７】タイミング信号・方向信号の説明図

【図８】冗長ビットシフトレジスタの動作の説明図

【図９】冗長ビットシフトレジスタの初期動作の説明図

【図１０図】特殊カウンタの動作の説明図

【符号の説明】

１コード板２インクリメンタルコード列３アブソリュートコード列４第１のインクリメンタルコード検出装置５第２のインクリメンタルコード検出装置６検出装置全体７アブソリュートコード検出装置８マスク９外部配線部１０信号処理部１１アブソリュート・インクリメンタル信号生成手段１２シリアルパラレル信号変換手段１３バイナリーアブソリュート位置データ１４位置データ変換手段１５冗長ビットシフトレジスタ１６データ変換テーブル１７タイミング信号作成回路１８方向信号作成回路１９特殊カウンタ２０入力データ数判定回路２１コードデータロード回路２２コード変換回路２３正解値判定回路２４エラー検出回路２５エラー補正回路２６正解値監視回路２７コード発生回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者川瀬透大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】位置データをｎビットバイナリーコード
により移動方向に沿ってシリアルに記録したアブソリュ
ートコード列と各バイナリーコードに対応して規則的に
コードを記録したインクリメンタルコード列とを設けた
コード板と、アブソリュートコード列のコードを検出す
るｎ個未満の検出手段と、インクリメンタルコード列の
コードを検出する検出手段と、冗長ビットを持つ冗長シ
フトレジスタと、シリアルに記録したアブソリュートコ
ード列のｎビットの位置データ変換テーブルと、冗長シ
フトレジスタの出力するアブソリュートコード列のバイ
ナリーコードをインクリメンタルコード列の検出信号と
位置データ変換テーブルに基づいてｎビットづつパラレ
ルなバイナリーコード列に変換するコード変換手段とを
備えたことを特徴とする位置検出装置。
【請求項２】ｎ−１ビットの冗長ビットを持つ冗長シ
フトレジスタを備えたことを特徴とする請求項１記載の
位置検出装置。
【請求項３】冗長シフトレジスタよりｎビットのデー
タを読み取るデータ選択手段を備えたことを特徴とする
請求項１および請求項２記載の位置検出装置。
【請求項４】データ選択手段において、最大値ｎ−１
を越えるアップカウントに対して最大値を保ち、最小値
０を下回るダウンカウントに対して最小値を保つ特殊カ
ウンターを備えたことを特徴とする請求項３記載の位置
検出装置。
【請求項５】計数値がｎビット未満であるか、ｎビッ
ト以上、冗長シフトレジスタのビット数未満であるか、
冗長シフトレジスタのビット数に達したかを判定する入
力データ数判定手段を備えたことを特徴とする請求項
１、および請求項２記載の位置検出装置。
【請求項６】計数値がｎビットに達したかを判定する
入力データ数判定手段を備えたことを特徴とする請求項
１、および請求項２記載の位置検出装置。
【請求項７】入力データ数判定手段の判定結果を基に
冗長ピットレジスタにアブソリュートコードをロードす
るコードデータロード手段を備えたことを特徴とする、
請求項５および請求項６記載の位置検出装置。
【請求項８】位置データが正解値かどうかを判定する
正解値判定手段を備えたことを特徴とする請求項１、お
よび請求項２記載の位置検出装置。
【請求項９】アブソリュート検出コードと、インクリ
メンタル検出コードと、データ変換テーブルに基づき正
解値判定を行う正解値判定手段を備えたことを特徴とす
る請求項１、および請求項２記載の位置検出装置。
【請求項１０】インクリメンタル検出コードと、冗長
シフトレジスタのデータと、データ変換テーブルに基づ
き正解値判定を行う正解値判定手段を備えたことを特徴
とする請求項１、および請求項２記載の位置検出装置。
【請求項１１】冗長シフトレジスタのデータと、デー
タ変換テーブルに基づき正解値判定を行う正解値判定手
段を備えたことを特徴とする請求項１、および請求項２
記載の位置検出装置。
【請求項１２】正解値数をカウントし、連続して少な
くとも２以上の正解値が続くかを監視する正解値監視手
段を備えたことを特徴とする請求項８、記載の位置検出
装置。
【請求項１３】正解値数をカウントし、連続して少な
くともｎ以上の正解値が続くかを監視する正解値監視手
段を備えたことを特徴とする請求項８、記載の位置検出
装置。
【請求項１４】正解値判定手段の判定結果を基にエラ
ーの検出を行うエラー検出手段を備えたことを特徴とす
る請求項８記載の位置検出装置。
【請求項１５】エラー検出時にインクリメンタルコー
ドの読み取り結果に基づきアブソリュート位置データの
補正を行うエラー補正手段を備えたことを特徴とする請
求項１４記載の位置検出装置。
【請求項１６】アブソリュートコード列発生手段を有
し、シリアルに記録したアブソリュートコード列のｎビ
ットの位置データ変換テーブルを、アブソリュートコー
ド列発生手段により発生したデータを書き込んだＲＡＭ
（ランダムアクセスメモリー）で構成したことを特徴と
する請求項１、および請求項２記載の位置検出装置。