JPH05310060A - 定速走行制御装置 - Google Patents
定速走行制御装置Info
- Publication number
- JPH05310060A JPH05310060A JP11469492A JP11469492A JPH05310060A JP H05310060 A JPH05310060 A JP H05310060A JP 11469492 A JP11469492 A JP 11469492A JP 11469492 A JP11469492 A JP 11469492A JP H05310060 A JPH05310060 A JP H05310060A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- power supply
- relay
- state
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Vehicle Engines Or Engines For Specific Uses (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Controls For Constant Speed Travelling (AREA)
Abstract
(57)【要約】
【目的】 定速走行制御装置の負荷出力回路の電源異常
（リレーの断線又はショート故障によりオフ又はオンし
放しとなった状態）を早期に見つけることを目的とす
る。 【構成】 負荷出力回路４の電源（ＡＣＴ電源）電圧の
モニタが、イグニッションスイッチＩＧのオン時になさ
れるとともにメインスイッチＣＭＳのオンおよびオフ状
態においてそれぞれなされ、該ＩＧオン時にＡＣＴ電源
がハイとなっているとき、および該ＣＭＳのオンおよび
オフに応じて該ＡＣＴ電源がそれぞれロウおよびハイと
なっているときは該ＡＣＴ電源異常とされる。
（リレーの断線又はショート故障によりオフ又はオンし
放しとなった状態）を早期に見つけることを目的とす
る。 【構成】 負荷出力回路４の電源（ＡＣＴ電源）電圧の
モニタが、イグニッションスイッチＩＧのオン時になさ
れるとともにメインスイッチＣＭＳのオンおよびオフ状
態においてそれぞれなされ、該ＩＧオン時にＡＣＴ電源
がハイとなっているとき、および該ＣＭＳのオンおよび
オフに応じて該ＡＣＴ電源がそれぞれロウおよびハイと
なっているときは該ＡＣＴ電源異常とされる。
Description
【０００１】
【産業上の利用分野】本発明は定速走行制御（クルーズ
コントロール）装置に関し、特に該定速走行制御を行う
ための負荷出力を該負荷へ供給する負荷出力回路の電源
異常を検出しうるようにした定速走行制御装置に関す
る。
コントロール）装置に関し、特に該定速走行制御を行う
ための負荷出力を該負荷へ供給する負荷出力回路の電源
異常を検出しうるようにした定速走行制御装置に関す
る。
【０００２】
【従来の技術】先ず本発明の前提となる従来の定速走行
制御装置の構成を図１を参照して説明する。すなわち図
１において、１は上記定速走行制御を行うための負荷出
力（モータおよび該モータの動きをエンジンのスロット
ル弁に伝達する伝達部の途中に設けられたマグネットク
ラッチなどをそなえたアクチュエータへの出力）を送出
するメインＣＰＵ（例えば８ビットのマイクロコンピュ
ータ）で、先ずイグニッションスイッチＩＧがオンにな
るとバッテリ電源Ｂから該イグニッションスイッチＩＧ
および定電圧回路６を介して、該メインＣＰＵ１および
ＣＰＵ２に電源電圧（例えば５Ｖ電圧）が供給され、こ
れにより該メインＣＰＵ１およびサブＣＰＵ２が作動状
態となる。
制御装置の構成を図１を参照して説明する。すなわち図
１において、１は上記定速走行制御を行うための負荷出
力（モータおよび該モータの動きをエンジンのスロット
ル弁に伝達する伝達部の途中に設けられたマグネットク
ラッチなどをそなえたアクチュエータへの出力）を送出
するメインＣＰＵ（例えば８ビットのマイクロコンピュ
ータ）で、先ずイグニッションスイッチＩＧがオンにな
るとバッテリ電源Ｂから該イグニッションスイッチＩＧ
および定電圧回路６を介して、該メインＣＰＵ１および
ＣＰＵ２に電源電圧（例えば５Ｖ電圧）が供給され、こ
れにより該メインＣＰＵ１およびサブＣＰＵ２が作動状
態となる。
【０００３】次いでメインスイッチＣＭＳがオンになる
と該サブＣＰＵ２（例えば４ビットのマイクロコンピュ
ータ）内に設けられたフリップフロップなどを介してリ
レー出力がオンとなり（すなわち該フリップフロップが
セットとなり）、これにより負荷出力電源制御回路内の
リレー駆動回路３１を介してリレー３２がオンとなっ
て、負荷出力回路４に対する電源電圧（ＡＣＴ電源電
圧）がオン（ハイレベル）とされる（すなわち例えば該
負荷出力回路４がトランジスタなどのスイッチング素子
で構成されている場合には、該スイッチング素子に対す
る電源電圧がオンとされる）。
と該サブＣＰＵ２（例えば４ビットのマイクロコンピュ
ータ）内に設けられたフリップフロップなどを介してリ
レー出力がオンとなり（すなわち該フリップフロップが
セットとなり）、これにより負荷出力電源制御回路内の
リレー駆動回路３１を介してリレー３２がオンとなっ
て、負荷出力回路４に対する電源電圧（ＡＣＴ電源電
圧）がオン（ハイレベル）とされる（すなわち例えば該
負荷出力回路４がトランジスタなどのスイッチング素子
で構成されている場合には、該スイッチング素子に対す
る電源電圧がオンとされる）。
【０００４】更に該メインスイッチＣＭＳがオンとなる
ことにより、該サブＣＰＵ２内に設けられたバッファ
（例えばインバータ）を介して該メインＣＰＵ１へのＣ
ＭＳモニタ信号がオンとなり、これに応じて該メインＣ
ＰＵ１からのインジケータ出力がオンとなり、上記サブ
ＣＰＵ２内のバッファ（例えばインバータ）を通った該
インジケータ出力が更にインジケータ出力回路５を通っ
て、パワーインジケータＰi がオン（点灯状態）とな
る。
ことにより、該サブＣＰＵ２内に設けられたバッファ
（例えばインバータ）を介して該メインＣＰＵ１へのＣ
ＭＳモニタ信号がオンとなり、これに応じて該メインＣ
ＰＵ１からのインジケータ出力がオンとなり、上記サブ
ＣＰＵ２内のバッファ（例えばインバータ）を通った該
インジケータ出力が更にインジケータ出力回路５を通っ
て、パワーインジケータＰi がオン（点灯状態）とな
る。
【０００５】次いでセットスイッチ（セットＳＷ）がオ
ンになると、定速走行制御状態が設定され、該メインＣ
ＰＵ１からの負荷出力が上記負荷出力回路４を介して
（例えば該負荷出力回路を構成するスイッチング素子の
オン・オフを制御して）、負荷Ｌに供給される。すなわ
ち該メインＣＰＵ１では、上記セットスイッチが押され
たときの車速をとり込み、その瞬間の車速に対応する基
準スロットル開度電圧を設定し、アクチュエータ内のポ
テンショメータからフィードバックされるスロットル開
度電圧と上記設定電圧とを比較してスロットル弁開度の
最適値を決定し、これにより該アクチュエータ内のモー
タなどの回転を制御して上記スロットル弁開度を調節す
るようにされる。なお該モータの回転が該スロットル弁
へ伝達されるのをオン・オフ制御するために、該アクチ
ュエータの最終段（モータの回転をスロットル弁に伝達
する部分）には、マグネットクラッチが設けられてい
る。
ンになると、定速走行制御状態が設定され、該メインＣ
ＰＵ１からの負荷出力が上記負荷出力回路４を介して
（例えば該負荷出力回路を構成するスイッチング素子の
オン・オフを制御して）、負荷Ｌに供給される。すなわ
ち該メインＣＰＵ１では、上記セットスイッチが押され
たときの車速をとり込み、その瞬間の車速に対応する基
準スロットル開度電圧を設定し、アクチュエータ内のポ
テンショメータからフィードバックされるスロットル開
度電圧と上記設定電圧とを比較してスロットル弁開度の
最適値を決定し、これにより該アクチュエータ内のモー
タなどの回転を制御して上記スロットル弁開度を調節す
るようにされる。なお該モータの回転が該スロットル弁
へ伝達されるのをオン・オフ制御するために、該アクチ
ュエータの最終段（モータの回転をスロットル弁に伝達
する部分）には、マグネットクラッチが設けられてい
る。
【０００６】ここで上記図１に示される負荷Ｌは上記ア
クチュエータ内に設けられるモータあるいはマグネット
クラッチなどに対応しており、また上記負荷出力回路４
は、該メインＣＰＵ１から出力される負荷出力に応じて
作動する増速および減速コントロール回路（それぞれ例
えば増速リレーおよび減速リレーなどを介して該アクチ
ュエータ内のモータの回転を制御する）、および上記マ
グネットクラッチのオン・オフを制御するマグネットク
ラッチ回路などに対応する。そしてメインスイッチＣＭ
Ｓのオン時に、上記負荷出力電源制御回路内のリレー３
２がオンとなって該負荷出力回路４（すなわち上記増速
および減速コントロール回路およびマグネットクラッチ
回路など）の電源（ＡＣＴ電源）がオンとされるととも
に、パワーインジケータＰi もオンとなる（点灯状態と
なる）ことは上述したとおりである。
クチュエータ内に設けられるモータあるいはマグネット
クラッチなどに対応しており、また上記負荷出力回路４
は、該メインＣＰＵ１から出力される負荷出力に応じて
作動する増速および減速コントロール回路（それぞれ例
えば増速リレーおよび減速リレーなどを介して該アクチ
ュエータ内のモータの回転を制御する）、および上記マ
グネットクラッチのオン・オフを制御するマグネットク
ラッチ回路などに対応する。そしてメインスイッチＣＭ
Ｓのオン時に、上記負荷出力電源制御回路内のリレー３
２がオンとなって該負荷出力回路４（すなわち上記増速
および減速コントロール回路およびマグネットクラッチ
回路など）の電源（ＡＣＴ電源）がオンとされるととも
に、パワーインジケータＰi もオンとなる（点灯状態と
なる）ことは上述したとおりである。
【０００７】そして上記したようにセットスイッチ（セ
ットＳＷ）がオンとされる（該メインＣＰＵ１にセット
入力が入力される）ことにより、上述したような定速走
行制御状態が設定されて上記負荷出力がオンとなり、ま
たキャンセルスイッチ（キャンセルＳＷ）がオンとされ
る（該メインＣＰＵ１にキャンセル入力が入力される）
ことにより、上記定速走行制御状態が解消される（すな
わち上記負荷出力がオフとされる）。
ットＳＷ）がオンとされる（該メインＣＰＵ１にセット
入力が入力される）ことにより、上述したような定速走
行制御状態が設定されて上記負荷出力がオンとなり、ま
たキャンセルスイッチ（キャンセルＳＷ）がオンとされ
る（該メインＣＰＵ１にキャンセル入力が入力される）
ことにより、上記定速走行制御状態が解消される（すな
わち上記負荷出力がオフとされる）。
【０００８】また図示されていないが、上記サブＣＰＵ
２には通常、上記インジケータ出力のほかに上記負荷出
力およびキャンセル入力がとり込まれており、これによ
り上記メインＣＰＵ１に、例えば暴走などによる異常が
生じたときには、該キャンセルスイッチ・オンによるキ
ャンセル入力がオンとなっているにも拘わらず該負荷出
力がオフとならないことを検知することによって該メイ
ンＣＰＵ１の異常が検知され、該異常検知時には、上記
サブＣＰＵ２内に設けられた上記フリップフロップをリ
セットすることなどにより、上記リレー出力をオフとし
て、上記負荷出力電源制御回路内のリレー３２をオフと
して、該負荷出力回路４（特に例えば上記マグネットク
ラッチ回路）の電源がオフとされる。
２には通常、上記インジケータ出力のほかに上記負荷出
力およびキャンセル入力がとり込まれており、これによ
り上記メインＣＰＵ１に、例えば暴走などによる異常が
生じたときには、該キャンセルスイッチ・オンによるキ
ャンセル入力がオンとなっているにも拘わらず該負荷出
力がオフとならないことを検知することによって該メイ
ンＣＰＵ１の異常が検知され、該異常検知時には、上記
サブＣＰＵ２内に設けられた上記フリップフロップをリ
セットすることなどにより、上記リレー出力をオフとし
て、上記負荷出力電源制御回路内のリレー３２をオフと
して、該負荷出力回路４（特に例えば上記マグネットク
ラッチ回路）の電源がオフとされる。
【０００９】またこのようなメインＣＰＵの異常が検知
されると、該メインＣＰＵ１内のメモリに該メインＣＰ
Ｕの異常を示すダイアグコードが記憶され、これにより
例えばディーラにおいてその故障個所を見つけるために
該メインＣＰＵのダイアグ要求端子をアース側とショー
トさせたとき、該メインＣＰＵの異常を示すダイアグコ
ード出力が該メモリから該メインＣＰＵ１のインジケー
タ出力として出力され、このときも該メインＣＰＵの異
常が該パワーインジケータＰi で点灯表示されるように
構成されている。
されると、該メインＣＰＵ１内のメモリに該メインＣＰ
Ｕの異常を示すダイアグコードが記憶され、これにより
例えばディーラにおいてその故障個所を見つけるために
該メインＣＰＵのダイアグ要求端子をアース側とショー
トさせたとき、該メインＣＰＵの異常を示すダイアグコ
ード出力が該メモリから該メインＣＰＵ１のインジケー
タ出力として出力され、このときも該メインＣＰＵの異
常が該パワーインジケータＰi で点灯表示されるように
構成されている。
【００１０】しかしながら上記従来技術の定速走行制御
装置では、上記負荷出力電源制御回路内のリレー３２の
異常を検知する手段を有しておらず、そのため例えば該
リレー３２のショート故障により上記負荷出力回路４の
電源（ＡＣＴ電源）が常時オン状態となって（オンし放
しになって）、フェイルセイフ上危険な状態になるとい
う問題点があった。
装置では、上記負荷出力電源制御回路内のリレー３２の
異常を検知する手段を有しておらず、そのため例えば該
リレー３２のショート故障により上記負荷出力回路４の
電源（ＡＣＴ電源）が常時オン状態となって（オンし放
しになって）、フェイルセイフ上危険な状態になるとい
う問題点があった。
【００１１】すなわち上記従来技術の定速走行制御装置
では、仮に上記リレー３２の接点がショート状態にあっ
たとしても、上記メインスイッチＣＭＳをオフにすると
上記パワーインジケータＰi がオフとなる（消灯する）
ため、該リレー３２もオフしたように見え、ドライバー
が該リレー３２のショート故障に気付かないおそれがあ
る。このように該リレー３２が溶着等でショート破壊し
ている場合、上記メインスイッチＣＭＳをオフとしても
（上記リレー出力をオフとしても）、上記ＡＣＴ電源は
オフとならずオンし放しの状態となるが、ドライバー側
では車が定速走行制御の状態となっているか否かを上記
パワーインジケータＰi でしか見ることができない。し
たがって仮に上記リレー３２がショート破壊していて
も、上記メインスイッチＣＭＳをオフとすることにより
パワーインジケータＰi が消灯するため、実際には該リ
レー３２がショート状態で上記ＡＣＴ電源はオンのまま
となっていても、ドライバーには該定速走行制御の状態
がオフとされている（リレー３２がオフとなっている）
ように見え、ドライバー側で該リレー３２のショート状
態を何時までも知ることができないおそれがある。また
逆に該リレー３２の接点がオープン状態（断線状態）の
ときには、上記メインスイッチＣＭＳをオンとしてもパ
ワーインジケータＰi が点灯しなくなるが、この場合に
もドライバー側ではどこに不良があるのか分からないと
いう問題点もある。
では、仮に上記リレー３２の接点がショート状態にあっ
たとしても、上記メインスイッチＣＭＳをオフにすると
上記パワーインジケータＰi がオフとなる（消灯する）
ため、該リレー３２もオフしたように見え、ドライバー
が該リレー３２のショート故障に気付かないおそれがあ
る。このように該リレー３２が溶着等でショート破壊し
ている場合、上記メインスイッチＣＭＳをオフとしても
（上記リレー出力をオフとしても）、上記ＡＣＴ電源は
オフとならずオンし放しの状態となるが、ドライバー側
では車が定速走行制御の状態となっているか否かを上記
パワーインジケータＰi でしか見ることができない。し
たがって仮に上記リレー３２がショート破壊していて
も、上記メインスイッチＣＭＳをオフとすることにより
パワーインジケータＰi が消灯するため、実際には該リ
レー３２がショート状態で上記ＡＣＴ電源はオンのまま
となっていても、ドライバーには該定速走行制御の状態
がオフとされている（リレー３２がオフとなっている）
ように見え、ドライバー側で該リレー３２のショート状
態を何時までも知ることができないおそれがある。また
逆に該リレー３２の接点がオープン状態（断線状態）の
ときには、上記メインスイッチＣＭＳをオンとしてもパ
ワーインジケータＰi が点灯しなくなるが、この場合に
もドライバー側ではどこに不良があるのか分からないと
いう問題点もある。
【００１２】
【発明が解決しようとする課題】本発明はかかる技術的
課題を解決するためになされたもので、上記負荷出力電
源制御回路内のリレー３２の上記断線故障又はショート
故障による上記ＡＣＴ電源の異常を、上記イグニッショ
ンスイッチのオン時および、その後に操作される上記メ
インスイッチのオンおよびオフ状態においてそれぞれチ
ェックすることによって、上記リレー３２の不良による
上記ＡＣＴ電源の異常（オンし放しあるいはオフし放し
の状態）を早期に見つけることができるようにしたもの
である。
課題を解決するためになされたもので、上記負荷出力電
源制御回路内のリレー３２の上記断線故障又はショート
故障による上記ＡＣＴ電源の異常を、上記イグニッショ
ンスイッチのオン時および、その後に操作される上記メ
インスイッチのオンおよびオフ状態においてそれぞれチ
ェックすることによって、上記リレー３２の不良による
上記ＡＣＴ電源の異常（オンし放しあるいはオフし放し
の状態）を早期に見つけることができるようにしたもの
である。
【００１３】
【課題を解決するための手段】かかる課題を解決するた
めに本発明によれば、定速走行状態が設定されていると
き該定速走行制御を行うための負荷出力を送出する定速
走行制御手段をそなえるとともに、該定速走行制御手段
には該負荷出力を該負荷へ供給する負荷出力回路の電源
電圧（すなわち上記ＡＣＴ電源電圧）をモニタする手段
を含み、該モニタは該定速走行制御手段に電源電圧が供
給されたとき（すなわちイグニッションスイッチＩＧが
オンとされたとき）になされるとともに、該電源電圧が
供給された状態で（すなわち該イグニッションスイッチ
ＩＧがオンとされた状態で）、更に該負荷出力回路の電
源をオンとするリレー出力のオンおよびオフ状態におい
てそれぞれなされる（すなわちメインスイッチＣＭＳの
オンおよびオフ状態においてそれぞれなされる）ことを
特徴とする定速走行制御装置が提供される。
めに本発明によれば、定速走行状態が設定されていると
き該定速走行制御を行うための負荷出力を送出する定速
走行制御手段をそなえるとともに、該定速走行制御手段
には該負荷出力を該負荷へ供給する負荷出力回路の電源
電圧（すなわち上記ＡＣＴ電源電圧）をモニタする手段
を含み、該モニタは該定速走行制御手段に電源電圧が供
給されたとき（すなわちイグニッションスイッチＩＧが
オンとされたとき）になされるとともに、該電源電圧が
供給された状態で（すなわち該イグニッションスイッチ
ＩＧがオンとされた状態で）、更に該負荷出力回路の電
源をオンとするリレー出力のオンおよびオフ状態におい
てそれぞれなされる（すなわちメインスイッチＣＭＳの
オンおよびオフ状態においてそれぞれなされる）ことを
特徴とする定速走行制御装置が提供される。
【００１４】
【作用】上記構成によれば、上記イグニッションスイッ
チのオン時毎に、またその後に操作されるメインスイッ
チのオンおよびオフ状態において上記リレー３２が常に
正常動作するか否かを確認することができ、これにより
該リレーのショート故障や断線故障による該ＡＣＴ電源
の異常を確実に検知することができる。またかかる異常
が検知されたときには、ダイアグコードを該メインＣＰ
Ｕ内のメモリに記憶させることにより、例えばディーラ
側で上述したようにしてその異常を上記パワーインジケ
ータで表示させることもでき、サービス性の向上をはか
ることができる。
チのオン時毎に、またその後に操作されるメインスイッ
チのオンおよびオフ状態において上記リレー３２が常に
正常動作するか否かを確認することができ、これにより
該リレーのショート故障や断線故障による該ＡＣＴ電源
の異常を確実に検知することができる。またかかる異常
が検知されたときには、ダイアグコードを該メインＣＰ
Ｕ内のメモリに記憶させることにより、例えばディーラ
側で上述したようにしてその異常を上記パワーインジケ
ータで表示させることもでき、サービス性の向上をはか
ることができる。
【００１５】ここで上記イグニッションスイッチＩＧが
オンとされたときの該ＡＣＴ電源電圧がモニタされるこ
とによって、現在の定速走行状態になる前（すなわち前
回の定速走行時以降、今回の定速走行状態になる前）に
上記リレー故障（特にショート故障）が生じていた場合
の該ＡＣＴ電源の異常をチェックすることができ、また
その後に操作される上記メインスイッチＣＭＳのオンお
よびオフ状態における該ＡＣＴ電源電圧がそれぞれモニ
タされることによって、現在なされている定速走行中に
上記リレー故障（断線故障およびショート故障）が生じ
たことによる該ＡＣＴ電源の異常をチェックすることが
できる。このようにして特に上記リレーがショート故障
したことによる電源異常（この場合上記ＡＣＴ電源がオ
ンし放しの状態となる）を、上記イグニッションスイッ
チのオン時およびメインスイッチのオフ時に繰返してチ
ェックすることにより、特にフェールセーフの低下を確
実に防止することができる。
オンとされたときの該ＡＣＴ電源電圧がモニタされるこ
とによって、現在の定速走行状態になる前（すなわち前
回の定速走行時以降、今回の定速走行状態になる前）に
上記リレー故障（特にショート故障）が生じていた場合
の該ＡＣＴ電源の異常をチェックすることができ、また
その後に操作される上記メインスイッチＣＭＳのオンお
よびオフ状態における該ＡＣＴ電源電圧がそれぞれモニ
タされることによって、現在なされている定速走行中に
上記リレー故障（断線故障およびショート故障）が生じ
たことによる該ＡＣＴ電源の異常をチェックすることが
できる。このようにして特に上記リレーがショート故障
したことによる電源異常（この場合上記ＡＣＴ電源がオ
ンし放しの状態となる）を、上記イグニッションスイッ
チのオン時およびメインスイッチのオフ時に繰返してチ
ェックすることにより、特にフェールセーフの低下を確
実に防止することができる。
【００１６】
【実施例】図１は本発明の１実施例としての定速走行制
御装置の構成を示すもので、上述した従来技術としての
構成のほかに、上記負荷出力回路４の電源電圧（ＡＣＴ
電源電圧）が、サブＣＰＵ２内のバッファ（例えばイン
バータ）を介してメインＣＰＵ１にとり込まれ、該メイ
ンＣＰＵ１において該ＡＣＴ電源電圧がモニタされる。
更に上述したようにイグニッションスイッチＩＧがオン
となったことが、該メインＣＰＵ１に定電圧回路６を介
して例えば５Ｖの電源電圧が供給されることにより検知
され、またメインスイッチＣＭＳのオンおよびオフ状態
が該メインＣＰＵ１への上記ＣＭＳモニタ信号により検
知される。
御装置の構成を示すもので、上述した従来技術としての
構成のほかに、上記負荷出力回路４の電源電圧（ＡＣＴ
電源電圧）が、サブＣＰＵ２内のバッファ（例えばイン
バータ）を介してメインＣＰＵ１にとり込まれ、該メイ
ンＣＰＵ１において該ＡＣＴ電源電圧がモニタされる。
更に上述したようにイグニッションスイッチＩＧがオン
となったことが、該メインＣＰＵ１に定電圧回路６を介
して例えば５Ｖの電源電圧が供給されることにより検知
され、またメインスイッチＣＭＳのオンおよびオフ状態
が該メインＣＰＵ１への上記ＣＭＳモニタ信号により検
知される。
【００１７】図２は、上記図１における負荷出力電源制
御回路の部分の具体的構成を例示するもので、該負荷出
力電源制御回路中、リレー駆動回路３１は抵抗Ｒ１〜Ｒ
３、トランジスタＴ１〜Ｔ２などにより構成される。こ
れにより、メインスイッチＣＭＳがオンとなり、該サブ
ＣＰＵ２内の上記フリップフロップなどを通してリレー
出力がオンになると、該トランジスタＴ１およびＴ２が
オンとなり、これにより上記リレー３２がオンとされ、
上記負荷出力回路４に供給されるＡＣＴ電源がハイレベ
ル（上記バッテリ電源電圧に相当する）とされる。なお
該リレー３２にはメインスイッチＣＭＳと並列に自己保
持接点が設けられる。
御回路の部分の具体的構成を例示するもので、該負荷出
力電源制御回路中、リレー駆動回路３１は抵抗Ｒ１〜Ｒ
３、トランジスタＴ１〜Ｔ２などにより構成される。こ
れにより、メインスイッチＣＭＳがオンとなり、該サブ
ＣＰＵ２内の上記フリップフロップなどを通してリレー
出力がオンになると、該トランジスタＴ１およびＴ２が
オンとなり、これにより上記リレー３２がオンとされ、
上記負荷出力回路４に供給されるＡＣＴ電源がハイレベ
ル（上記バッテリ電源電圧に相当する）とされる。なお
該リレー３２にはメインスイッチＣＭＳと並列に自己保
持接点が設けられる。
【００１８】図３は、上記メインＣＰＵ１でなされる上
記ＡＣＴ電源チェックのための処理手順を例示するもの
で、先ずステップ１でイグニッションスイッチＩＧがオ
ンにされると、上述したようにメインＣＰＵ１およびサ
ブＣＰＵ２に電源電圧（例えば５Ｖ電圧）が供給され、
これらのマイクロコンピュータが作動状態になる。この
状態（すなわち未だ上記サブＣＰＵ２からのリレー出力
がオフとなっている状態）でステップ２に進み、上記Ａ
ＣＴ電源電圧がロウレベルになっているか否かが判別さ
れる。そしてイエスであれば該ＡＣＴ電源（したがって
上記リレー３２）は正常（で示される）とされるが、
ノウであれば（すなわちこの状態でＡＣＴ電源がハイレ
ベルであれば）、該ＡＣＴ電源は異常であるとして（該
リレー３２がショート故障しているものとして）、に
進み、ステップ６でフェールモードを設定し、ステップ
７で該メインＣＰＵ（マイクロコンピュータ）内のメモ
リに上記異常を示すダイアグコードが記憶される。
記ＡＣＴ電源チェックのための処理手順を例示するもの
で、先ずステップ１でイグニッションスイッチＩＧがオ
ンにされると、上述したようにメインＣＰＵ１およびサ
ブＣＰＵ２に電源電圧（例えば５Ｖ電圧）が供給され、
これらのマイクロコンピュータが作動状態になる。この
状態（すなわち未だ上記サブＣＰＵ２からのリレー出力
がオフとなっている状態）でステップ２に進み、上記Ａ
ＣＴ電源電圧がロウレベルになっているか否かが判別さ
れる。そしてイエスであれば該ＡＣＴ電源（したがって
上記リレー３２）は正常（で示される）とされるが、
ノウであれば（すなわちこの状態でＡＣＴ電源がハイレ
ベルであれば）、該ＡＣＴ電源は異常であるとして（該
リレー３２がショート故障しているものとして）、に
進み、ステップ６でフェールモードを設定し、ステップ
７で該メインＣＰＵ（マイクロコンピュータ）内のメモ
リに上記異常を示すダイアグコードが記憶される。
【００１９】次いでステップ３でメインスイッチＣＭＳ
がオンとなっている（すなわちサブＣＰＵ２からのリレ
ー出力がオンとなり定速走行実行状態となっている）か
否かが判別される。そしてイエス（メインスイッチ・オ
ン）であればステップ４に進み、該ＡＣＴ電源電圧がハ
イレベルになっているか否かが判別される。そしてイエ
スであれば該ＡＣＴ電源（したがって上記リレー３２）
は正常（で示される）とされるが、ノウであれば（す
なわちこの状態でＡＣＴ電源がロウレベルであれば）、
該ＡＣＴ電源は異常であるとして（該リレー３２が断線
故障しているものとして）、に進み、上述したように
ステップ６，７を経て上記ダイアグ記憶がなされる。
がオンとなっている（すなわちサブＣＰＵ２からのリレ
ー出力がオンとなり定速走行実行状態となっている）か
否かが判別される。そしてイエス（メインスイッチ・オ
ン）であればステップ４に進み、該ＡＣＴ電源電圧がハ
イレベルになっているか否かが判別される。そしてイエ
スであれば該ＡＣＴ電源（したがって上記リレー３２）
は正常（で示される）とされるが、ノウであれば（す
なわちこの状態でＡＣＴ電源がロウレベルであれば）、
該ＡＣＴ電源は異常であるとして（該リレー３２が断線
故障しているものとして）、に進み、上述したように
ステップ６，７を経て上記ダイアグ記憶がなされる。
【００２０】一方、上記ステップ３の判定がノウ（メイ
ンスイッチ・オフ）であればステップ５に進み、該ＡＣ
Ｔ電源電圧がロウレベルになっているか否かが判別され
る。そしてイエスであれば該ＡＣＴ電源（したがって上
記リレー３２）は正常とされるが、ノウであれば（すな
わちこの状態でＡＣＴ電源がハイレベルであれば）、該
ＡＣＴ電源は異常であるとして（該リレー３２がショー
ト故障しているものとして）、に進み、この場合も上
記ステップ６，７を経て上記ダイアグ記憶がなされる。
ンスイッチ・オフ）であればステップ５に進み、該ＡＣ
Ｔ電源電圧がロウレベルになっているか否かが判別され
る。そしてイエスであれば該ＡＣＴ電源（したがって上
記リレー３２）は正常とされるが、ノウであれば（すな
わちこの状態でＡＣＴ電源がハイレベルであれば）、該
ＡＣＴ電源は異常であるとして（該リレー３２がショー
ト故障しているものとして）、に進み、この場合も上
記ステップ６，７を経て上記ダイアグ記憶がなされる。
【００２１】
【発明の効果】本発明によれば、負荷出力電源制御回路
内のリレー故障による上記ＡＣＴ電源の異常（オフし放
しあるいはオンし放しの状態）を早期に見つけることが
でき、特に該ＡＣＴ電源がオンし放しの状態になった場
合のフェールセーフの低下を阻止することができる。ま
たこのようなＡＣＴ電源の異常をメモリにダイアグ記憶
させることによって、サービス性の向上をはかることが
できる。
内のリレー故障による上記ＡＣＴ電源の異常（オフし放
しあるいはオンし放しの状態）を早期に見つけることが
でき、特に該ＡＣＴ電源がオンし放しの状態になった場
合のフェールセーフの低下を阻止することができる。ま
たこのようなＡＣＴ電源の異常をメモリにダイアグ記憶
させることによって、サービス性の向上をはかることが
できる。
【図１】本発明の１実施例としての定速走行制御装置の
構成を示す図である。
構成を示す図である。
【図２】図１における負荷出力電源制御回路部分の具体
例を示す図である。
例を示す図である。
【図３】図１におけるメインＣＰＵでなされるＡＣＴ電
源チェックのための処理手順を例示する図である。
源チェックのための処理手順を例示する図である。
１…メインＣＰＵ ２…サブＣＰＵ ３…負荷出力電源制御回路 ４…負荷出力回路 ５…インジケータ出力回路 ＣＭＳ…メインスイッチ Ｐi …パワーインジケータ
Claims (1)
- 【請求項１】 定速走行状態が設定されているとき該定
速走行制御を行うための負荷出力を送出する定速走行制
御手段をそなえるとともに、該定速走行制御手段には該
負荷出力を該負荷へ供給する負荷出力回路の電源電圧を
モニタする手段を含み、該モニタは該定速走行制御手段
に電源電圧が供給されたときになされるとともに、該電
源電圧が供給された状態で更に該負荷出力回路の電源を
オンとするリレー出力のオンおよびオフ状態においてそ
れぞれなされることを特徴とする定速走行制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11469492A JPH05310060A (ja) | 1992-05-07 | 1992-05-07 | 定速走行制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11469492A JPH05310060A (ja) | 1992-05-07 | 1992-05-07 | 定速走行制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05310060A true JPH05310060A (ja) | 1993-11-22 |
Family
ID=14644296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11469492A Pending JPH05310060A (ja) | 1992-05-07 | 1992-05-07 | 定速走行制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05310060A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7027281B2 (en) | 2002-03-29 | 2006-04-11 | Mitsubishi Denki Kabushiki Kaisha | Failure detecting device |
| JP2011157856A (ja) * | 2010-01-29 | 2011-08-18 | Fujitsu Ten Ltd | 車両の制御装置 |
-
1992
- 1992-05-07 JP JP11469492A patent/JPH05310060A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7027281B2 (en) | 2002-03-29 | 2006-04-11 | Mitsubishi Denki Kabushiki Kaisha | Failure detecting device |
| JP2011157856A (ja) * | 2010-01-29 | 2011-08-18 | Fujitsu Ten Ltd | 車両の制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7822516B2 (en) | Automotive vehicle with redundant controller | |
| JP2661929B2 (ja) | 電子制御式自動変速機のフェールセーフ制御装置 | |
| JPH07259562A (ja) | ラジエータファン制御装置の診断装置 | |
| JPH05310061A (ja) | 定速走行制御装置 | |
| JP3817855B2 (ja) | 電子制御装置 | |
| JP2774907B2 (ja) | 電気自動車の制御装置 | |
| JP3864086B2 (ja) | 自動車用電子スロットルシステムのリムプホーム制御方法 | |
| US4924397A (en) | Vehicle cruise control system | |
| JPH05310060A (ja) | 定速走行制御装置 | |
| JP2663982B2 (ja) | 車両用のブレーキ・ストップランプ回路 | |
| JPH0879981A (ja) | 車両用交流発電機の異常判定方法 | |
| JPS60132041A (ja) | 燃料供給装置用非常制御装置 | |
| JP2000194403A (ja) | 車両用負荷診断装置 | |
| CZ376990A3 (en) | Method of testing and checking of automobile engine and an electronic control system for making the same | |
| JPH0599058A (ja) | 車載用制御装置 | |
| JP3050065B2 (ja) | 電源故障検出装置 | |
| JP2918410B2 (ja) | クルーズコントロール装置 | |
| JP3354440B2 (ja) | 車両用定速走行装置 | |
| JPH0672183A (ja) | 定速走行制御装置 | |
| JPH0811506B2 (ja) | 定速走行制御装置 | |
| JP2003343342A (ja) | 車両用電子制御装置 | |
| KR20040069604A (ko) | 디젤 차량의 가속 페달 센서 고장 감지장치 및 방법 | |
| JPH08338296A (ja) | 車両用制御装置 | |
| JPH0687350A (ja) | 定速走行制御装置 | |
| JPS6260401A (ja) | 故障診断機能を有する電気車制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010529 |