JPH0811506B2

JPH0811506B2 - 定速走行制御装置

Info

Publication number: JPH0811506B2
Application number: JP15797392A
Authority: JP
Inventors: 雅昭佐藤; 敏彦団野
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 1992-06-17
Filing date: 1992-06-17
Publication date: 1996-02-07
Anticipated expiration: 2011-02-07
Also published as: JPH0680045A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は定速走行制御（クルーズ
コントロール）装置に関し、特にモータ駆動回路の出力
状態を常時モニタし、該モータへの出力系においての異
常の有無を検出しうるようにした定速走行制御装置に関
する。

【０００２】

【従来の技術】図７は従来技術としての定速走行制御装
置の構成を例示するもので、１′は上記定速走行制御を
行うための負荷出力（モータおよび該モータの動きをエ
ンジンのスロットル弁に伝達する伝達部の途中に設けら
れたマグネットクラッチなどをそなえたアクチュエータ
への出力）を送出するマイクロコンピュータで、先ずイ
グニションスイッチＩＧがオンになると、バッテリ電源
Ｂから該イグニションスイッチＩＧおよび図示しない定
電圧回路を介して、該マイクロコンピュータ１′に電源
電圧（例えば５Ｖ電圧）が供給され、これにより該マイ
クロコンピュータが作動状態となる。

【０００３】次いでメインスイッチＣＭＳがオンになる
とマイコン異常検知回路２′内に設けられたフリップフ
ロップなどを介してリレー出力がオンとなり（すなわち
該フリップフロップがセットとなり）、これにより負荷
出力電源制御回路３′内のリレーがオンとなって、負荷
駆動回路４′に対する電源電圧（負荷出力電源電圧）が
オン（ハイレベル）とされる（すなわち例えば該負荷駆
動回路がトランジスタなどのスイッチング素子で構成さ
れている場合には、該スイッチング素子に対する電源電
圧がオンとされる）。

【０００４】更に該メインスイッチＣＭＳがオンとなる
ことにより、該マイコン異常検知回路２′内に設けられ
たバッファ（例えばインバータ）を介して該マイクロコ
ンピュータ１′へのＣＭＳモニタ信号がオンとなり、こ
れに応じて該マイクロコンピュータ１′からのインジケ
ータ出力がオンとなり、上記マイコン異常検知回路２′
内のバッファ（例えばインバータ）を通った該インジケ
ータ出力が、更にインジケータ出力回路５′を通り、パ
ワーインジケータＰｉがオン（点灯状態）となる。

【０００５】次いでセットスイッチ（セットＳＷ）がオ
ンになると、定速走行制御状態が設定され、該マイクロ
コンピュータ１′からの負荷出力が上記負荷駆動回路
４′を介して（例えば該負荷駆動回路を構成するスイッ
チング素子のオン・オフを制御して）、負荷Ｌに供給さ
れる。すなわち該マイクロコンピュータ１′では、上記
セットスイッチが押されたときの車速をとり込み、その
瞬間の車速に対応する基準スロットル開度電圧を設定
し、アクチュエータ内のポテンショメータからフィード
バックされるスロットル開度電圧と上記設定電圧とを比
較してスロットル弁開度の最適値を決定し、これにより
該アクチュエータ内のモータなどの回転を制御して、上
記スロットル弁開度を調節するようにされる。なお該モ
ータの回転が該スロットル弁へ伝達されるのをオン・オ
フ制御するために、該アクチュエータの最終段（モータ
の回転をスロットル弁に伝達する部分）には、マグネッ
トクラッチが設けられている。

【０００６】ここで上記図７に示される負荷Ｌは上記ア
クチュエータ内に設けられるモータあるいはマグネット
クラッチなどに対応しており、また上記負荷駆動回路
４′は、該マイクロコンピュータ１′から出力される負
荷出力に応じて作動する増速および減速コントロール回
路（上記モータをスロットル弁開側又は閉側に駆動する
モータ駆動回路）、および上記マグネットクラッチのオ
ン・オフを制御するマグネットクラッチ回路などに対応
する。そしてメインスイッチＣＭＳのオン時に、負荷出
力電源制御回路３′内のリレーがオンとなって該負荷駆
動回路４′（すなわち上記モータ駆動回路およびマグネ
ットクラッチ回路など）の電源がオンとされるととも
に、パワーインジケータＰｉもオンとなる（点灯状態と
なる）ことは上述したとおりである。

【０００７】そして上記したようにセットスイッチ（セ
ットＳＷ）がオンとされる（該マイクロコンピュータ
１′にセット入力が入力される）ことにより、上述した
ような定速走行制御状態が設定されて上記負荷出力がオ
ンとなり、またキャンセルスイッチ（キャンセルＳＷ）
がオンとされる（該マイクロコンピュータ１′にキャン
セル入力が入力される）ことにより、上記定速走行制御
状態が解消される（すなわち上記負荷出力がオフとされ
る）。

【０００８】また上記マイコン異常検知回路２′には、
上記インジケータ出力のほかに上記負荷出力およびキャ
ンセル入力がとり込まれており（負荷出力モニタおよび
キャンセルモニタ参照）、これにより上記マイクロコン
ピュータ１′に、例えば暴走などによる異常が生じたと
きには、該キャンセルスイッチ・オンによるキャンセル
入力がオンとなっているにも拘らず該負荷出力がオフと
ならないことを検知することによって該マイクロコンピ
ュータ１′の異常が検知され、該異常検知時には、上記
マイコン異常検知回路２′内に設けられた上記フリップ
フロップをリセットすることなどにより、上記リレー出
力をオフとして、上記負荷出力電源制御回路３′内のリ
レーをオフとして、該負荷駆動回路４′（特に例えば上
記マグネットクラッチ回路）の電源がオフとされる。

【０００９】またこのようなマイコン異常が検知される
と、該マイクロコンピュータ１′内のメモリに該マイコ
ン異常を示すダイアグコードが記憶され、これにより例
えばディーラにおいてその故障個所を見つけるために該
マイクロコンピュータのダイアグ要求端子をアース側と
ショートさせたとき、該マイコン異常を示すダイアグコ
ード出力が該メモリから該マイクロコンピュータのイン
ジケータ出力として出力され、このときにも該マイコン
異常が該パワーインジケータで点灯表示されるように構
成されている。

【００１０】図８は、上記図７に示される従来技術とし
ての定速走行制御装置において、上記モータ駆動回路
４′の出力をモニタする部分の構成を特に例示するもの
で、該モータ駆動回路４′の出力側の状態が１００％デ
ューティ検知回路７′を通して、メインＣＰＵ（上記マ
イクロコンピュータに相当するもので、例えば８ビット
のマイクロコンピュータであるとする）１′、およびサ
ブＣＰＵ（上記マイコン異常検知回路に相当するもの
で、例えば４ビットのフエールセーフ用のマイクロコン
ピュータであるとする）２′側でそれぞれモニタされる
（上記図８中の′参照）。

【００１１】ここで上記１００％デューティ検知回路
７′は、抵抗Ｒ１，Ｒ２およびコンデンサＣからなる充
放電回路をそなえており（Ｉ₁，Ｉ₂はインバータを示
す）、該コンデンサの充放電を利用して該モータ駆動回
路４′のオン出力が連続している時間（１００％デュー
ティ）をモニタし、所定時間（例えば０．２秒）以上該
オン出力が連続した場合には、該検知回路７′の出力が
例えばロウレベルとされる。そしてこのようにして該検
知回路７′の出力がロウレベルとなったこと（すなわち
上記モータ駆動回路４′のオン出力が例えば０．２秒以
上連続したこと）が該メインＣＰＵ１′およびサブＣＰ
Ｕ２′側で検知された場合には、該モータ駆動回路のオ
ン出力（したがって該モータへの出力系）に異常がある
ものとして、該サブＣＰＵ２′によって該リレー出力が
オフとされ、これによって上記負荷出力電源制御回路
３′内のリレー駆動回路３１′を介して上記リレー（メ
インリレー３２′）がオフとされるとともに、上記メイ
ンＣＰＵ１′によって上記負荷出力もオフとされ、更に
該メインＣＰＵ内のメモリに該オン出力の異常がダイア
グ記憶される。なお該メインＣＰＵ１′で該オン出力の
異常が検知された場合には、該メインＣＰＵ１′を介す
るルートによっても、上記サブＣＰＵ２′に該オン出力
の異常を示す信号が更に送出されるようにしてもよい
（上記図８中の′参照）。なお図８中、６′はバッテ
リ電源からの電圧を例えば５Ｖ電圧として上記メインＣ
ＰＵおよびサブＣＰＵに供給する定電圧回路である。

【００１２】しかしながら、上記したような１００％デ
ューティ検知回路を使用して該モータ駆動回路のオン出
力を上記各ＣＰＵでモニタするようにした場合には、経
年変化によって該検知回路７′内の上記コンデンサＣに
容量抜けが生ずる（容量が小さくなる）と、該オン出力
が上記所定時間（例えば上記０．２秒）より短い時間し
か連続していないような正常出力の場合にも、該検知回
路の出力が上記ロウレベルとなってしまい、その結果か
かる正常な出力でも異常出力と誤検知する可能性があ
り、更に温度などの影響も受け易いという問題点があ
る。

【００１３】またかかるモータ駆動回路４′からの上記
オン出力の周期（オン出力が立ち上る時点から次のオン
出力が立ち上る時点までの時間）は一定時間（例えば５
０ミリ秒）に設定されている（ただし、そのオンデュー
ティ値は可変とされる）が、該モータへの出力系の異常
などが原因で、かかるオン出力の周期が異常となる（す
なわち上記一定時間（例えば５０ミリ秒）からずれてし
まう）おそれもある。しかし上記１００％デューティ検
知回路では、上記したようなオン出力の連続時間の異常
は一応検知できても、かかる周期の異常までを検知する
ことはできないという問題点もある。

【００１４】更に上記１００％デューティ検知回路が正
しく動作するか否かの確認は、該定速走行制御装置の作
動直前に（イグニションスイッチのオン時に）、プライ
マリチェックによりなされている（図８において該検知
回路７′の入力側にメインＣＰＵからプライマリチェッ
ク信号が入力され、該検知回路７′の出力側が該メイン
ＣＰＵとサブＣＰＵでモニタされる）が、該検知回路
７′の異常および該サブＣＰＵ２′（上述したようにメ
インＣＰＵ１′の異常を検知する機能をも有するフエー
ルセーフ用のＣＰＵ）の異常を、該定速走行制御装置の
作動中もモニタすることはできないという問題点もあっ
た。

【００１５】

【発明が解決しようとする課題】本発明はかかる技術的
背景のもとになされたもので、上記モータ駆動回路のオ
ン出力の連続時間の異常、周期の異常、更にはそのデュ
ーティ値の異常を正確かつ確実に検知しうるようにした
ものである。更にまた上記従来のデューティ検知回路の
機能を該サブＣＰＵ（上記フエールセーフ用のＣＰＵ）
に内蔵させるとともに、かかるサブＣＰＵ自体の異常を
も常時（該定速走行制御装置の作動中も）検知しうるよ
うにしたものである。

【００１６】

【課題を解決するための手段】かかる課題を解決するた
めに、本発明においては、図１あるいは図２に示される
ように、定速走行制御状態設定時に、そのときの車速に
対応するスロットル弁開度となるようにエンジンのスロ
ットル弁を回動させるためのモータの駆動を制御する負
荷出力を送出する定速走行制御手段（メインＣＰＵ１に
相当する）、および該負荷出力にもとづいて該モータを
駆動するモータ駆動回路４をそなえた定速走行制御装置
であって、該モータ駆動回路４のオン出力を該定速走行
制御手段（メインＣＰＵ１）でモニタし、該オン出力の
連続時間が所定時間以上となったとき、該オン出力の周
期が所定時間と一致しないとき、および該オン出力のデ
ューティ値が該定速走行制御手段（メインＣＰＵ１）か
ら出力されている負荷出力のデューティ値と一致しない
ときは、異常判定をする手段をそなえた定速走行制御装
置が提供される。

【００１７】ここで上記図１に示されるように、該モー
タ駆動回路４のオン出力が一旦サブＣＰＵ２（すなわち
上記メインＣＰＵ１の異常を検知する機能をも有するフ
エールセーフ用のＣＰＵ）でモニタされ、該モニタにも
とづく該サブＣＰＵ２の出力が、該メインＣＰＵ１で更
にモニタされる（上記図１におけるのルートにより）
ように構成することができる。なお該メインＣＰＵ１で
該オン出力の異常が検知された場合には、該メインＣＰ
Ｕ１を介するルートによっても（すなわち上記図１にお
けるのルートによって）、上記サブＣＰＵ２に該オン
出力の異常を示す信号が、該メインＣＰＵ側から更に送
出されるようにしてもよい。

【００１８】また上記図２に示されるように該モータ駆
動回路４のオン出力が、バッファなどを通して直接、該
メインＣＰＵ１のみでモニタされるように構成すること
もできる。更にまた上記図１に示される構成のうち、上
記サブＣＰＵ２とメインＣＰＵ１相互間で上記オン出力
のモニタ信号を送受するルートおよびをなくし、該
モータ駆動回路４のオン出力が該サブＣＰＵ２のみでモ
ニタされるように構成することもでき、この場合には、
該オン出力の連続時間が所定時間以上となったとき、お
よび該オン出力の周期が所定時間と一致しないときに上
記異常判定がなされる。

【００１９】なお上記図１および図２において、３は負
荷出力電源制御回路であって上記図８中の３′に対応し
ており、また６は定電圧回路で上記図８中の６′に対応
している。そして上記図１あるいは図２に示される構成
によって、上記メインＣＰＵ１で上記異常判定がなされ
たとき（上述したように該オン出力の連続時間の異常、
該オン出力の周期の異常、又は該オン出力のデューティ
値が該メインＣＰＵ１から出力される負荷出力のデュー
ティ値と一致していないような異常が検出されたとき）
には、上記アクチュエータとしてのモータへの出力系に
異常があるものとして、該メインＣＰＵ１によって上記
負荷出力がオフとされるとともに、該メインＣＰＵ内の
メモリに該オン出力の異常がダイアグ記憶される。一方
上記サブＣＰＵ２で上記異常判定がなされたとき（上述
したように該オン出力の連続時間の異常又は該オン出力
の周期の異常が検出されたとき）には、該サブＣＰＵ２
によって上記リレー出力がオフとされて、上記負荷出力
電源制御回路３内のリレー（メインリレー）３２がオフ
とされる。

【００２０】

【作用】上記構成によれば、該モータ駆動回路のオン出
力を上記メインＣＰＵでモニタすることにより、該オン
出力の連続時間の異常を所定時間（例えば上記０．２
秒）を基準にして正確に検出することができるととも
に、更に該オン出力の周期の異常、および該オン出力に
おける上記したデューティ値の異常をも確実に検出する
ことができる。

【００２１】また上記図１に示されるように、該モータ
駆動回路４の出力を上記サブＣＰＵ２で一旦モニタし、
更にその出力を上記のルートを通して該メインＣＰＵ
１でモニタすることによって、上記したようなモータ駆
動回路の出力の異常が検出しうるだけでなく、更に該サ
ブＣＰＵ２（上記メインＣＰＵ１の異常を検知する機能
をも有するフエールセーフ用のＣＰＵ）自体の異常を
も、該メインＣＰＵ１で常時（該定速走行制御装置の作
動中も）検出することが可能となる。

【００２２】また該モータ駆動回路のオン出力を上記サ
ブＣＰＵ側でモニタした場合には、上述したように該オ
ン出力の連続時間の異常を正確に検出することができる
とともに、該オン出力の周期の異常をも確実に検出する
ことができる。

【００２３】

【実施例】図３は、本発明を上記図１に示される実施例
のように構成した場合の各部の波形を例示するタイミン
グ図であって、図３（１）はメインＣＰＵ１から出力さ
れる負荷出力の波形を例示し、図３（２）はモータ駆動
回路４から出力されるモータ駆動回路出力の波形を例示
するもので、該図３（２）の波形は上記図３（１）の波
形と同期した波形であり、その周期（オン出力の立上り
時点から次のオン出力の立上り時点までの時間）は一定
（例えば５０ミリ秒）とされ、そのオンデューティ値が
可変とされる。

【００２４】そしてかかるモータ駆動回路４の出力が図
３（３）に示されるように上記サブＣＰＵ２で、ある時
間例えば１．５ミリ秒毎にモニタされ、これによって該
サブＣＰＵ２から図３（４）に示されるようなサブＣＰ
Ｕ出力が出力される。そして該サブＣＰＵの出力は上記
図１ののルートを通って、図３（５）に示されるよう
に上記メインＣＰＵ１で、ある時間例えば１ミリ秒毎に
モニタされる。

【００２５】その結果、図４（Ａ）の（１）および
（２）に示されるように、上記メインＣＰＵ１から出力
される負荷出力および上記モータ駆動回路４の出力が、
所定時間例えば０．２秒以上連続してハイレベルとなっ
ているような異常が検出された場合には、図４（Ａ）の
（３）に示されるような時点で、該サブＣＰＵ２によっ
て上記メインリレー３２がオフとされる。

【００２６】また図４（Ｂ）の（１）および（２）に示
されるように、上記メインＣＰＵ１から出力される負荷
出力および上記モータ駆動回路４の出力の周期（オン出
力の立上り時点から次のオン出力の立上り時点までの時
間）が正常周期（例えば５０ミリ秒）とは異なる異常周
期となったことが検出された場合にも、図４（Ｂ）の
（３）に示されるような時点で、該サブＣＰＵ２によっ
て上記メインリレー３２がオフとされる。

【００２７】なお上述したようなモータ駆動回路のオン
出力の連続時間および周期の異常は上記メインＣＰＵ１
でもモニタされており、これらの異常が該メインＣＰＵ
で検出されたときには、該メインＣＰＵ１によって上記
負荷出力がオフとされて定速走行制御禁止とされるとと
もに、該メインＣＰＵのメモリに該オン出力の異常がダ
イアグ記憶される。なお該メインＣＰＵでは上記図４
（Ａ）および図４（Ｂ）に示されるような異常のほか
に、上記したデューティ値自体の異常（メインＣＰＵか
ら出力された負荷出力のデューティ値と、該モニタされ
た該モータ駆動回路のオン出力のデューティ値とが一致
しないような異常）をも検出しうることは上述したとお
りである。

【００２８】図５は、上記図１に示されるサブＣＰＵ２
でなされる上記モータ駆動回路出力のモニタをするため
の処理手順をフローチャートで例示するもので、ステッ
プ１で例えば１．５ミリ秒毎に該モータ駆動回路の出力
をモニタし、ステップ２で上記図４（Ａ）に示されるよ
うに該出力が例えば０．２秒以上連続してハイレベルと
なっているか否かが判別され、またステップ３では上記
図４（Ｂ）に示されるように該出力の周期が異常となっ
ている（すなわち例えば５０ミリ秒からずれている）か
否かが判別される。そして該ステップ２又は該ステップ
３で、該出力が連続して例えば０．２秒以上ハイレベル
となっていること、あるいは該出力の周期が異常となっ
ていることが検知された場合には、それぞれステップ４
又はステップ５で１００％デューティ検知又は周期異常
検知処理がなされ、ステップ６で上記メインリレー３２
がオフとされ、そのままラッチされる。

【００２９】また図６は、上記図１に示されるメインＣ
ＰＵ１でなされる上記モータ駆動回路出力のモニタをす
るための処理手順をフローチャートで例示するもので、
ステップ１１で該メインＣＰＵ１からデューティ値ＤＵ
ＴＹがｄ％の負荷出力が出力されるものとする。次いで
ステップ１２で例えば１ミリ秒毎に該モータ駆動回路４
の出力をモニタする（図１の実施例では、上記図３
（４）に示されるようなサブＣＰＵ出力をモニタす
る）。次のステップ１３およびステップ１４でなされる
判別は、上記図５のステップ２およびステップ３に対応
しており、更にステップ１５で上記モータ駆動回路出力
のデューティ値ＤＵＴＹが、上記メインＣＰＵから出力
された負荷出力のデューティ値ｄ％と一致しているか否
かが判別される。そして該ステップ１３，１４、又は１
５で、該モータ駆動回路出力が連続して例えば０．２秒
以上ハイレベルとなっていること、該出力の周期が異常
となっている（例えば５０ミリ秒となっていない）こ
と、あるいは該出力のデューティ値が該メインＣＰＵか
ら出力された負荷出力のデューティ値と一致していない
ことが検知された場合には、それぞれステップ１６、ス
テップ１７、又はステップ１８で１００％デューティ検
知、周期異常検知、又はＤＵＴＹ異常検知処理がなさ
れ、ステップ１９で該異常についてのダイアグ記憶がな
されるとともに、ステップ２０で上記負荷出力がオフと
されて定速走行制御が禁止される。

【００３０】

【発明の効果】本発明によれば、定速走行制御装置にお
けるアクチュエータとしてのモータを駆動するためのモ
ータ駆動回路の出力異常（オン出力の連続時間の異常、
周期の異常、デューティ値自体の異常）を正確かつ確実
に検出することができる。更に該出力異常をサブＣＰＵ
（メインＣＰＵの異常を検知する機能をもつフエールセ
ーフ用のＣＰＵ）を介して該メインＣＰＵでモニタする
ことによって、上記出力異常と併せて該サブＣＰＵ自体
の異常をも、該メインＣＰＵにおいて常時（該定速走行
制御装置の作動中にも）検出することができる。

【図面の簡単な説明】

【図１】本発明の１実施例としての定速走行制御装置の
構成を示す図である。

【図２】本発明の他の実施例としての定速走行制御装置
の構成を示す図である。

【図３】図１に示される定速走行制御装置の各部の波形
を例示するタイミング図である。

【図４】図１に示される装置においてモータ出力系に異
常が生じた場合の異常パターン例を示す波形図である。

【図５】図１に示されるサブＣＰＵでなされるモータ駆
動回路出力のモニタをするための処理手順をフローチャ
ートで例示する図である。

【図６】図１に示されるメインＣＰＵでなされるモータ
駆動回路出力のモニタをするための処理手順をフローチ
ャートで例示する図である。

【図７】従来技術としての定速走行制御装置の構成を例
示する図である。

【図８】図７に示される従来装置において、モータ駆動
回路の出力をモニタする部分の構成を例示する図であ
る。

【符号の説明】

１，１′…メインＣＰＵ２，２′…サブＣＰＵ（フエールセーフ用ＣＰＵ）３，３′…負荷出力電源制御回路３１，３１′…リレー駆動回路３２，３２′…メインリレー４，４′…モータ駆動回路５′…インジケータ出力回路６，６′…定電圧回路７′…１００％デューティ検知回路

Claims

【特許請求の範囲】

【請求項１】定速走行制御状態設定時に、そのときの
車速に対応するスロットル弁開度となるようにエンジン
のスロットル弁を回動させるためのモータの駆動を制御
する負荷出力を送出する定速走行制御手段、および該負
荷出力にもとづいて該モータを駆動するモータ駆動回路
をそなえた定速走行制御装置であって、該モータ駆動回路のオン出力を該定速走行制御手段でモ
ニタし、該オン出力の連続時間が所定時間以上となった
とき、該オン出力の周期が所定時間と一致しないとき、
および該オン出力のデューティ値が該定速走行制御手段
から出力されている負荷出力のデューティ値と一致しな
いときに、異常判定がなされる手段をそなえていること
を特徴とする定速走行制御装置。
【請求項２】該定速走行制御手段の異常を検知する異
常検知手段を更にそなえ、該モータ駆動回路のオン出力
が一旦、該異常検知手段でモニタされ、該モニタにもと
づく該異常検知手段の出力が、該定速走行制御手段でモ
ニタされることを特徴とする、請求項１に記載の定速走
行制御装置。
【請求項３】該モータ駆動回路のオン出力が直接、該
定速走行制御手段でモニタされることを特徴とする、請
求項１に記載の定速走行制御装置。
【請求項４】定速走行制御状態設定時に、そのときの
車速に対応するスロットル弁開度となるようにエンジン
のスロットル弁を回動させるためのモータの駆動を制御
する負荷出力を送出する定速走行制御手段、該負荷出力
にもとづいて該モータを駆動するモータ駆動回路、およ
び該定速走行制御手段の異常を検知する異常検知手段を
そなえた定速走行制御装置であって、該モータ駆動回路のオン出力を該異常検知手段でモニタ
し、該オン出力の連続時間が所定時間以上となったと
き、および該オン出力の周期が所定時間と一致しないと
きに、異常判定がなされる手段をそなえていることを特
徴とする定速走行制御装置。