JPH05308124A - 静電的放電に対する保護構造 - Google Patents

静電的放電に対する保護構造

Info

Publication number
JPH05308124A
JPH05308124A JP4270983A JP27098392A JPH05308124A JP H05308124 A JPH05308124 A JP H05308124A JP 4270983 A JP4270983 A JP 4270983A JP 27098392 A JP27098392 A JP 27098392A JP H05308124 A JPH05308124 A JP H05308124A
Authority
JP
Japan
Prior art keywords
region
zener diode
type
conductive
electrostatic discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4270983A
Other languages
English (en)
Inventor
Athos Canclini
アトス・カンクリーニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SRL
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SRL filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH05308124A publication Critical patent/JPH05308124A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 静電的放電は集積回路を損傷しやすい。これ
を防止するための保護構造に含まれるツェナーダイオー
ドの固有の欠点は、放電電流が回路の一部に集中しやす
いことである。本発明の目的は、静電的放電に対して保
護するための保護構造を提供することである。 【構成】 エピタキシャル層中に集積された縦型のバイ
ポーラトランジスタとツェナーダイオードを含み、該縦
型トランジスタのエミッタ領域は、該トランジスタのベ
ース領域と同じタイプの導電性の環状拡散部により構成
されかつ前記ベース領域より高いドーピングレベルを有
する環状領域により囲まれている。環状領域は、ツェナ
ー接合のアバランシェ電流を遮り、かつこの電流をトラ
ンジスタのベースに均一に供給して該トランジスタの接
地されたエミッタ領域を通して危険な電流集中を効果的
に防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、取扱いの間のトリボロ
ジック効果の結果としての静電的放電により損傷される
ことのあるデバイスに電気的に接続された集積回路を静
電的放電から保護するための集積構造に関する。該構造
は単一の分離されたエピタキシャルタブ中に実現され、
縦型のバイポーラトランジスタ及びトリガリングツェナ
ーダイオードを含む。
【０００２】
【従来技術及びその問題点】集積回路を取り扱う際に、
帯電体（例えばオペレーターの人体、金属用具、パッケ
ージ等）の放電から誘導される静電的放電が集積回路の
外部ピンを損傷することがある。いわゆる「人体モデ
ル」及び「充電されたデバイスモデル」のようなこれら
の現象をシミュレートする種々の標準化されたモデルが
ある。
【０００３】集積回路を保護するために静電的放電によ
り損傷することのある外部ピンを集積デバイス又は構造
にカップリングすることが必要である。この保護デバイ
ス又は構造は特定の外部ピンに接続されかつ破壊的なブ
レークダウンを受けやすい回路の集積デバイス又は構造
を保護する。該保護構造は集積回路の通常の機能の間は
可能な限り機能しないようにしなければならず、かつ無
視できないレベルを有する静電的な条件が特定のピンに
生じたときはいつもそれを通して放電電流を誘導するこ
とにより作動しなければならない。ピンブレークダウン
に接続された集積回路の損傷を受けやすい構造の前にブ
レークダウンを受けることのできるダイオード又はその
等価構造は保護されるべきピンとグラウンドの間に接続
されている。この目的のために一般に使用されるツェナ
ーダイオードの固有の欠点は、放電電流が、接合の曲が
ったゾーンにより示される低いブレークダウン電圧のた
めブレークダウンを受ける接合の強い拡散の端部ゾーン
を通して「集中」しがちなことである。この電流「集
中」効果は半導体の限定された領域中に比較的大きい電
力消費を生じさせ、かつ付随する局所的加熱はシリコン
の溶融と保護デバイスの破壊を招く。ある場合には、サ
プライレールに通常接続される多数の接合上に放電電流
を分散させるために第２のダイオードを通してサプライ
レールにも同じピンを接続することがある。これは電流
に耐えるより多くの接合を与える。しかしこの第２のダ
イオードの配置は、ある場合には実現できないことがあ
り、かつ他の問題を生じさせる。
【０００４】
【発明の目的及び概要】従って本発明の一般的な目的
は、静電的放電（ＥＤＳ）に対して保護するための保護
構造を提供することであり、この構造は、例えば比較的
限定された幾何的大きさを有する単純なツェナー接合の
形態で容易に実現できる可能性があるが、上述の電流集
中現象及びその破壊的な結果を効果的に限定する能力も
有する。この目的及び他の利点が本発明の集積保護構造
により達成される。基本的に本発明の集積構造は、両者
とも単一の分離されたエピタキシャルなタブ中に都合良
く集積された縦型のバイポーラトランジスタとトリガリ
ングツェナーダイオードを利用する。縦型トランジスタ
のエミッタ領域は、該トランジスタのベース領域と同じ
タイプの導電性の環状拡散部により構成されかつ前記ベ
ース領域より高いドーピングレベルを有するシールドリ
ングにより囲まれている。この環状シールド領域はツェ
ナー接合のアバランシェ電流を遮り、かつこのアバラン
シェ電流をトランジスタのベースに均一に分散させて該
トランジスタの接地されたエミッタ領域の限定された領
域を通して危険な電流集中を効果的に防止する。
【０００５】（図面の簡単な説明）本発明の保護構造の
異なった特徴及び関連する利点は、引き続き添付図面を
参照しながら行う本発明の例示であるいくつかの実施例
により明らかになるであろう。図１は、本発明に従って
形成された集積保護構造概略微細図である。図２は、本
発明の保護構造の機能的な電気的ダイアグラムである。
図３は、本発明の集積保護構造の代替実施例の概略微細
図である。図４は、図３の集積構造の機能的な電気的ダ
イアグラムである。
【０００６】
【詳細な説明】図示された実施例は、ｐ−タイプの基板
上に成長したｎ−タイプのエピタキシャル層を有するよ
う形成された集積回路中で使用される保護構造の場合に
関し、これらは単なる例示であり限定することを意図し
ない。この場合の代わりに、本発明の保護集積構造は、
当業者には明瞭に理解できるように単に極性を反転する
ことにより逆のタイプの導電性のエピタキシャル層を有
するよう形成された集積回路中でも都合良く使用するこ
とができる。
【０００７】図１では、本発明の保護構造は、ｐ−タイ
プ基板２上に成長したｎ−タイプのエピタキシャル層の
エピタキシャル領域１中に形成されている。該領域１は
底部はｎ+ タイプの埋設層３により限定され横方向はｐ
−タイプの分離拡散部４により限定されている。第１の
ｎ+ タイプ領域５あるいは少なくともその一部は接続パ
ッド６の金属化層12の下に直接都合良く形成されてい
る。領域５は集積回路のＥＳＤ現象に対する保護を提供
する。前述の代わりに領域５は金属化層12に電気的に接
続されていてもよく、前記領域５も前記埋設層に深いｎ
+ （シンカー）接触領域６を通して接続されている。前
記領域５は、保護構造のトリガリングツェナーダイオー
ドの第１の「ターミナル」を構成する。図示の実施例で
は、ダイオードのカソード領域５は、後述するように図
示の実施例ではＮＰＮトランジスタである縦型のバイポ
ーラトランジスタのコレクタ領域としても機能する。ｐ
−ウェル領域のうよなプロフィールを有するｐ−タイプ
領域７は前記エピタキシャルタブ中に完全に含まれＮＰ
Ｎ縦型トランジスタのベース領域だけでなくトリガリン
グツェナーダイオードの第２のターミナル領域を構成す
る。縦型ＮＰＮトランジスタのエミッタは領域７中に形
成されかつ電気的に接地された第２のｎ+ タイプ領域８
により構成されている。
【０００８】ｐ+ タイプの環状領域９は縦型ＮＰＮトラ
ンジスタのエミッタ領域８を完全に包囲し、かつトリガ
リングダイオードのカソード領域５とアノード領域７間
のツェナー接合をブレークダウンに導くために十分な強
度を有する静電的放電間にベース領域中に注入される電
流用のシールドディストリビュータとして機能する。本
質的に前記環状領域９はベース領域７より高いドーピン
グレベルを有し、かつ２種類の機能を果たす。第１の機
能は、エミッタ接合の限定されたゾーン（曲がったゾー
ン）での電流集中を防止するためにＮＰＮ縦型トランジ
スタのベース領域中に電流をより均一に分散させること
である。第２の機能は、接合がブレークダウン条件に入
るときに領域５及び７間の接合に向けてエミッタ領域８
から加速されることの結果として起こることのある電子
の流れのためのシールドとして機能することである。
【０００９】実際に、これらの高い運動エネルギーの電
子により生ずる衝撃イオン化作用は、ｐ+ リング領域９
がないと、比較的低い電流バイアス下でも顕著な電流漏
洩とコレクタのブレークダウン電圧の低下を生じさせる
ことが見出されている。環状領域９とエミッタ領域８間
の距離は、集積回路製造技術が許す範囲で小さくするこ
とが好ましい。ｐ+ リング９によりベース領域に分散さ
れる電流はエミッタ８からの電子の注入を生じさせ、こ
れらの電子はｐ−ベース領域の下にあるｎ−エピタキシ
ャル層によりそして続いて高度に導電性であるｎ+ 埋設
層３により集められる。この作用はＮＰＮ縦型トランジ
スタの典型的な動作スキームと一致する。
【００１０】金属が、カソード領域５とアノード領域７
間の接合ゾーンから十分離れた距離のカソード−コレク
タ領域の領域と接触したままであることが重要である。
本発明の構造は放電電流をブレークダウン接合と縦型Ｎ
ＰＮトランジスタのベース−コレクタ接合上に分散させ
るという利点を提供する。縦型トランジスタ構造を通し
て流れる放電電流はブレークダウン接合ｎ+ ／ｐ- を通
して流れる電流ほど重要ではない。実際にブレークダウ
ン接合を通って流れる電流は比較的薄いｎ+ 拡散領域の
最端部に集中し、一方縦型構造を通る電流はエミッタ８
の下の全ベース−コレクタ接合エリア上に均一に分散す
る。これは保護構造に耐性と長寿命を与える。
【００１１】本発明の構造の他の利点は、ｎ+ カソード
−コレクタ領域５が完全にはｐ−ウェル領域７の上に位
置せず、部分的に該ｐ−ウェル領域７上に又部分的には
ｎ−エピタキシャル領域１上に位置していることに基づ
いている。この利点は次の通りである。特に強い放電の
間にパッド金属化層のアルミニウムの縦型「スパイク」
がカソードコンタクトの下で形成されると、そして金属
スパイクが下に位置するｎ+ 拡散部に到達したとして
も、構造には重大な損傷は生ずることがなく動作状態の
まま維持できる。図１の保護構造の機能的回路ダイアグ
ラムが図２に示されかつトリガリングツェナーダイオー
ドＤＺと縦型ＮＰＮトランジスタを含んで成っている。
【００１２】図３に概略的に示された本発明の集積保護
構造の代替実施例によると、保護構造の直列抵抗を、ｎ
+ カソード−コレクタ領域５の前に第３のｎ+ 領域10を
形成しかつこの付加的な領域10を金属コネクタ13で前記
環状ｐ+ 領域９に接続することにより減少させることが
できる。これは静電的放電の間の縦型ＮＰＮトランジス
タのトリガリングを生じさせ、そのエミッタはｐ+ 環状
領域９に短絡された付加的なｎ+ 領域10により構成され
ている。放電の間の動作は次の通りである。ｎ+ 領域10
の下に位置するｐ−層７内の抵抗の経路（Ｒ）を通って
流れることによるｎ+ ／ｐ- ツェナー接合（それぞれ領
域５及び７）のブレークダウンにより生ずる電流は前記
ｎ+ 拡散部10及びｐ−領域７間の接合の端部に順方向導
電を作りだす。ｐ−ベース領域中に注入された電子はこ
のような縦型ＮＰＮトランジスタのカソード−コレクタ
として作用するｎ+ 領域５方向へ移動する。この動作は
２種類の有利な効果を生じさせる。
【００１３】１） そこへ注入される電子により生ずる
衝撃イオン化のためアバランシェ接合（領域５及び７の
間）のブレークダウン電圧が減少する。 ２） 横型ＮＰＮ構造を通って流れる電流が最早ドリフ
ト電流だけでなく拡散電流（エミッタからコレクタへ拡
散する電子）にも起因するようになる。これは横型構造
を通る低い抵抗低下を達成し、従って放電の間の電圧減
少が保護されたピン（６）により達成される。
【００１４】上述の動作に従う静電的放電の間の図３の
集積保護構造の等価の電気的回路ダイアグラムが図４に
示されている。図示の通り該回路は横型ＮＰＮトランジ
スタ及び縦型ＮＰＮトランジスタを含んでいる。前述の
説明は例示であり限定することを意図していない。保護
範囲は特許請求の範囲及びその等価範囲により定義され
ている。
【図面の簡単な説明】
【図１】本発明に従って形成された集積保護構造概略微
細図。
【図２】本発明の保護構造の機能的な電気的ダイアグラ
ム。
【図３】本発明の集積保護構造の代替実施例の概略微細
図。
【図４】図３の集積構造の機能的な電気的ダイアグラ
ム。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 29/90 Ｄ

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 第１のタイプの導電性の単一のエピタキ
    シャル領域中に形成され、その底部が該１のタイプの導
    電性の埋設層によりかつ横方向が第２のタイプの導電性
    の分離領域により限定され、かつピンに機能的に接続さ
    れた集積回路を静電的放電から保護するための集積保護
    構造において、 該保護構造が、 ピンに電気的に接続されかつ第１のタイプの導電性の深
    い拡散コンタクト領域を通して埋設層に結合され、かつ
    ツェナーダイオードの第１のターミナル及び縦型バイポ
    ーラトランジスタのコレクタ領域を構成する第１のタイ
    プの導電性の第１の領域、 前記エピタキシャル領域中に含まれかつツェナーダイオ
    ードの第２のターミナル及び縦型トランジスタのベース
    領域を構成する第２のタイプの導電性のウェル領域、 該ウェル領域内に形成されかつ接地されかつ縦型トラン
    ジスタのエミッタ領域を構成する第１のタイプの導電性
    の第２の領域、及び前記ウェル領域中に形成されウェル
    領域のドーピングレベルより高いドーピングレベルを有
    し、前記第２の領域を囲み、ピンへの静電的放電の間に
    ツェナーダイオードのアバランシェ電流を妨げ該アバラ
    ンシェ電流を縦型トランジスタのベース領域へ分散させ
    るようにした第２のタイプの導電性の環状領域、 を含んで成る集積保護構造。
  2. 【請求項２】 前記ウェル領域中に形成され、前記第１
    の領域に面し前記環状領域に接続され、そのコレクタが
    前記第１の領域により構成されかつツェナーダイオード
    のブレークダウン電圧及び静電的放電の間に該構造を通
    る抵抗低下を減少させる横方向のバイポーラトランジス
    タのエミッタを構成する第１のタイプの導電性の第３の
    領域を更に含んで成る請求項１に記載の構造。
  3. 【請求項３】 前記環状領域が、この構造を形成するた
    めに使用される製造プロセスにより達成できる実質的に
    最小の距離により前記第２の領域から分離されている請
    求項２に記載の構造。
  4. 【請求項４】 ピンに機能的に接続された集積回路を静
    電的放電から保護するための集積保護構造において、 該保護構造が、 ピンに電気的に接続されかつツェナーダイオードの第１
    のターミナル及び縦型バイポーラトランジスタのコレク
    タ領域を構成する第１のタイプの導電性の第１の領域、 前記エピタキシャル領域中に含まれかつツェナーダイオ
    ードの第２のターミナル及び縦型トランジスタのベース
    領域を構成する第２のタイプの導電性のウェル領域、 該ウェル領域内に形成されかつ接地されかつ縦型トラン
    ジスタのエミッタ領域を構成する第１のタイプの導電性
    の第２の領域、及び前記ウェル領域中に形成され、前記
    第２の領域を囲み、ピンへの静電的放電の間にツェナー
    ダイオードのアバランシェ電流を妨げ該アバランシェ電
    流を縦型トランジスタのベース領域へ分散させるように
    した第２のタイプの導電性の環状領域、 を含んで成る集積保護構造。
  5. 【請求項５】 前記ウェル領域中に形成され、前記第１
    の領域に面し前記環状領域に接続され、そのコレクタが
    前記第１の領域により構成されかつツェナーダイオード
    のブレークダウン電圧及び静電的放電の間に該構造を通
    る抵抗低下を減少させる横方向のバイポーラトランジス
    タのエミッタを構成する第１のタイプの導電性の第３の
    領域を更に含んで成る請求項４に記載の構造。
  6. 【請求項６】 保護構造が第１のタイプの導電性の単一
    のエピタキシャル領域中に形成されている請求項４に記
    載の構造。
  7. 【請求項７】 保護構造の底部が第１のタイプの導電性
    の埋設層により限定されている請求項４に記載の構造。
  8. 【請求項８】 第１の領域が第１のタイプの導電性の深
    い拡散コンタクト領域を通して埋設層に結合している請
    求項17に記載の構造。
  9. 【請求項９】 保護構造の横方向の端部が分離領域によ
    り限定されている請求項４に記載の構造。
  10. 【請求項10】 環状領域がウェル領域のドーピングレベ
    ルより高いドーピングレベルを有している請求項４に記
    載の構造。
  11. 【請求項11】単一のｎ−エピタキシャル領域中に形成さ
    れ、その底部がｎ+ 埋設層によりかつ横方向がｐ−分離
    領域により限定され、かつピンに機能的に接続された集
    積回路を静電的放電から保護するための集積保護構造に
    おいて、 該保護構造が、 ピンに電気的に接続されかつｎ+ の深い拡散コンタクト
    領域を通して前記埋設層に接続され、かつツェナーダイ
    オードのカソード及び縦型バイポーラトランジスタのコ
    レクタを構成する第１のｎ+ 領域、 前記エピタキシャル領域中に含まれかつツェナーダイオ
    ードのアノード及び縦型トランジスタのベースを構成す
    るｐ−ウェル領域、 該ウェル領域内に形成されかつ接地されかつ縦型トラン
    ジスタのエミッタを構成する第２のｎ+ 領域、及び前記
    ウェル領域中に形成されウェル領域のドーピングレベル
    より高いドーピングレベルを有し、前記第２の領域を囲
    み、静電的放電の間にツェナーダイオードのアバランシ
    ェ電流を妨げ該アバランシェ電流を縦型トランジスタの
    ベース領域へ分散させるようにした環状ｐ+ 領域、 を含んで成る集積保護構造。
  12. 【請求項12】 前記第１の領域の前の前記ウェル領域中
    に形成され、前記環状領域に接続され、かつそのコレク
    タが前記第１の領域により構成されかつツェナー接合の
    ブレークダウン電圧及び静電的放電の間に該構造を通る
    抵抗低下を減少させる横方向のバイポーラトランジスタ
    のエミッタを構成する第３の領域を更に含んで成る請求
    項11に記載の構造。
  13. 【請求項13】 前記環状領域が、この構造を形成するた
    めに使用される製造プロセスにより達成できる実質的に
    最小の距離により前記第２の領域から分離されている請
    求項12に記載の構造。
  14. 【請求項14】 ピンに機能的に接続された集積回路を静
    電的放電から保護するための集積保護構造において、 該保護構造が、 ピンに電気的に接続されかつツェナーダイオードの第１
    のターミナル及び縦型ＮＰＮドーピングのコレクタを構
    成する第１のｎ+ 領域、 エピタキシャル領域中に含まれかつツェナーダイオード
    の第２のターミナル及び縦型トランジスタのベースを構
    成するｐ−ウェル領域、 該ウェル領域内に形成されかつ接地されかつ縦型トラン
    ジスタのエミッタを構成する第２のｎ+ 領域、及び前記
    ウェル領域中に形成され、前記第２の領域を囲み、ピン
    への静電的放電の間にツェナーダイオードのアバランシ
    ェ電流を妨げ該アバランシェ電流を縦型トランジスタの
    ベース中へ分散させるようにした環状ｐ+ 領域、 を含んで成る集積保護構造。
  15. 【請求項15】 前記ウェル領域中に形成され、前記第１
    の領域に面し前記環状領域に接続され、そのコレクタが
    前記第１の領域により構成されかつツェナーダイオード
    のブレークダウン電圧及び静電的放電の間に該構造を通
    る抵抗低下を減少させる横方向のバイポーラトランジス
    タのエミッタを構成する第３の領域を更に含んで成る請
    求項14に記載の構造。
  16. 【請求項16】 保護構造が単一のｎ−エピタキシャル領
    域中に形成されている請求項14に記載の構造。
  17. 【請求項17】 保護構造の底部がｎ+ 埋設層により限定
    されている請求項14に記載の構造。
  18. 【請求項18】 第１の領域がｎ+ の深い拡散コンタクト
    領域を通して埋設層に結合している請求項17に記載の構
    造。
  19. 【請求項19】 保護構造の横方向の端部がｐ−分離領域
    により限定されている請求項14に記載の構造。
  20. 【請求項20】 環状領域がウェル領域のドーピングレベ
    ルより高いドーピングレベルを有している請求項14に記
    載の構造。
JP4270983A 1991-09-12 1992-09-14 静電的放電に対する保護構造 Pending JPH05308124A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT91/A/0029 1991-09-12
ITVA910029A IT1253682B (it) 1991-09-12 1991-09-12 Struttura di protezione dalle scariche elettrostatiche

Publications (1)

Publication Number Publication Date
JPH05308124A true JPH05308124A (ja) 1993-11-19

Family

ID=11423149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4270983A Pending JPH05308124A (ja) 1991-09-12 1992-09-14 静電的放電に対する保護構造

Country Status (5)

Country Link
US (1) US5341005A (ja)
EP (1) EP0532481B1 (ja)
JP (1) JPH05308124A (ja)
DE (1) DE69220159T2 (ja)
IT (1) IT1253682B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282031A (ja) * 2003-02-28 2004-10-07 Renesas Technology Corp 半導体装置
JP2007103420A (ja) * 2005-09-30 2007-04-19 Mitsumi Electric Co Ltd 半導体装置
JP2010157642A (ja) * 2008-12-29 2010-07-15 New Japan Radio Co Ltd 静電破壊保護回路
JP2010258337A (ja) * 2009-04-28 2010-11-11 New Japan Radio Co Ltd 静電破壊保護回路

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0441635B1 (en) * 1990-02-09 1995-05-24 Canon Kabushiki Kaisha Ink jet recording system
US5276582A (en) * 1992-08-12 1994-01-04 National Semiconductor Corporation ESD protection using npn bipolar transistor
US5477414A (en) * 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit
EP0632505B1 (en) * 1993-07-01 1997-10-01 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno A vertical bipolar power transistor with buried base and interdigitated geometry
EP0658938B1 (en) * 1993-12-15 2001-08-08 STMicroelectronics S.r.l. An integrated circuit comprising an EEPROM cell and a MOS transistor
EP0689248B1 (en) * 1994-06-20 1998-05-13 STMicroelectronics S.r.l. Integrated device with a surface electrical field delimiting structure and relative fabrication process
US5607867A (en) * 1994-07-15 1997-03-04 Texas Instruments Incorporated Method of forming a controlled low collector breakdown voltage transistor for ESD protection circuits
EP0730300B1 (en) * 1995-02-28 2002-01-02 STMicroelectronics S.r.l. Device for the protection of an integrated circuit against electrostatic discharges
US5841169A (en) * 1996-06-27 1998-11-24 Harris Corporation Integrated circuit containing devices dielectrically isolated and junction isolated from a substrate
US5850095A (en) * 1996-09-24 1998-12-15 Texas Instruments Incorporated ESD protection circuit using zener diode and interdigitated NPN transistor
US5808342A (en) * 1996-09-26 1998-09-15 Texas Instruments Incorporated Bipolar SCR triggering for ESD protection of high speed bipolar/BiCMOS circuits
JP3436462B2 (ja) * 1996-11-01 2003-08-11 三菱電機株式会社 半導体装置
DE19743240C1 (de) 1997-09-30 1999-04-01 Siemens Ag Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE19746410C2 (de) * 1997-10-21 1999-11-25 Bosch Gmbh Robert ESD-Schutzvorrichtung für integrierte Schaltungen
DE69739267D1 (de) * 1997-12-31 2009-04-02 St Microelectronics Srl Methode und Schaltung zur Verbesserung der Eigenschaften eines ESD-Schutzes für integrierte Halbleiterschaltungen
US6236087B1 (en) * 1998-11-02 2001-05-22 Analog Devices, Inc. SCR cell for electrical overstress protection of electronic circuits
DE19950811C2 (de) * 1999-01-15 2001-09-20 Fraunhofer Ges Forschung ESD-Schutztransistor mit einstellbarer Haltespannung
EP1127377B1 (de) * 1999-01-15 2005-04-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Esd-schutztransistor
US6424013B1 (en) * 1999-07-09 2002-07-23 Texas Instruments Incorporated Body-triggered ESD protection circuit
TW469622B (en) 1999-09-13 2001-12-21 Koninkl Philips Electronics Nv Semiconductor device with ESD protection
DE10028008A1 (de) * 2000-06-06 2001-12-13 Bosch Gmbh Robert Schutzvorrichtung gegen elektrostatische Entladungen
US6472286B1 (en) * 2000-08-09 2002-10-29 Taiwan Semiconductor Manufacturing Company Bipolar ESD protection structure
EP1255301B1 (en) * 2001-04-27 2013-03-27 Imec Layout configurable electrostatic discharge device for integrated circuits
AU2003267103A1 (en) * 2002-09-11 2004-04-30 Pan Jit Americas, Inc Electrostatic discharge protection device for high speed transmission lines
US7026705B2 (en) * 2003-02-28 2006-04-11 Renesas Technology Corp. Semiconductor device with surge protection circuit capable of preventing current leakage
TW200417106A (en) * 2003-02-28 2004-09-01 Renesas Tech Corp Semiconductor device with surge protection circuit
US7074687B2 (en) 2003-04-04 2006-07-11 Freescale Semiconductor, Inc. Method for forming an ESD protection device
DE102005028919B4 (de) * 2005-06-22 2010-07-01 Infineon Technologies Ag Verfahren zum Herstellen eines elektronischen Bauelementes und elektronisches Bauelement
DE202007009699U1 (de) * 2007-07-11 2007-09-06 Infineon Technologies Ag Überspannungs-Schutzvorrichtung sowie zugehörige Schutzschaltung
US7638857B2 (en) * 2008-05-07 2009-12-29 United Microelectronics Corp. Structure of silicon controlled rectifier
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
JP6007606B2 (ja) * 2012-06-18 2016-10-12 富士電機株式会社 半導体装置
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9059324B2 (en) * 2013-06-30 2015-06-16 Texas Instruments Incorporated Bi-directional ESD diode structure with ultra-low capacitance that consumes a small amount of silicon real estate
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
US9373615B2 (en) * 2014-11-03 2016-06-21 Texas Instruments Incorporated Bipolar transistor including lateral suppression diode
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10276558B1 (en) 2017-10-30 2019-04-30 International Business Machines Corporation Electrostatic discharge protection using vertical fin CMOS technology
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264754A (ja) * 1985-05-17 1986-11-22 Mitsubishi Electric Corp 半導体集積回路装置
JPH0770709B2 (ja) * 1986-03-27 1995-07-31 株式会社東芝 半導体素子の入力保護装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282031A (ja) * 2003-02-28 2004-10-07 Renesas Technology Corp 半導体装置
JP2007103420A (ja) * 2005-09-30 2007-04-19 Mitsumi Electric Co Ltd 半導体装置
JP2010157642A (ja) * 2008-12-29 2010-07-15 New Japan Radio Co Ltd 静電破壊保護回路
JP2010258337A (ja) * 2009-04-28 2010-11-11 New Japan Radio Co Ltd 静電破壊保護回路

Also Published As

Publication number Publication date
DE69220159T2 (de) 1997-10-30
DE69220159D1 (de) 1997-07-10
IT1253682B (it) 1995-08-22
EP0532481A1 (en) 1993-03-17
ITVA910029A1 (it) 1993-03-12
EP0532481B1 (en) 1997-06-04
ITVA910029A0 (it) 1991-09-12
US5341005A (en) 1994-08-23

Similar Documents

Publication Publication Date Title
JPH05308124A (ja) 静電的放電に対する保護構造
US6194764B1 (en) Integrated semiconductor circuit with protection structure for protecting against electrostatic discharge
US9263430B2 (en) Semiconductor ESD device and method of making same
US5581104A (en) Static discharge circuit having low breakdown voltage bipolar clamp
KR100369496B1 (ko) 정전방전으로부터보호하기위한구조물을가진집적반도체회로
US5212618A (en) Electrostatic discharge clamp using vertical NPN transistor
US7732834B2 (en) Semiconductor ESD device and method of making same
US6696731B2 (en) ESD protection device for enhancing reliability and for providing control of ESD trigger voltage
JPH08511662A (ja) 集積回路のためのｓｃｒ静電放電保護
JPH0548007A (ja) 集積回路パツド用静電的放電保護デバイス及び関連する集積構造
JPH0240221B2 (ja)
US5814865A (en) Bimodal ESD protection for DRAM power supplies and SCRs for DRAMs and logic circuits
US7422952B1 (en) Method of forming a BJT with ESD self protection
US6784029B1 (en) Bi-directional ESD protection structure for BiCMOS technology
US6353237B1 (en) ESD protection circuit triggered by diode
US6717219B1 (en) High holding voltage ESD protection structure for BiCMOS technology
US7023029B1 (en) Complementary vertical SCRs for SOI and triple well processes
US6822294B1 (en) High holding voltage LVTSCR
US20020135046A1 (en) Bipolar junction transistor with high ESD robustness and low load-capacitance
KR100402337B1 (ko) Dram및로직회로용의scr및dram전원용의바이모덜esd보호회로
US6690069B1 (en) Low voltage complement ESD protection structures
JPH09326472A (ja) パッド保護ダイオード構成体
US20020079541A1 (en) Device and method for improved electrostatic discharge protection
US20070120191A1 (en) High trigger current electrostatic discharge protection device
US6147852A (en) Device for protecting an integrated circuit against electrostatic discharges