JPH0530759A - 断続通電用mos回路 - Google Patents
断続通電用mos回路Info
- Publication number
- JPH0530759A JPH0530759A JP3178539A JP17853991A JPH0530759A JP H0530759 A JPH0530759 A JP H0530759A JP 3178539 A JP3178539 A JP 3178539A JP 17853991 A JP17853991 A JP 17853991A JP H0530759 A JPH0530759 A JP H0530759A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- commutation
- time
- mos
- transistor pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
ンジスタにより構成される負荷給電回路の断続通電時の
転流動作に伴う電力損失を減少させ、同時に回路構成を
簡単化する。 【構成】MOSトランジスタで構成されたブリッジ回路
とブリッジの対向辺のMOSトランジスタ対を同時にオ
ンオフ制御するゲート制御回路を設け、一方のMOSト
ランジスタ対のオフ動作時の負荷電流の転流時間内にゲ
ート制御回路により他方のMOSトランジスタ対をオン
動作させることにより、その低いオン抵抗で転流を促進
して転流時のむだな電力消費を減少させ、かつ転流ダイ
オード等を用いる必要をなくす。
Description
パ装置のようにモータ等の誘導性負荷に流す電流をPW
M制御方式等で断続的に制御する場合に適するMOSト
ランジスタで構成される断続通電用MOS回路に関す
る。
きさを制御する際には電流を断続させながら通電率によ
り負荷電流値を制御するPWM制御方式等が一般に採用
されており、このための断続通電用回路にはトランジス
タ等をスイッチング素子とするブリッジ回路が広く利用
されるが、負荷が誘導性の場合は負荷電流を切った際の
転流用にダイオードをこれに組み込むのがふつうであ
る。以下、図2以降を参照してかかる断続通電用回路の
従来例を説明する。
ンジスタを用いた回路例であって、4個のこの例では n
pn形のバイポーラトランジスタ51〜54によりブリッジ回
路60が構成されており、通例のように図では上下側であ
るその一方の対向接続点間に電源1が,図の左右側の他
方の対向接続点間に断続通電すべき誘導性の負荷2がそ
れぞれ接続される。ブリッジ接続された4個のトランジ
スタ51〜54中の図では襷掛け状の対向辺のトランジスタ
対51と53,および他の対向辺のトランジスタ対52と54は
もちろんそれらのベースに受ける信号によりそれぞれ同
時にかつ交互にオンオフ制御される。
図(a) にトランジスタ対51と53の,同図(b) にトランジ
スタ対52と54のそれぞれの状態が示されている。また、
図の左半分が図3の負荷2に電流Iを図示の正方向に流
す時,右半分がその矢印とは反対の逆方向に流す時に対
応する。いずれの電流方向に対しても、2個のトランジ
スタ対の一方をオフ状態に保ち他方を所定の短い周期T
でオンオフ動作させ、この際の各周期T内のオン時間で
ある通電率を制御しながら負荷電流Iの大きさの実効的
な平均値を制御する。
流Iが断続され、負荷2がモータ等の誘導性である場合
は電流断時にそれに過大な逆起電力が発生するので、図
3に示すように各トランジスタ51〜54に転流ダイオード
61を並列に接続するのが通例である。例えば、トランジ
スタ対51と53をオンさせ負荷2に電流Iを図の方向に流
した後にオフさせた時に他のトランジスタ対52と54に対
応する2個の転流ダイオード61が一斉に導通して、負荷
2に流れていた電流Iをそれまでの方向のまま電源1の
方に短時間内だけ転流して負荷2のインダクタンス内の
蓄積エネルギを吸収させる。なお、電源1にはキャパシ
タがふつう含まれているので、この転流により上述のイ
ンダクタンス内のエネルギはこのキャパシタ内に少時預
けられ、次に負荷2に電流Iを同方向ないしは逆方向に
供給する際のいわば電流源として有効利用すなわち回生
される。
断続通電用回路はインバータ装置やチョッパ装置に適す
るが、騒音等の障害を軽減するには負荷電流Iの断続周
期Tを短縮するのが有利なので、最近では高周波動作が
容易なMOSトランジスタをスイッチング素子に用いる
場合が多い。本発明はかかる断続通電用MOS回路に関
し、以下その従来例を図5を参照して説明する。
うは縦形構造の数十kHzの高周波用の電力用素子を用い
てブリッジ回路80に接続する。このブリッジ回路80に対
する電源1と負荷2の接続要領は図3の場合と同じであ
る。各トランジスタ71〜74に対し原理上は転流ダイオー
ド81を並列接続するのであるが、MOSトランジスタに
は寄生ダイオード75が付随していて転流時にこれに電流
が流れるとその逆回復動作が遅れるので、それと導通方
向が逆なダイオード82を各トランジスタ71〜74に直列接
続した上でこの直列回路に対して並列に転流ダイオード
81を接続する。なお、この図5のMOS回路では負荷電
流Iの断続周期が図3の場合より短くて高速動作が必要
なので転流ダイオード81には逆回復時間が短い高速ダイ
オードを用い、かつ回路の内部損失を減少させるため直
列ダイオード82には順方向電圧が小さいショットキーバ
リアダイオードを用いるのがふつうである。
OS回路では、図3の場合と同様にブリッジ接続中の一
方の対向辺のトランジスタ対71と73,および他方の対向
辺のトランジスタ対72と74がそれらのゲートに受ける信
号によってそれぞれ図4(a)と(b) に示したと同じ態様
で同時にかつ交互にオンオフ制御される。断続周期T内
の通電率を制御して負荷電流Iを制御するのも同じであ
る。負荷電流Iを図5に示す方向に流すようにトランジ
スタ対71と73をオンさせるともちろん対応する直列ダイ
オード82が導通状態になり、これらをオフさせると他の
トランジスタ対72と74に対応する2個の転流ダイオード
81が導通して負荷電流Iを電源1の方に転流させるが、
この転流時間内では直列ダイオード82が不導通状態にな
って寄生ダイオード75に電流が流れないようにして回路
動作を速める。
路では、転流ダイオード81内にpn接合がもつ堰層電圧が
あるため、上述の転流動作の際にその順方向電圧が必ず
介在して転流が不完全になりやすい。なお、この順方向
電圧は0.5V程度ではあるが、上述の短い周期Tで繰り返
される通電の断続のつど必ず回路損失が発生するので、
回路の動作周波数が高くなるとともに回路効率の低下が
問題になって来る。
MOSトランジスタ71〜74の逆回復が遅い寄生ダイオー
ド75により転流動作速度が落ちないよう直列ダイオード
82を接続する必要があるので回路構成が複雑になり、か
つ回路効率の低下を防ぐにはこれにショットキーバリア
ダイオードを用いる必要があるのでかなり高価につきや
すい。さらに、転流ダイオード81にも高速ダイオードを
用いる必要があるのでこれも高価につく問題がある。
解決して、簡単な回路構成で負荷に対する通電断続時の
転流動作を改善できる断続通電用MOS回路を提供する
ことを目的とする。
Sトランジスタで構成され一方の対向接続点間に電源
が,他方の対向接続点間に負荷がそれぞれ接続されたブ
リッジ回路と、ブリッジの対向辺の1対のトランジスタ
を同時にオンオフさせるゲート制御回路とにより断続通
電回路を構成し、一方のトランジスタ対のオフ動作時の
転流時間内に他方のトランジスタ対をオンさせることに
より前述の目的を達成する。なお、上記のゲート制御回
路はその動作時定数をオン制御時よりオフ制御時に短く
なるように設定するのが有利であり、さらにブリッジ回
路の一方のトランジスタ対に対するオフ制御と同時に他
方のトランジスタ対に対するオン制御を開始するように
構成するのが望ましい。
なのでそのオン状態ではpn接合に伴う堰層電圧を含まな
い点に着目して、ブリッジ回路を構成するMOSトラン
ジスタを従来の転流ダイオードのかわりに使用すること
によって問題を解決するものである。すなわち、本発明
ではブリッジ回路を構成する4個のMOSトランジスタ
中の一方の対向辺のトランジスタ対がオフ動作した際の
負荷電流の転流が必要な転流時間内に、前項の構成にい
うとおり他方の対向辺のトランジスタ対をゲート制御回
路によりオンさせて転流ダイオードのかわりに利用す
る。
圧がないから従来の転流ダイオードの順方向電圧より低
いオン電圧で導通して負荷電流を転流させることができ
る。従って、本発明では転流時の回路損失が従来より減
少し、かつ転流ダイオードを省けるので回路構成が簡単
になる。なお、転流動作中のMOSトランジスタにはそ
のオン抵抗と並列に前述の寄生ダイオードが順方向に入
ることになるが、電流は当然低いオン抵抗の方に主に流
れて寄生ダイオードにはそのごく一部が流れるだけなの
で、転流動作が実際上その逆回復時間により影響される
おそれはなく、従って従来の直列ダイオードも省いて回
路構成を一層簡単化できる。
明する。図1は本発明による断続通電用MOS回路の実
施例回路とMOSトランジスタのオンオフ動作の様子
を,図2はゲート制御回路の要部の構成例と動作波形を
それぞれ示す。
用MOS回路は4個のMOSトランジスタ11〜14からな
るブリッジ回路20とゲート制御回路30により構成され、
通例のようにブリッジ回路20の図では上下の一方の対向
接続点間には例えば整流装置である直流の電源1が,図
では左右の他方の対向接続点間に例えばモータである誘
導性の負荷2がそれぞれ接続される。
リッジであって例えば負荷2が直流モータの場合その可
変速かつ可逆駆動に用いるが、負荷2が三相モータの場
合はもちろんブリッジ回路20を三相ブリッジとし、図の
負荷2をモータの各相コイルとする可変速かつ可逆駆動
用のインバータ回路として用いる。かかる負荷駆動用の
MOSトランジスタ11〜14には耐圧が数十V,電流定格
が数十Aで、使用可能周波数が数十kHzの個別素子であ
るふつうは縦形の高周波用MOSトランジスタが用いら
れる。また、図の例ではブリッジ回路20はすべてnチャ
ネル形のMOSトランジスタ11〜14で構成されている
が、電源1の正の電圧点側のMOSトランジスタ11と12
にPチャネル形を用いる場合もある。
べてnチャネル形なので、ブリッジの一方の対向辺のト
ランジスタ対11と13,および他方の対向辺のトランジス
タ対12と14はそれぞれ共通ゲート接続され、ゲート制御
回路30から与えられるゲート制御信号v1とv2をそれぞれ
共通ゲートに受けて図1(b) と(c) に示すようにオンオ
フ制御される。図ではブロックで示されたゲート制御回
路30は、このオンオフの周期Tを指定するクロックパル
スCPと各周期内の通電率等の指定データである指定信号
SDを受けるPWM制御回路と, その出力に基づきゲート
制御信号v1とv2を発する図2(a) に示すようなゲート駆
動回路とを含む。
とv2を受ける一方のトランジスタ対11, 13と他方のトラ
ンジスタ対12, 14のオンオフの様子をそれぞれ示すもの
で、図4の場合と同様にその左半分が同図(a) の負荷電
流Iを図示のとおり正方向に流す場合, 右半分が図とは
逆方向に流す場合にそれぞれ対応する。前者の場合、一
方のトランジスタ対11, 13はゲート制御信号v1を受けて
図1(b) に示すようにオンオフ動作する。もちろん、こ
のオンオフの周期Tとそれに対するオン時間の比である
通電率はゲート制御信号v1により指定される。例えば、
周期TはMOSトランジスタを20kHzで動作させる場合
50μsで、通電率は本発明の場合ふつうどおりではある
が例えば0〜50%の範囲内で指定するのがよい。
11, 13のオフ動作時に負荷電流Iを転流させるために、
図1(b) に示すように他方のトランジスタ対12, 14をゲ
ート制御信号v2によりそれで指定される時間内オン動作
させる。負荷電流Iの転流に要する時間は負荷2のイン
ダクタンス等の回路定数によってもちろん異なるが、上
述の周期Tがこの転流時間tfより元々かなり長めに設定
されているので、この実施例ではトランジスタ対12, 14
を転流のためにオンさせる時間を転流時間tfと同じに設
定され、ふつうはこのように設定するのが転流効果を高
める上で有利である。さらに、この実施例では、負荷2
への断続通電側のトランジスタ対11, 13をオフ制御する
と同時に転流側のトランジスタ対12, 14に対するオン制
御を開始させる。かかる転流開始のタイミングは転流の
促進上望ましく、かつゲート制御回路30の構成を簡単化
できる点で有利である。
り、図1(a) の負荷2内にそれまで図の方向に流れてい
た負荷電流Iはその方向のまま両トランジスタ12と14の
オン抵抗を介して負荷2のインダクタンス内の蓄積エネ
ルギが消失するまで電源1の方に還流される。これによ
り、誘導性負荷2内の蓄積エネルギは前に図3で説明し
たように電源1内のキャパシタ等に一旦預けられて次に
負荷2に電流Iを供給する際に回生される。
Sトランジスタ12と14は従来の転流ダイオードの順方向
電圧よりも低いオン電圧で導通して、堰層電圧による制
約を受けることなく負荷電流Iを転流させる。例えば、
12Vの電源1から給電される断続通電用MOS回路をイ
ンバータとして単相の負荷2を駆動する場合、従来の図
5の回路では1個の転流ダイオード81あたり 0.5Vの順
方向電圧があるので、2個で1Vの電圧損失が転流時に
発生するが、図1の場合はMOSトランジスタ11〜14に
60Vの耐圧のものを用いたとしてオン抵抗が20mΩ程度
なので、転流時の電流を10Aとすると1個あたり 0.2
V, 2個で 0.4Vの電圧損失でよく、従来の半分程度以
下に回路損失を低減できる。
14内ではそのオン抵抗と並列に寄生ダイオード15が順方
向に入るが、転流時の電流は堰層電圧がない低いオン抵
抗の方にのみ流れて寄生ダイオード15にはごく一部が流
れるだけなので、転流動作が寄生ダイオード15の逆回復
時間の影響を受けるおそれはほとんどない。
動作を説明したが、もちろん右半分についてもトランジ
スタ対11, 13とトランジスタ対12, 14のオンオフ状態が
逆になるだけで動作は全く同じなので説明を省略する。
なお、図1(a) を従来の図5と比べるとわかるように、
本発明回路では従来必要であった転流ダイオード81と直
列ダイオード82が省けるので構成が格段に簡易化され
る。
のゲート駆動回路の構成例と動作を説明する。図2(a)
は符号10が付されたMOSトランジスタとゲート制御回
路30内のそのゲート駆動部分を示す。周知のように、M
OSトランジスタ10はゲート電圧vにより可変なゲート
キャパシタンスをもち、かつ本発明では短い周期T内に
転流動作を含めたオンオフ動作を繰り返すので、キャパ
シタンスの電圧依存性に則した転流に有利な波形をゲー
ト電圧vに与えるのが望ましく、図2のゲート駆動回路
ではオフ制御の時定数をオン制御時より短く設定する。
と, 抵抗32とダイオード33の直列回路を並列接続してな
り、ダイオード33はゲートを正の電圧に充電する際に非
導通で放電時に導通する方向に挿入される。図2(b) は
ゲート駆動回路にnチャネル形MOSトランジスタ10の
オン制御時に正の電圧Vgを与えてゲートキャパシタンス
を充電する際のゲート電圧vを示す。電圧Vgを与えた時
刻t0の直後はキャパシタンスが小さいので充電が急速に
進み、ゲート電圧vは短時間後の時刻t1に電圧Vtに達す
るが、キャパシタンスが大きくなる時刻t2まではほぼ一
定で、それ以降は抵抗31と大なキャパシタンスで決まる
時定数で緩やかに上昇し、時刻t3でMOSトランジスタ
10が完全オンの状態になる電圧Vgに達する。
御時にゲート駆動回路への電圧Vgを消失させてキャパシ
タンスを放電させる際のゲート電圧vの波形を示す。電
圧Vgを切った時刻t0の直後のキャパシタンスは大きいが
ダイオード33が導通するのでそれと抵抗31と32の並列抵
抗値で決まる時定数で急速に放電されてゲート電圧vは
比較的短時間後の時刻t1に電圧Vtに下がり、暫く一定値
を保った後の時刻t2にキャパシタンスが小さくなるので
ごく短時間後の時刻t3に0にまで落ちてMOSトランジ
スタ10が完全オフの状態になる。なお、図2(b) と(c)
のゲート電圧vの波形がほぼ一定値である時刻t1〜t2の
間はMOSトランジスタ10がオフからオンの状態に, あ
るいは逆にオンからオフの状態に移る時間である。
路では、その抵抗31と32の合成抵抗をオフ制御時に負荷
2に過大な逆起電力が生じない程度に設定し、かつもち
ろん場合によりかなり異なるが例えば抵抗32を抵抗31の
2〜3分の1程度に設定して図2(c) のt0〜t3のオフ動
作時間が同図(b) のt0〜t3の例えば1μs程度のオン動
作時間の半分かこれを若干下回るようにするのが、図1
の回路の転流時の動作を速める上で有利である。すなわ
ち、これによって図1のMOSトランジスタ対11, 13の
オフ動作を速めてMOSトランジスタ対12, 14への転流
を促進することができるからである。
ば転流側のトランジスタ対12, 14に対するゲート制御信
号v2の立ち上がりも短くすればよいことになるが、オフ
動作中のトランジスタ対11, 13のオフ抵抗がまだ充分に
立ち上がらない内に、転流側のトランジスタ対12, 14の
オン抵抗があまり早く低くなり過ぎると電源1が短絡さ
れたに近い状態になって大きな短絡阻止が発生するおそ
れがあるので、これを防止するため転流側へのゲート制
御信号v2の立ち上がりをオフ動作側へのゲート制御信号
v1の立ち下がりより回路条件に則した程度に遅らせるの
が有利になる。図2の実施例では、このようにして合理
的に転流動作を速めながら図1の回路の動作速度を向上
することができる。
は、一方の対向接続点間に電源が,他方の対向接続点間
に断続通電すべき誘導性負荷がそれぞれ接続されたMO
Sトランジスタで構成されたブリッジ回路と、ブリッジ
の対向辺のMOSトランジスタ対をそれぞれ同時にオン
オフ制御するゲート制御回路とにより断続通電回路を構
成して、一方のMOSトランジスタ対のオフ動作時の負
荷電流の転流時間内に他方のMOSトランジスタ対をゲ
ート制御回路によりオン制御することにより、次の効果
を得ることができる。
を従来の転流ダイオードのかわりに利用することによ
り、転流ダイオードの順方向電圧より低いオン電圧で負
荷電流を転流させて転流動作時の回路損失を減少させる
ことができる。 (b) ブリッジ回路のMOSトランジスタを転流ダイオー
ドのかわりに活用することにより回路構成を簡単化する
ことができ、かつ転流ダイオードの逆回復時の電力損失
をなくすことができる。 (c) 転流動作中にMOSトランジスタの寄生ダイオード
を低いオン抵抗でほぼ短絡することによりそれに流れる
電流を減少させ、寄生ダイオードの逆回復時間が転流動
作に与える悪影響をなくすことができるので、従来の直
列ダイオードを省いて回路構成を一層簡単化することが
できる。 (d) MOSトランジスタの低いオン抵抗を利用して回路
の転流動作を促進することにより、断続通電回路の動作
速度を高めてより高い周波数で動作させることができ、
例えばモータに給電するインバータとして使用する場合
に従来より正確な正弦波形の断続電流をモータに通電さ
せることができる。
ョッパ装置の断続通電用MOS回路に適用して、転流に
伴う回路内のむだな電力損失を減少させ、回路構成を簡
易化して装置を合理化し、さらには装置の性能を高める
効果を有するもので、本発明の実施によりこれら装置技
術の一層の発展に貢献することができる。
示し、同図(a) はその回路図、同図(b) と(c) はMOS
トランジスタのオンオフ波形図である。
部の構成例を示し、同図(a) はその回路図、同図(b) と
(c) はMOSトランジスタに対するそれぞれオン制御時
とオフ制御時のゲート電圧の波形図である。
電用回路の回路図である。
トランジスタのオンオフ波形図である。
MOS回路の回路図である。
Claims (3)
- 【請求項1】MOSトランジスタで構成され一方の対向
接続点間に電源が,他方の対向接続点間に断続通電すべ
き誘導性負荷がそれぞれ接続されたブリッジ回路と、ブ
リッジの対向辺の1対のMOSトランジスタを同時にオ
ンオフさせるゲート制御回路とを備え、一方のMOSト
ランジスタ対のオフ動作時の負荷電流の転流時間内に他
方のMOSトランジスタ対をゲート制御回路によってオ
ン制御するようにしたことを特徴とする断続通電用MO
S回路。 - 【請求項2】請求項1に記載の回路において、ゲート制
御回路のオフ制御時の時定数がそのオン制御時の時定数
よりも短く設定されたことを特徴とする断続通電用MO
S回路。 - 【請求項3】請求項1または2に記載の回路において、
一方のMOSトランジスタ対のオフ制御と同時に他方の
MOSトランジスタ対のオン制御を開始するようにした
ことを特徴とする断続通電用MOS回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17853991A JP3269092B2 (ja) | 1991-07-19 | 1991-07-19 | 断続通電用mos回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17853991A JP3269092B2 (ja) | 1991-07-19 | 1991-07-19 | 断続通電用mos回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0530759A true JPH0530759A (ja) | 1993-02-05 |
JP3269092B2 JP3269092B2 (ja) | 2002-03-25 |
Family
ID=16050250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17853991A Expired - Fee Related JP3269092B2 (ja) | 1991-07-19 | 1991-07-19 | 断続通電用mos回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3269092B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009165298A (ja) * | 2008-01-09 | 2009-07-23 | Denso Corp | 多相回転機の制御装置 |
US8395338B2 (en) | 2008-01-09 | 2013-03-12 | Denso Corporation | Control system for multiphase electric rotating machine |
WO2018198900A1 (ja) * | 2017-04-25 | 2018-11-01 | 東海工業ミシン株式会社 | 穿孔装置 |
US11099112B2 (en) | 2017-04-20 | 2021-08-24 | Lg Ei.Fctronics Inc. | Dust measurement device and method |
-
1991
- 1991-07-19 JP JP17853991A patent/JP3269092B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009165298A (ja) * | 2008-01-09 | 2009-07-23 | Denso Corp | 多相回転機の制御装置 |
JP4513863B2 (ja) * | 2008-01-09 | 2010-07-28 | 株式会社デンソー | 多相回転機の制御装置 |
US8395338B2 (en) | 2008-01-09 | 2013-03-12 | Denso Corporation | Control system for multiphase electric rotating machine |
US8593092B2 (en) | 2008-01-09 | 2013-11-26 | Denso Corporation | Control system for multiphase electric rotating machine |
US11099112B2 (en) | 2017-04-20 | 2021-08-24 | Lg Ei.Fctronics Inc. | Dust measurement device and method |
WO2018198900A1 (ja) * | 2017-04-25 | 2018-11-01 | 東海工業ミシン株式会社 | 穿孔装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3269092B2 (ja) | 2002-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Park et al. | A self-boost charge pump topology for a gate drive high-side power supply | |
US5399908A (en) | Apparatus and method for forced sharing of parallel MOSFET switching losses | |
US8390241B2 (en) | Motor drive based on III-nitride devices | |
US5710698A (en) | Delta connected resonant snubber circuit | |
JP4903214B2 (ja) | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 | |
US20090296441A1 (en) | Semiconductor Power Switch | |
JPWO2009044602A1 (ja) | ゲート駆動回路 | |
EP0365618A1 (en) | ELECTRONIC CONTROL CIRCUIT, ELECTRONICALLY SWITCHED MOTOR SYSTEM AND RELATED METHODS. | |
JPH05211780A (ja) | Pwmモードでモータドライバにおける電力散逸を減少させるための同期整流方法 | |
US20070126383A1 (en) | Motor drive device and drive method | |
CN113765341B (zh) | 一种驱动器、电机驱动电路及动力系统 | |
US20190222108A1 (en) | Dc inverter having reduced switching loss for paralleled phase leg switches | |
US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
US7592852B2 (en) | Methods for controlling driving circuits | |
WO2007091374A1 (ja) | 同期整流型フォワードコンバータ | |
US9705423B1 (en) | Controlled bootstrap driver for high side electronic switching device | |
JP5935768B2 (ja) | 駆動制御装置 | |
JPH0530759A (ja) | 断続通電用mos回路 | |
JP4506276B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
US6208541B1 (en) | PWM inverter apparatus | |
JP2021180562A (ja) | 駆動回路内蔵型パワーモジュール | |
JP2001045740A (ja) | パワー半導体素子の駆動回路 | |
JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
JP2009159696A (ja) | スイッチング電源装置 | |
JPH0226813B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |