JPH05307193A - アクティブマトリクス表示装置およびその駆動方法 - Google Patents

アクティブマトリクス表示装置およびその駆動方法

Info

Publication number
JPH05307193A
JPH05307193A JP13586492A JP13586492A JPH05307193A JP H05307193 A JPH05307193 A JP H05307193A JP 13586492 A JP13586492 A JP 13586492A JP 13586492 A JP13586492 A JP 13586492A JP H05307193 A JPH05307193 A JP H05307193A
Authority
JP
Japan
Prior art keywords
pixel
electrode
tft
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13586492A
Other languages
English (en)
Other versions
JP3119935B2 (ja
Inventor
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP13586492A priority Critical patent/JP3119935B2/ja
Priority to US08/051,686 priority patent/US5734453A/en
Publication of JPH05307193A publication Critical patent/JPH05307193A/ja
Application granted granted Critical
Publication of JP3119935B2 publication Critical patent/JP3119935B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0219Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【目的】 TFTを有するアクティブマトリクス液晶表
示装置のような静電表示装置において、ゲイトパルスの
オフによって生じるΔVを削減するための駆動方法およ
び表示装置の構造を提供する。 【構成】 ゲイト線と画素電極間の容量をC1 とし、画
素容量をCLCとしたとき、ゲイトパルスがVG だけ下が
ったときに、対向電極の電位をC1 G /CLCだけ上昇
させることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置等の、静
電表示装置、特にアクティブマトリクスを有する表示装
置に関する。
【0002】
【従来の技術】近年、液晶ディスプレー駆動のためのア
クティブマトリクスがさかんに研究され、また、実用化
されている。アクティブ素子としては、画素に1つの導
電型の薄膜トランジスタ(TFT)を使用したものが提
案されている。このようなアクティブマトリクス回路
は、図2(A)に示すような画素電極と対向電極の間に
液晶をはさんだコンデンサーを多数形成し、それぞれの
TFTによって、このコンデンサーに出入りする電荷を
制御するものであった。画像を安定に表示する為には、
このコンデンサーの両極の電圧が一定に保たれることが
要求されていたが、いくつかの理由によって困難があっ
た。
【0003】その理由の1つは、TFTのゲイト電極と
画素電極との寄生容量によってゲイト信号が画素電位と
容量結合し、電圧が変動する現象(ΔV)であった。す
なわち、ΔVは、ゲイトパルス(信号電圧)をVG 、画
素容量をCLC(並列に挿入される補助容量等を含む)、
ゲイト電極と画素電極の寄生容量をC1 としたときに
は、 ΔV=C1 G /(CLC+C1 ) で表され、C1 がCLCに比べて大きければΔVがはなは
だしく大きくなり、図2(B)に示すように、液晶に印
加される電圧VLCが交流化によって非対称となり、フリ
ッカーや液晶材料の劣化をもたらした。
【0004】
【発明が解決しようとする課題】従来は、このようなΔ
Vを除去するために、図2(C)に示すように、あらか
じめデータ信号VD をΔVだけ高く設定して、結果的に
LCを対称とすることが提案されている。しかし、この
場合にはデータが正のときと負のときで、ゲイト電極と
ソース/ドレイン間の電位差が異なり、駆動能力に違い
が生じてしまうという問題があった。すなわち、図2
(C)の例では、データが負の場合には、ゲイト電極と
ソースおよびドレインとの電位差は、データが正の場合
のものよりも大きく、したがって、データが正のときと
負のときで画素の充電の状況が異なり、結果的に液晶に
かかる電圧が非対称なままであるという欠点を有してい
た。
【0005】
【問題を解決するための手段】そもそもΔVは、TFT
のON/OFFの動作において、ゲイト電極にのみパル
スが印加されるから生じるものである。もし、TFTの
他の電極にも適切な電圧の変動が施されれば、ゲイトパ
ルスの画素電極に対する寄与は打ち消されてしまう。ド
レイン側(データ─側)の電位は変動させることができ
ないが、ソース側(画素電極側)の電位は変動させるこ
とが可能である。本発明人はこのことに気付き、画素電
極の対向電極の電位をゲイトパルスに同期させて入力す
ることによって、ΔVをキャンセルできることに気がつ
いた。
【0006】すなわち、ゲイト電極と画素電極間の寄生
容量をC1 、画素電極の容量をCLCとし、平常状態(非
選択状態)の画素の対向電極の電位をV0 、ゲイト電極
のパルスの波高をVG 、ゲイト電極にパルスが切れると
きの対向電極の電位をVS としたときには、画素電極の
データ側の電位の変動ΔVは、 ΔV = −(C1 G +CLC(VS −V0 )/(C1 +CLC) となる。もし、VS =V0 であれば、これは従来と同じ
で、データ信号をΔVだけ下げることとなる。しかし、
S −V0 =−C1 1 /CLCという条件が満たされれ
ばΔVは0となる。例えば、C1 =CLCならば、VS
0 =V1 とすればΔVは、互いに打ち消しあって0で
ある。このように、本発明はΔVに対抗する電圧上昇を
つくり出し、これによってΔVを打ち消すという意味で
積極的な方法である。
【0007】さらに本発明人の考察によれば、ゲイトパ
ルスと対向電極のパルスは正確に同期しなくとも、ゲイ
トパルスが切れた後に、第2の配線のパルスが切れるよ
うに設計してあれば、一時的に画素電極の電位が変動す
ることはあっても、同期した場合と同じ効果が得られる
ことがわかった。パルスの開始時に関しては、ゲイトパ
ルスの方が速くても遅くてもよい。なぜならば、ΔVは
ゲイトパルスのOFF時に生じるからである。
【0008】上記のようにゲイトパルスに同期して対向
電極にパルスを送るには、従来のような一様な電極は適
さない。すなわち、ゲイト電極に平行にストライプ状に
配線を有する対向電極が形成されることが望まれる。こ
れは、例えば、ストライプ状の透明導電膜でもよいが、
配線抵抗を下げるという目的からは、アルミニウムのよ
うな低抵抗の金属配線を形成し、それに透明電極を接続
するという構成の方が望ましい。いずれにしてもこれら
の配線・電極の終端はドライバーに接続され、ゲイトパ
ルスと同期した信号が送られる。
【0009】また、このことは少々のTFTの寄生容量
はそれが設計事項として盛り込めれば何ら問題がないと
いうことを意味する。従来の方法(図2)では、当該画
素を駆動するゲイト線に画素電極を重ねるなどというこ
とは、寄生容量を著しく増加させるということで禁じ手
とされてきたが、本発明は従来の因習を打ち破る画期的
なものである。このことは後で詳細に説明するように、
開口率を向上させるうえで理想的なものである。という
のも、従来はゲイト電極・配線と画素電極の寄生容量が
問題となっていたので、画素電極はできるだけTFTや
ゲイト配線から離れるように形成され、結果的に有効に
活用されない面積がかなりあったからである。特に1画
素に割り当てられる面積が小さくなった場合には、開口
率が低下してゆく傾向がある。
【0010】もし、画素電極が非常に小さな場合を考え
ると、画素の容量自体は極めて小さなものとなる。一
方、TFTのサイズを小さくすることは技術的に困難で
あるので、寄生容量は変わらないであろう。その場合に
は、V1 とVS −V0 の比率を制御することによって最
小のΔVを得ることが出来る。例えば、C1 :CLC
1:2の場合にはV1 :VS −V0 =2:−1とすれば
よい。
【0011】例えば、セルフアライン方式を採用できな
いアモルファスシリコンTFT等では、寄生容量はかな
り大きくなるが、そのばらつきはかなりの精度で制御で
きる。例えば、10%以内とできる。これをC1 とし、
一方、対向電極の容量も精度よく、例えばC1 の5倍に
形成することも出来る。従来の方法では、ΔV=(0.
17±0.017)V1 である。しかし、本発明を適用
して、V2 =−0.2V1 とすれば、ΔV=±0.01
7V1 である。すなわち、ΔVのばらつきは本発明を適
用してもしなくても変わらないが、ΔVの大きさそのも
のは10分の1以下(平均的には0)に削減することが
できた。
【0012】以上の説明では、対向電極に印加する信号
はゲイトパルスと逆極性であることが必要とされるが、
このことは、ゲイトパルスが正であれば対向電極の信号
が負であることをのみ意味するのではない。すなわち、
本発明では、対向電極に印加される最適な信号の波高
は、非選択時の対向電極の電位に−C1 1 /C2 だけ
の電位を加えたものである。つまり、本発明では逆の極
性とは、ゲイトパルスの電位の遷移する方向と逆の方向
に向かうことを意味している。したがって、例えば、非
選択時のゲイトと対向電極の電位がそれぞれ、0V、1
0Vで、選択時のゲイト線の電位が8Vになれば、対向
電極の電位は10V以下になることは要求されるが、負
になることは必ずしも要求されない。
【0013】本発明を実施するための回路の構成は図1
の(A)に示したようにできる。ここで、C1 は、ゲイ
ト線と画素電極間に寄生的あるいは意図的に形成された
容量であり、CLCは画素容量である。
【0014】一方、従来の方法では、図2(A)に示さ
れるように、対向電極は全ての箇所で一定の電位に保持
されるように構成されていたが、本発明ではこれをゲイ
ト線に平行にストライプ状に形成して、Xn ’、
n+1 ’とし、それぞれ独立に駆動できるようにする。
【0015】このような回路の動作は図1(B)に示さ
れる。画素(TFT)を駆動する目的でゲイト線に印加
されるパルスとΔVをキャンセルする目的で画素の対向
電極に印加されるパルスに時間的なずれがある場合に
は、一時的に電圧が変動するが、ただちに本来の状態に
復帰する。したがって、このような電圧の変動が画像に
与える影響は極めて軽微であり、視覚的には判別しえな
いものである。
【0016】
【実施例】図1(C)に本実施例で作製した回路の上面
から見た概略図を示す。この回路は図1(A)に示すも
のと同じで、その動作は図1(B)に示される方法によ
っておこなえばよい。
【0017】図において、101はゲイト線である。ま
た、102はデータ線である。また、104は画素電極
であり、103は逆スタガー型のアモルファスシリコン
TFTである。このアモルファスシリコンTFTはセル
フアライン法を採用しないで形成し、結果として、ソー
スやドレインとゲイト電極は大きく重なるように設計さ
れている。この幾何学的な重なりとそのばらつきは予め
設計事項として盛り込まれているものである。これらの
配線と素子、電極は第1の基板上に形成される。一方、
それと対抗する第2の基板上には図の斜線部分(10
5)で示したようなストライプ状の透明導電膜が複数
個、ゲイト線に平行に形成されている。このストライプ
状の電極は、第1の基板の画素電極104との間に容量
を形成する。
【0018】
【発明の効果】以上のように、本発明によって、ΔVを
キャンセルすることができた。このような積極的な方法
によってΔVの効果を取り除くことは従来にはなく、そ
の意味で画期的な発明であると言える。実施例の記述
は、アモルファスシリコンTFTで良く使用される逆ス
タガー型のTFTに関するものであったが、ポリシリコ
ンTFTでよく使用されるプレーナー型のTFTであっ
ても同じ効果が得られることは明らかである。
【0019】さらに、本発明では、アクティブマトリク
スの具体的な動作方法については記述しなかったが、従
来のアナログ階調方式以外に、本発明人らの発明である
デジタル階調方式(例えば、特願平3−163873に
記述される)によって階調表示をおこなうことも何ら差
し障りがあるわけではない。
【図面の簡単な説明】
【図1】 本発明のアクティブマトリクスの回路配置図
および回路図ならびに駆動例を示す。
【図2】 従来のアクティブマトリクスの回路図ならび
に駆動例を示す。
【符号の説明】
101 ゲイト線 102 データ線 103 TFT 104 画素電極 105 対向電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 1つの画素に少なくとも1つのTFTを
    有し、TFTのゲイト電極はゲイト線に接続され、ま
    た、TFTのソースもしくはドレインのいずれかはデー
    タ線に接続された画素電極を複数個有するアクティブマ
    トリクス型の第1の基板と、ストライプ状の電極を複数
    個有する第2の基板とを有し、前記第2の基板のストラ
    イプ状の電極は、前記第1の基板のゲイト電極に平行と
    なるように向かい合わされたことを特徴とするアクティ
    ブマトリクス表示装置。
  2. 【請求項2】 1つの画素に少なくとも1つのTFTを
    有し、TFTのゲイト電極はゲイト線に接続され、ま
    た、TFTのソースもしくはドレインのいずれかはデー
    タ線に接続された画素電極を複数個有するアクティブマ
    トリクス型の第1の基板上に設けられたゲイト線と第2
    の基板上に設けられたストライプ状の電極とが平行にな
    るように配列し、第1の基板上のゲイト線に印加される
    パルスに同期して、前記第2の基板上のストライプ状電
    極にパルス信号が印加されることを特徴とする表示装置
    の駆動方法。
  3. 【請求項3】 1つの画素に少なくとも1つのTFTを
    有し、TFTのゲイト電極はゲイト線に接続され、ま
    た、TFTのソースもしくはドレインのいずれかはデー
    タ線に接続された画素電極を有する第1の基板と、前記
    第1の基板のゲイト線に平行な配線を有する第2の基板
    とを有する表示装置において、前記第1の基板上のゲイ
    ト線にパルスが印加されている間には、前記第2の基板
    の対応する配線にも逆相の電圧が印加されることを特徴
    とする表示装置の駆動方法。
JP13586492A 1992-04-28 1992-04-28 表示装置の駆動方法 Expired - Lifetime JP3119935B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13586492A JP3119935B2 (ja) 1992-04-28 1992-04-28 表示装置の駆動方法
US08/051,686 US5734453A (en) 1992-04-28 1993-04-23 Electro-optical device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13586492A JP3119935B2 (ja) 1992-04-28 1992-04-28 表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JPH05307193A true JPH05307193A (ja) 1993-11-19
JP3119935B2 JP3119935B2 (ja) 2000-12-25

Family

ID=15161551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13586492A Expired - Lifetime JP3119935B2 (ja) 1992-04-28 1992-04-28 表示装置の駆動方法

Country Status (2)

Country Link
US (1) US5734453A (ja)
JP (1) JP3119935B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3338281B2 (ja) * 1996-03-19 2002-10-28 株式会社東芝 液晶表示パネル
JPH09258169A (ja) * 1996-03-26 1997-10-03 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3618066B2 (ja) * 1999-10-25 2005-02-09 株式会社日立製作所 液晶表示装置
JP2006119590A (ja) * 2004-09-24 2006-05-11 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
KR101838731B1 (ko) * 2017-06-30 2018-03-14 박모란 구강치료를 받는 환자용 위생 커버

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697887A (en) * 1984-04-28 1987-10-06 Canon Kabushiki Kaisha Liquid crystal device and method for driving the same using ferroelectric liquid crystal and FET's
FR2571526B1 (fr) * 1984-08-22 1991-02-08 Canon Kk Panneau d'affichage et son procede de commande
JPS61204681A (ja) * 1985-03-07 1986-09-10 キヤノン株式会社 液晶パネル
JPH03168617A (ja) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd 表示装置の駆動方法
JPH04116620A (ja) * 1990-09-07 1992-04-17 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
US5734453A (en) 1998-03-31
JP3119935B2 (ja) 2000-12-25

Similar Documents

Publication Publication Date Title
US5757444A (en) Electro-optical device and method of driving the same
EP0622772B1 (en) Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays
US5831605A (en) Liquid crystal display device with stabilized common potential
US5627557A (en) Display apparatus
KR100443219B1 (ko) 액티브 매트릭스 장치 및 디스플레이 장치
US7088330B2 (en) Active matrix substrate, display device and method for driving the display device
US6020870A (en) Liquid crystal display apparatus and driving method therefor
JPH09269511A (ja) 液晶装置、その駆動方法及び表示システム
US7084842B2 (en) Apparatus and method for driving liquid crystal display device
JPH07311390A (ja) 液晶表示装置
US5369512A (en) Active matrix liquid crystal display with variable compensation capacitor
US6225968B1 (en) Method and system for addressing LCD including diodes
KR100257242B1 (ko) 액정표시장치
US7728804B2 (en) Liquid crystal display device and driving method thereof
JP2001194685A (ja) 液晶表示装置
US6693681B1 (en) Electro-optical device and method of driving the same
JPH05307193A (ja) アクティブマトリクス表示装置およびその駆動方法
JP2503266B2 (ja) 薄膜トランジスタマトリクス
US6329976B1 (en) Electro-optical display device with temperature-dependent drive means
JP3245733B2 (ja) 液晶表示装置およびその駆動方法
JP3089675B2 (ja) 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法
JPH06138486A (ja) 液晶表示装置及びその駆動方法
JPH1184417A (ja) アクティブマトリックス型液晶表示素子及びその駆動方法
JP3255992B2 (ja) アクティブマトリクス型の表示装置の表示方法
JPH07120720A (ja) 液晶表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081013

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081013

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 12