JPH05304465A - 分周クロック発生回路及び画面表示装置 - Google Patents

Abstract

(57)【要約】 【目的】外付けコンデンサが不要で、完全に１チップ化
することが可能な構成の分周クロック発生回路及びこの
回路を有する画面表示装置を実現する。 【構成】フリップフロップ２１，２２とＯＲゲート２５
を設け、基本クロックＡの立上がりで反転する信号Ｄ
と、立下がりで反転する信号Ｅとの論理和を分周クロッ
クＦとする。さらに、フリップフロップ１３とＡＮＤゲ
ート１４とにより同期信号Ｂの開始端でリセットパルス
Ｃを出力し、フリップフロップ２１，２２をリセットす
る。そうすると、同期信号Ｂに応じて許容範囲内で同期
する分周クロックＦを、外付けコンデンサを用いずに発
生することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、分周クロック発生回
路及び画面表示装置に関し、詳しくは、同期信号を受け
てその同期信号に同期させるべく位相の変化する分周ク
ロック、例えば、テレビやビデオカメラ等の映像表示装
置におけるスーパーインポーズ用のドットクロックなど
を、基本クロックから生成する分周クロック発生回路及
びこの回路を有する画面表示装置に関する。

【０００２】

【従来の技術】テレビ等においてはチャンネル番号や時
刻等の文字を受信映像に重ねて表示するスーパーインポ
ーズ機能の採用がほぼ一般的になってきている。このス
ーパーインポーズのときに、文字等のドットパターンを
出力するタイミング信号であるドットクロックは、受信
映像のタイミング信号である例えば水平同期信号に、同
期させる必要がある。もし同期しないと文字の表示され
る画面上の位置が定まらず、文字が左右に揺れ動いてし
まうからである。同様に、垂直同期信号に同期しないと
上下に揺れ動いてしまう。

【０００３】かかる同期の要件を満足するドットクロッ
ク発生回路としては、例えば、ＬＣ発振器とＮＡＮＤゲ
ートにより発振ループを成し、そのＮＡＮＤゲートの１
つの入力端子に同期信号を受ける構成の発振回路があ
る。この回路では、同期信号の開始端に同期して発振が
開始し、ＬＣ発振器により周期が定められる。しかし、
この回路は、サイズの大きなＬＣ発振器を要するばかり
でなく、温度変化の影響を受けてドットクロックの周期
が変動しやすいという問題を抱えており、不都合であ
る。

【０００４】また、ＬＣ発振器を水晶発振器に置き換え
たドットクロック発生回路も考えられる。この回路で
は、同期信号の開始端に同期して発振が開始し、しか
も、水晶発振器により周期が正確に保たれる。しかし、
この回路は原理的には優れているが、高価で大きなサイ
ズの水晶発振器を要するため、実際の映像表示装置では
採用されるに至っていない。そこで、映像信号受信など
のための基本クロックの発生回路が既に存在しているこ
とに着目し、その正確な基本クロックを分周すること
で、比較的にコストをかけずに代わりの回路を構成する
ことが行われる。

【０００５】図４は、そのような回路の従来例であり、
同期信号に応じる分周クロック発生回路のブロック図で
ある。ここで、１０は逓倍回路、１１，１２，１３はフ
リップフロップ、１４はＡＮＤゲートである。逓倍回路
１０は、コンデンサ１０ａと抵抗１０ｂとからなる充放
電回路等を有して、基本クロックＡの立上がり及び立下
がりを検出し、その度に逓倍クロックＡ’を出力する。
よって、逓倍クロックＡ’は基本クロックＡの２倍の周
波数となる（図５の信号波形Ａ，Ａ’参照）。

【０００６】フリップフロップ１３とＡＮＤゲート１４
からなる回路は、リセットパルス発生回路の具体例であ
り、水平同期信号などの同期信号Ｂを受けてその立上が
りでフリップフロップ１３がリセットパルスＣを発生す
る。そして、フリップフロップ１１，１２が共にリセッ
トされたことを検出したゲート回路１４の出力によりフ
リップフロップ１３がリセットされることでリセットパ
ルスＣの出力が停止する（図５の信号波形Ｂ，Ｃ参
照）。

【０００７】フリップフロップ１１は、逓倍クロック
Ａ’をクロック入力として受けその立上がりで出力値を
反転させることで、逓倍クロックＡ’の半分の周波数す
なわち基本クロックＡと同じ周波数の、立上がりで反転
する信号Ｄを発生する（図５の信号波形Ｄ参照）。フリ
ップフロップ１２は、立上がりで反転する信号Ｄをクロ
ック入力として受けその立上がりで出力値を反転させる
ことで、基本クロックＡの半分の周波数の分周クロック
Ｆを発生する（図５の信号波形Ｆ参照）。

【０００８】このような構成のもとで、この分周クロッ
ク発生回路は、常に基本クロックＡから半分の周波数の
分周クロックＦを発生し続ける。そこに、同期信号Ｂを
受けると、リセットパルスＣが出力されてフリップフロ
ップ１１，１２が初期化されるので、その出力信号であ
る立上がりで反転する信号Ｄ，分周クロックＦも初期化
されることとなる。そうすると、必ず次の逓倍クロック
Ａ’の立上がりのタイミングで（図５の信号波形Ａ’，
Ｄ，Ｆに亙る一点鎖線部分参照）、立上がりで反転する
信号Ｄが出力され、引き続いて分周クロックＦも出力さ
れる。

【０００９】したがって、同期信号Ｂの開始端から分周
クロックＦの開始端までの時間（図５のＴ）は、逓倍ク
ロックＡ’のある立上がりから次の立上がりまでの時間
間隔を越えないから、逓倍クロックＡ’の周期すなわち
基本クロックの半周期よりも小さい。言い換えると、こ
の分周クロック発生回路が基本クロックＡから発生する
分周クロックＦは同期信号Ｂに応じて位相が同期化され
るが、その同期のばらつきの程度は基本クロックＡの半
周期以下である。

【００１０】また、図６に、同期信号Ｂに同期した分周
クロックＦを基本クロックＡから発生するこの分周クロ
ック発生回路を有する画面表示装置を示す。ここで、３
０は画像表示処理ＩＣ（ＯＳＤ）であり、これは、分周
クロックＦをドットクロックとして受けてスーパーイン
ポーズの処理を行うＩＣである。このＩＣによりスーパ
ーインポーズされたビデオ信号はディスプレイ上に表示
される。

【００１１】

【発明が解決しようとする課題】このように、従来の分
周クロック発生回路は、完全な同期のとれる発振回路で
はなく基本クロックの半周期以下のばらつきを容認する
回路構成を採用している。これは、この程度のばらつき
であれば画面上のちらつきとして認識されないという経
験則に基づくものである。一方、基本クロックは、規格
等から固定されており、通常の映像表示装置では約１
４．３ＭＨｚである。よって、具体的には、約３５ｎｓ
がばらつきの許容範囲である。この許容条件を満たすた
めに、従来はコンデンサとゲート回路からなる逓倍回路
を介して一旦周波数を上げて約３５ｎｓの周期の逓倍ク
ロックを生成し、それをフリップフロップで分周した信
号をそのクロックのタイミングで同期信号にほぼ同期さ
せることで回路を実現していることは上述の通りであ
る。

【００１２】こうすることで水晶発振器やＬＣ発振器の
追加が不要となるので、この回路構成によりコストやサ
イズ等の制約をクリアしようとしている。しかし、競争
の激しいテレビ等においてはコストダウンの要求が強
く、また、ビデオカメラ等においてはコストダウンに加
えて小形化の要求も極めて強く、単に水晶発振器やＬＣ
発振器を節約しただけでは不十分である。したがって、
さらなる要求に答えるためには、高集積化による回路の
１チップ化という技術的手段が図られることとなる。

【００１３】ところが、逓倍回路を用いた従来の構成の
分周クロック発生回路では、コンデンサを必要とするた
め、いかに高集積化を進めても回路基板上にＩＣの他に
外付け部品をも搭載しなければならない。このことは、
組立てコストがそれ以上には下がらないことを意味し、
好ましくない。また、コンデンサはその容量や特性が経
時変化しやすく、論理ＩＣに比較すると遥かに信頼性が
低い部品であり、コンデンサで時定数を定める回路の構
成は、それを採用した装置の長期信頼性の面からも問題
がある。この発明の目的は、このような従来技術の問題
点を解決するためのものであって、完全に１チップ化す
ることが可能な構成の分周クロック発生回路を実現し、
もって、映像表示装置等のコスト低減及び性能向上に貢
献することにある。

【００１４】

【課題を解決するための手段】この目的を達成するため
のこの発明の分周クロック発生回路の構成は、同期信号
に応じた位相の分周クロックを基本クロックから生成す
るために、前記同期信号を受け、その立上がりでリセッ
トパルスを発生するリセットパルス発生回路と、前記リ
セットパルスをリセット入力として受けて出力値が初期
化され、前記基本クロックをクロック入力として受けて
その立上がりで出力値が反転する第１のフリップフロッ
プと、前記リセットパルスをリセット入力として受けて
出力値を初期化され、前記基本クロックをクロック入力
として受けてその立下がりで出力値の反転する第２のフ
リップフロップと、第１のフリップフロップの出力と第
２のフリップフロップの出力とを受けて、それらの論理
和（又は論理積）を前記分周クロックとして出力するゲ
ート回路と、を備えるものである。

【００１５】また、先の目的を達成するためのこの発明
の画面表示装置の構成は、上記の分周クロック発生回路
を有するものである。

【００１６】

【作用】このような構成のこの発明の分周クロック発生
回路及びこの回路を有する画面表示装置では、第１のフ
リップフロップの分周出力である立上がりで反転する信
号、および、第２のフリップフロップの分周出力である
立下がりで反転する信号は、基本クロックの半分の周波
数を有し、かつ、これらの信号の位相は基本クロックの
半周期だけずれている。よって、これらの論理和（又は
論理積）である分周クロックは、定常状態では、デュー
ティ比が５０％以外の、基本クロックの半分の周波数の
信号として生成される。したがって、逓倍クロックの発
生をしなくてよい。

【００１７】そこに、同期信号を受けると、リセットパ
ルス発生回路からリセットパルスが出力されて第１，第
２のフリップフロップが共に初期化されるので、立上が
りで反転する信号、立下がりで反転する信号、さらに分
周クロックも初期化されることとなる。そうすると、次
の基本クロックの立上がりか立下がりか何れか早い方の
タイミングで、立上がりで反転する信号か立下がりで反
転する信号か何れか一方が出力され、基本クロックの半
周期遅れで何れか他方が出力される。

【００１８】したがって、分周クロックは同期信号の開
始端直後の基本クロックの立上がりか立下がりか何れか
早い方のタイミング（又はそれから基本クロックの半周
期遅れのタイミング）から始まるので、同期信号の開始
端から分周クロックの開始端までの時間のばらつきは基
本クロックの半周期よりも小さい。つまり、分周クロッ
クは同期信号に応じて位相が同期化されるが、その同期
のばらつきの程度は基本クロックの半周期以下であり、
十分に実用可能範囲にある。その結果、この発明では、
逓倍クロックを発生させないのでその回路を構成する外
付けのコンデンサが不要となり、ゲート素子とフリップ
フロップで回路が実現できるので、分周クロック発生回
路を完全に１チップ化することが可能となる。

【００１９】

【実施例】以下、この発明の構成の分周回路の一実施例
について、図面を参照しながら詳細に説明する。図１
は、この発明の、同期信号に応じる分周クロック発生回
路のブロック図であり、従来例の図３に対応するもので
ある。また、図２は、その回路の動作を説明するための
各信号の波形例である。ここで、１３，２１，２２はフ
リップフロップ、１４はＡＮＤゲート、２５はゲート回
路の具体例としてのＯＲゲートである。フリップフロッ
プ１３とＡＮＤゲート１４から構成されるリセットパル
ス発生回路は従来と同様であり、同期信号Ｂを受けると
リセットパルスＣを発生する（図２の信号波形Ｂ，Ｃ参
照）。

【００２０】フリップフロップ２１は、基本クロックＡ
をクロック入力として受けその立上がりで出力値を反転
させることで、基本クロックＡの半分の周波数を有す
る、立上がりで反転する信号Ｄを発生する（図４の信号
波形Ｄ参照）。フリップフロップ２２は、基本クロック
Ａをクロック入力として受けその立下がりで出力値を反
転させることで、基本クロックＡの半分の周波数を有す
る、立下がりで反転する信号Ｅを発生する（図４の信号
波形Ｅ参照）。ＯＲゲート２５は、立上がりで反転する
信号Ｄと立下がりで反転する信号Ｅを受けて、これらの
論理和をとった信号を分周クロックＦとして発生する
（図４の信号波形Ｆ参照）。

【００２１】このように逓倍回路を用いない回路構成と
したことにより、外付けコンデンサが不要となるので、
分周クロック発生回路を完全に１チップ化することがで
きる。そうすると、部品点数が減少した分だけ組立てコ
ストが下がって生産性が向上し、しかも、信頼性の低い
コンデンサを排除した分だけ信頼性が向上する。次に、
このような構成の下で、この発明の分周クロック発生回
路が、動作条件を満足することを示す。

【００２２】フリップフロップ２１の出力信号である立
上がりで反転する信号Ｄは基本クロックＡの立上がりで
変化し、フリップフロップ２２の出力信号である立下が
りで反転する信号Ｅは基本クロックＡの立下がりで変化
することから、これらの信号の位相は基本クロックの半
周期だけずれることになる（図２の信号波形Ａ，Ｄ，Ｅ
参照）。よって、ＯＲゲート２５でこれらの論理和をと
ると、デューティ比が５０％以外の分周クロックＦが発
生する（図２の信号波形Ｆ参照）。立上がりで反転する
信号Ｄと立下がりで反転する信号Ｅはともに基本クロッ
クＡの半分の周波数を有する信号であるから、定常状態
では、分周クロックＦも基本クロックＡの半分の周波数
の信号である。

【００２３】この周波数の分周クロックＦが生成されて
いるときに、同期信号Ｂを受けると、リセットパルスＣ
が出力されてフリップフロップ２１，２２が共に初期化
されるので、立上がりで反転する信号Ｄ、立下がりで反
転する信号Ｅ、さらに分周クロックＦも初期化されるこ
ととなる（図２の信号波形Ｂから信号波形Ｄ，Ｅに至る
矢印参照）。そうすると、次の基本クロックＡの立上が
りか立下がりか何れか早い方のタイミングで、立上がり
で反転する信号か立下がりで反転する信号か何れか一方
が出力される（図２は立上がりの場合の例である。信号
波形Ａ，Ｄ，Ｆに亘る一点鎖線部分参照）。さらに、基
本クロックＡの半周期遅れで何れか他方が出力される。

【００２４】したがって、分周クロックＦは同期信号Ｂ
の開始端直後の基本クロックＡの立上がりか立下がりか
何れか早い方のタイミングから始まるので、同期信号Ｂ
の開始端から分周クロックＦの開始端までの時間（図２
におけるＴ）のばらつきは基本クロックＡの半周期より
も小さい。つまり、この分周クロック発生回路が基本ク
ロックＡから発生する分周クロックＦは同期信号Ｂに応
じて位相が同期化されるが、その同期のばらつきの程度
は基本クロックＡの半周期すなわち約３５ｎｓ以下であ
る。この値は、経験則に照らして、映像表示装置等に十
分に実用可能なものである。なお、図１の実施例ではＯ
Ｒゲート２５により分周クロックＦを生成しているが、
このゲートはＡＮＤゲートであってもよく、その場合に
は、分周クロックＦの発生タイミングが基本クロックＡ
の半周期分だけ常に遅れるだけで、その作用効果は全く
同様である。

【００２５】また、図３に、逓倍回路を用いることなく
同期信号Ｂに同期した分周クロックＦを基本クロックＡ
から発生するこの分周クロック発生回路２０を有する画
面表示装置を示す。ここで、３１は画像表示処理用のＩ
Ｃ（ＯＳＤ）であり、これは、分周クロックＦをドット
クロックとして受けてスーパーインポーズの処理を行
う。従来のコンデンサを用いた逓倍方法では分周クロッ
クＦの周期が温度によって変化することから、この分周
クロックＦを受けるＩＣ３１に関して、かかる温度特性
をも考慮して十分に余裕を持った設計が必要とされた。

【００２６】これに対し、この発明の分周クロック発生
回路２０では、上述の如くコンデンサ等が不要で、温度
特性による不都合がない。そこで、発明の表示装置で
は、分周クロックの温度特性を考慮する必要がなく、Ｉ
Ｃ３１の設計が容易である。特に、クロックが安定した
分だけ処理速度に余裕が生じて、設計が容易あるいは回
路が簡易になる。そして、このＩＣ３１によりスーパー
インポーズ処理されたビデオ信号がディスプレイ上に表
示される。

【００２７】

【発明の効果】以上の説明のとおり、この発明の構成の
分周クロック発生回路及びこの回路を有する画面表示装
置では、逓倍クロックを発生させる回路が不要となるた
め、外付けコンデンサを必要としないので、その回路全
体の完全な１チップ化が実現可能である。その結果、回
路基板上に搭載すべき外付け部品が減って組立てコスト
が下がり、また、経時変化しやすくて信頼性の低い部品
が減って回路の信頼性が向上するという効果がある。

【図面の簡単な説明】

【図１】この発明の構成の、同期信号に応じる分周クロ
ック発生回路のブロック図である。

【図２】この発明の構成の分周クロック発生回路におけ
る信号の波形例である。

【図３】この発明の構成の画面表示装置のブロック図で
ある。

【図４】従来の、同期信号に応じる分周クロック発生回
路のブロック図である。

【図５】従来の分周クロック発生回路における信号の波
形例である。

【図６】従来の画面表示装置のブロック図である。

【符号の説明】

１０ 逓倍回路 １１，１２，１３ フリップフロップ １４ ＡＮＤゲート ２０ 分周クロック発生回路 ２１，２２，２３ フリップフロップ ２５ ＯＲゲート ３０，３１ 画面表示処理ＩＣ Ａ 基本クロック Ｂ 同期信号 Ｃ リセットパルス Ｄ 立上がりで反転する信号 Ｅ 立下がりで反転する信号 Ｆ 分周クロック

Claims (2)

【特許請求の範囲】
1. 【請求項１】同期信号に応じた位相の分周クロックを基
   本クロックから生成する分周クロック発生回路におい
   て、 前記同期信号を受けその立上がりでリセットパルスを発
   生するリセットパルス発生回路と、前記リセットパルス
   をリセット入力として受けて出力値が初期化され前記基
   本クロックをクロック入力として受けてその立上がりで
   出力値が反転する第１のフリップフロップと、前記リセ
   ットパルスをリセット入力として受けて出力値が初期化
   され前記基本クロックをクロック入力として受けてその
   立下がりで出力値が反転する第２のフリップフロップ
   と、第１のフリップフロップの出力と第２のフリップフ
   ロップの出力とを受けてそれらの論理和（又は論理積）
   を前記分周クロックとして出力するゲート回路と、を備
   えることを特徴とする分周クロック発生回路。
2. 【請求項２】同期信号に応じた位相の分周クロックを基
   本クロックから生成する分周クロック発生回路を有する
   画面表示装置において、 前記同期信号を受けその立上がりでリセットパルスを発
   生するリセットパルス発生回路と、前記リセットパルス
   をリセット入力として受けて出力値が初期化され前記基
   本クロックをクロック入力として受けてその立上がりで
   出力値が反転する第１のフリップフロップと、前記リセ
   ットパルスをリセット入力として受けて出力値が初期化
   され前記基本クロックをクロック入力として受けてその
   立下がりで出力値が反転する第２のフリップフロップ
   と、第１のフリップフロップの出力と第２のフリップフ
   ロップの出力とを受けてそれらの論理和（又は論理積）
   を前記分周クロックとして出力するゲート回路と、を備
   える分周クロック発生回路を有することを特徴とする画
   面表示装置。