JPH05304192A - 半導体ウェーハおよびその検査方法 - Google Patents

半導体ウェーハおよびその検査方法

Info

Publication number
JPH05304192A
JPH05304192A JP10718092A JP10718092A JPH05304192A JP H05304192 A JPH05304192 A JP H05304192A JP 10718092 A JP10718092 A JP 10718092A JP 10718092 A JP10718092 A JP 10718092A JP H05304192 A JPH05304192 A JP H05304192A
Authority
JP
Japan
Prior art keywords
pellets
power supply
semiconductor wafer
pellet
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10718092A
Other languages
English (en)
Inventor
Minoru Yano
稔 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP10718092A priority Critical patent/JPH05304192A/ja
Publication of JPH05304192A publication Critical patent/JPH05304192A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】半導体ウェーハにおける複数ペレットを同時に
測定する。 【構成】半導体ウェーハ1上の複数ペレット2の電源ピ
ン用パッド4を、スクライブ領域3上のアルミ配線5に
よって電気的に接続する。更に、個々の電源ピン用パッ
ド4とペレット内部の電源用アルミ配線5を多結晶シリ
コンで形成されたフューズ6で電気的に接続する。 【効果】半導体ウェーハ試験時には複数ペレット2のう
ちいずれかのペレットの電源ピン用パッド4に電圧を供
給すれば、複数ペレット2を同時に測定することができ
る。また、複数ペレット2のうち電源とグランド間がシ
ョートしているペレットがある場合、そのペレットのフ
ューズ6は溶断されるため、他のペレットには影響が及
ばずに安定した測定ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体ウェーハおよびそ
の検査方法に関する。
【0002】
【従来の技術】従来、半導体ウェーハにおける複数個の
ペレットを同時に測定する場合の方法として、一つの方
法は、一個一個のペレットに対して独立した複数の外部
電源により電圧を供給していた。もう一つの方法は、単
一の外部電源から複数ペレットへ、測定治具の配線によ
って分割させて電圧を供給していた。
【0003】
【発明が解決しようとする課題】上述した従来の試験方
法では、個々のペレットに対して独立した複数の電源か
ら電圧を供給する場合、同時に測定できるペレットの個
数は、テスター等の測定装置が有する電源の数によって
制約されてしまうという問題点があった。
【0004】一方、単一の電源から複数ペレットへ、測
定治具の配線によって分割させて電圧を供給する場合、
測定ペレットの中で一個でも電源とグランド間がショー
トしていると、過大な電流が流れてしまい、他のペレッ
トへ正常な電圧が供給できなくなってしまう。従って、
例えば測定ペレット一個一個についてショートしていな
いかどうかのチェックを行ない、ショートしているペレ
ットを選択的に電源から切り離すなどの方法を用いるた
め、測定装置または測定治具を改造しなければならない
という問題点があった。
【0005】
【課題を解決するための手段】本発明の特徴は、複数の
ペレットがスクライブ領域を介してマトリックス状に配
列された半導体ウェーハにおいて、前記複数のペレット
の特定パッドどうしを前記スクライブ領域上の金属配線
によって電気的に接続し、前記特定パッドとペレット内
部の配線を多結晶シリコンで形成されたフューズによっ
て接続した半導体ウェーハにある。
【0006】本発明の他の特徴は、複数のペレットがス
クライブ領域を介してマトリックス状に配列された半導
体ウェーハの検査方法において、前記複数のペレットの
特定パッドどうしを前記スクライブ領域上の金属配線に
よって電気的に接続し、前記特定パッドとペレット内部
の配線を多結晶シリコンで形成されたフューズによって
接続し、単一の外部電源の電圧を前記複数ペレットの各
特定パッドに同時に供給して該複数ペレットを同時に測
定する半導体ウェーハの検査方法にある。
【0007】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例のLSI半導体ウェーハの
外観を示す平面図である。又、図2(a)は図1の電源
ピン用パッド4とフューズ6およびその近傍を示す平面
図であり、図2(b)は図2(a)のA−A部の断面図
である。
【0008】図2(b)において、シリコン基板7の上
に酸化膜8を形成させ、その表面に多結晶シリコンを成
長させこれをパターニングしてフューズ6を形成する。
次に層間絶縁膜9を成長させ、フューズ6の両端を露出
させるコンタクト孔11をあける。更にペレット2の内
部回路の電源用アルミ配線5と電源ピン用パッド4を同
時に形成する。このとき、ペレット内の電源用アルミ配
線15とフューズ6は電気的に接続される。そしてカバ
ー絶縁膜10を成長させて開口を形成させてパッド4を
露出させる。
【0009】一方、図1,図2(a)に示されるよう
に、スクライブ領域3では隣接する複数ペレット2の電
源ピン用パッド4が、電源用アルミ配線5によって電気
的に接続される。従って、ウェーハ試験時には複数ペレ
ット2のうち、いずれかのペレットの電源ピン用パッド
4に電圧を供給すれば、複数ペレット2を同時に測定す
ることができる。スクライブ領域3上のアルミ配線5は
ペレットの内部回路の電源用アルミ配線15,パッド4
と同時にパターニング形成される。
【0010】ここで、複数ペレット2のうち電源とグラ
ンド間がショートしているペレットがある場合、そのペ
レットには過大な電流が流れるためフューズ6が溶断さ
れ、以後電圧は供給されなくなる。
【0011】
【発明の効果】以上説明したように本発明は、複数ペレ
ットの特定パッド同士を、スクライブ領域でアルミ配線
によって電気的に接続しているため、単一の外部電源よ
り電圧を印加して複数ペレットの同時測定を行なうこと
ができる。従って、測定装置が有する電源の数に制約さ
れず、同時に測定できるペレットの個数が増加するた
め、ウェーハ当たりの測定時間を短縮できるという効果
を有する。
【0012】また、それぞれのペレット内では、特定パ
ッドとアルミ配線を多結晶シリコンで形成されたフュー
ズによって電気的に接続しており、あるペレットで過大
な電流が流れてもフューズが溶断されるため、他のペレ
ットに影響が及ばなく、安定した測定ができるという効
果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の半導体ウェーハを示す平面
図である。
【図2】図1に示した電源ピン用パッドおよびフューズ
ならびにその近傍を示す図であり、(a)は平面図、
(b)は(a)のA−A部における断面図である。
【符号の説明】
1 ウェーハ 2 ペレット 3 スクライブ領域 4 電源ピン用パッド 5,15 電源用アルミ配線 6 フューズ 7 シリコン基板 8 酸化膜 9 層間絶縁膜 10 カバー絶縁膜 11 コンタクト孔

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数のペレットがスクライブ領域を介し
    てマトリックス状に配列された半導体ウェーハにおい
    て、前記複数のペレットの特定パッドどうしを前記スク
    ライブ領域上の金属配線によって電気的に接続し、前記
    特定パッドとペレット内部の配線を多結晶シリコンで形
    成されたフューズによって接続したことを特徴とする半
    導体ウェーハ。
  2. 【請求項2】 前記金属配線はアルミ配線であることを
    特徴とする請求項1に記載の半導体ウェーハ。
  3. 【請求項3】 複数のペレットがスクライブ領域を介し
    てマトリックス状に配列された半導体ウェーハの検査方
    法において、前記複数のペレットの特定パッドどうしを
    前記スクライブ領域上の金属配線によって電気的に接続
    し、前記特定パッドとペレット内部の配線を多結晶シリ
    コンで形成されたフューズによって接続し、単一の外部
    電源の電圧を前記複数ペレットの各特定パッドに同時に
    供給して該複数ペレットを同時に測定することを特徴と
    する半導体ウェーハの検査方法。
  4. 【請求項4】 前記金属配線はアルミ配線であることを
    特徴とする請求項3に記載の半導体ウェーハの検査方
    法。
JP10718092A 1992-04-27 1992-04-27 半導体ウェーハおよびその検査方法 Withdrawn JPH05304192A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10718092A JPH05304192A (ja) 1992-04-27 1992-04-27 半導体ウェーハおよびその検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10718092A JPH05304192A (ja) 1992-04-27 1992-04-27 半導体ウェーハおよびその検査方法

Publications (1)

Publication Number Publication Date
JPH05304192A true JPH05304192A (ja) 1993-11-16

Family

ID=14452502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10718092A Withdrawn JPH05304192A (ja) 1992-04-27 1992-04-27 半導体ウェーハおよびその検査方法

Country Status (1)

Country Link
JP (1) JPH05304192A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109270420A (zh) * 2017-07-17 2019-01-25 上海和辉光电有限公司 晶圆测试的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109270420A (zh) * 2017-07-17 2019-01-25 上海和辉光电有限公司 晶圆测试的方法

Similar Documents

Publication Publication Date Title
US6320201B1 (en) Semiconductor reliability test chip
JP2004006857A (ja) 集積回路チップ及びそれの製造方法
JPH07169807A (ja) 半導体ウェハ
JP3395304B2 (ja) 半導体集積回路の検査方法
JPH05304192A (ja) 半導体ウェーハおよびその検査方法
JPH11243120A (ja) 半導体装置およびその製造方法
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JP3202669B2 (ja) 電気的特性測定方法
JP3093216B2 (ja) 半導体装置及びその検査方法
JPS618939A (ja) 半導体装置
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JPH0496343A (ja) 半導体装置
JPH01319956A (ja) 半導体集積回路
JP2855884B2 (ja) 半導体装置
US20080122446A1 (en) Test pattern
JPH04287944A (ja) 半導体素子の電気特性評価方法
JPH0262947B2 (ja)
TW563220B (en) Method for picking defected dielectric in semiconductor device
JP2972473B2 (ja) 半導体装置
JPH027449A (ja) 半導体装置
JPH0637159A (ja) 半導体素子の選別方法
JPH0128506B2 (ja)
JPH03200347A (ja) 不揮発性メモリ装置の測定方法
JPS61190950A (ja) 半導体装置
JP2006112967A (ja) 接合抵抗値測定用半導体チップおよび半導体チップの接合抵抗値測定方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990706