JPH05300161A - Ｆｄｄｉコネクション時間監視方式 - Google Patents
Ｆｄｄｉコネクション時間監視方式Info
- Publication number
- JPH05300161A JPH05300161A JP4101377A JP10137792A JPH05300161A JP H05300161 A JPH05300161 A JP H05300161A JP 4101377 A JP4101377 A JP 4101377A JP 10137792 A JP10137792 A JP 10137792A JP H05300161 A JPH05300161 A JP H05300161A
- Authority
- JP
- Japan
- Prior art keywords
- line status
- state
- line
- fddi
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＦＤＤＩリング上が不安定な状態
にあるときでもＣＰＵに大きな負担をかけずにリングの
確立作業を行うことにある。 【構成】 ＦＤＤＩネットワーク上の各ステーション
は、ラインを通して入力される現在のラインステータス
が規定ラインステータスのとき現在のラインステータス
に状態遷移するステートマシン２１と、前記入力される
現在の所定のラインステータスの受信時間を測定する測
定手段２４と、現在のラインステータスとステートマシ
ンの出力とから両ステータスの変化を判断するとラッチ
信号を送出して前回ラインステータスをレジスタ２３に
保持し、また前記測定手段でラインステータスの受信時
間が所定時間を越え、かつ、両ステータスの変化を条件
として、状態遷移した現在のラインステータスをレジス
タに保持する状態遷移判断手段２２とを設けたコネクシ
ョン時間監視方式である。
にあるときでもＣＰＵに大きな負担をかけずにリングの
確立作業を行うことにある。 【構成】 ＦＤＤＩネットワーク上の各ステーション
は、ラインを通して入力される現在のラインステータス
が規定ラインステータスのとき現在のラインステータス
に状態遷移するステートマシン２１と、前記入力される
現在の所定のラインステータスの受信時間を測定する測
定手段２４と、現在のラインステータスとステートマシ
ンの出力とから両ステータスの変化を判断するとラッチ
信号を送出して前回ラインステータスをレジスタ２３に
保持し、また前記測定手段でラインステータスの受信時
間が所定時間を越え、かつ、両ステータスの変化を条件
として、状態遷移した現在のラインステータスをレジス
タに保持する状態遷移判断手段２２とを設けたコネクシ
ョン時間監視方式である。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＦＤＤＩ（fibe
r distributed data interface）ネットワークなどに利
用されるＦＤＤＩコネクション時間監視方式に係わり、
特にＦＤＤＩリングの電源立上げ時に隣接ステーション
間で順次データを適正に転送できるか否かを確認する技
術を設けたＦＤＤＩコネクション時間監視方式に関す
る。
r distributed data interface）ネットワークなどに利
用されるＦＤＤＩコネクション時間監視方式に係わり、
特にＦＤＤＩリングの電源立上げ時に隣接ステーション
間で順次データを適正に転送できるか否かを確認する技
術を設けたＦＤＤＩコネクション時間監視方式に関す
る。
【０００２】
【従来の技術】この種のＦＤＤＩリング型ネットワーク
には多数のステーションが設けられているが、これらの
ステーションがそれぞれ単にデータを転送しても、その
ネットワークを構成するリングが適切に確立していなけ
れば全くデータの無駄な転送となり、ネットワークが混
乱状態を起こしてしまう。
には多数のステーションが設けられているが、これらの
ステーションがそれぞれ単にデータを転送しても、その
ネットワークを構成するリングが適切に確立していなけ
れば全くデータの無駄な転送となり、ネットワークが混
乱状態を起こしてしまう。
【０００３】そこで、従来、ＦＤＤＩステーションの電
源立上げ時、ＦＤＤＩステーションが隣接するステーシ
ョンとデータ以外のラインシンボルを用いてハンドシェ
ィク方式によってリングの確立を行う，いわゆるＦＤＤ
Ｉコネクションマネジメント（以下、ＣＭＴと略称す
る）方式を採用し、隣接ステーション間で相互にコネク
ション管理（ＰＣＭ：Physical Connection Management
＝物理コネクション管理）の状態変化の有無を判断
し、受信側ラインの状態（以下、ラインステータスと指
称する）に変化があったとき、割り込みによりＣＰＵに
通知する方式をとっている。
源立上げ時、ＦＤＤＩステーションが隣接するステーシ
ョンとデータ以外のラインシンボルを用いてハンドシェ
ィク方式によってリングの確立を行う，いわゆるＦＤＤ
Ｉコネクションマネジメント（以下、ＣＭＴと略称す
る）方式を採用し、隣接ステーション間で相互にコネク
ション管理（ＰＣＭ：Physical Connection Management
＝物理コネクション管理）の状態変化の有無を判断
し、受信側ラインの状態（以下、ラインステータスと指
称する）に変化があったとき、割り込みによりＣＰＵに
通知する方式をとっている。
【０００４】従って、ＣＰＵは、割り込みによって受け
たラインステータスの変化が予め定めた状態になってい
るか否かを判断し、適正であれば別のラインシンボルを
用いて同様にラインステータスの変化があるごとにＣＰ
Ｕに通知し、同様に状態変化の適正か否かを判断してい
る。
たラインステータスの変化が予め定めた状態になってい
るか否かを判断し、適正であれば別のラインシンボルを
用いて同様にラインステータスの変化があるごとにＣＰ
Ｕに通知し、同様に状態変化の適正か否かを判断してい
る。
【０００５】そして、２つの隣接ステーション間でコネ
クションが適正であると判断したとき、引き続き、当該
２つの隣接ステーションのうちの１つのステーションと
別の隣接するステーションとの間で相互にラインシンボ
ルを送信し、同様にコネクション状態が適正であるか否
かを判断する。このようにして全部のステーション間で
コネクション状態が適正であると判断したとき、初めて
完全なリングが確立し、データ転送が可能な状態にな
る。
クションが適正であると判断したとき、引き続き、当該
２つの隣接ステーションのうちの１つのステーションと
別の隣接するステーションとの間で相互にラインシンボ
ルを送信し、同様にコネクション状態が適正であるか否
かを判断する。このようにして全部のステーション間で
コネクション状態が適正であると判断したとき、初めて
完全なリングが確立し、データ転送が可能な状態にな
る。
【０００６】
【発明が解決しようとする課題】しかしながら、以上の
ようなリングの確立方法では、ラインステータスが変化
するごとに割り込みによりＣＰＵに通知するので、ＦＤ
ＤＩリング上が不安定な状態にあるときにはラインステ
ータスの頻繁な変化によって割り込みが多発し、このた
めＣＰＵは割り込み処理に専念しなければならず、負荷
増によって処理不能となり、さらにリングの確立作業が
スムーズに進まない問題がある。
ようなリングの確立方法では、ラインステータスが変化
するごとに割り込みによりＣＰＵに通知するので、ＦＤ
ＤＩリング上が不安定な状態にあるときにはラインステ
ータスの頻繁な変化によって割り込みが多発し、このた
めＣＰＵは割り込み処理に専念しなければならず、負荷
増によって処理不能となり、さらにリングの確立作業が
スムーズに進まない問題がある。
【０００７】本発明は以上のような問題を改善するため
になされたもので、ＦＤＤＩリング上が不安定な状態に
あるときでもＣＰＵに大きな負担をかけずにリングの確
立作業を行いうるＦＤＤＩコネクション時間監視方式を
提供することを目的とする。
になされたもので、ＦＤＤＩリング上が不安定な状態に
あるときでもＣＰＵに大きな負担をかけずにリングの確
立作業を行いうるＦＤＤＩコネクション時間監視方式を
提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１に対応する発明
は上記課題を解決するために、ＦＤＤＩネットワーク上
に複数のステーションが接続され、隣接する２つのステ
ーションが順次ラインシンボルを送信しながら両ステー
ション間のラインを確立していくＦＤＤＩネットワーク
において、
は上記課題を解決するために、ＦＤＤＩネットワーク上
に複数のステーションが接続され、隣接する２つのステ
ーションが順次ラインシンボルを送信しながら両ステー
ション間のラインを確立していくＦＤＤＩネットワーク
において、
【０００９】各ステーションは、相手側ステーションか
らラインを通して入力される現在のラインステータスが
規定のラインステータスのときに当該現在のラインステ
ータスに状態遷移するステートマシンと、前記ラインを
通して入力される現在の所定のラインステータスのとき
に連続受信時間を測定する測定手段と、前記現在のライ
ンステータスと前記ステートマシンの出力である前回ラ
インステータスとから両ラインステータス間で変化して
いると判断したときに第１のラッチ信号を送出して前回
ラインステータスをレジスタに保持し、また前記測定手
段によってラインステータスの連続受信時間が所定時間
を越え、かつ、ラインステータスが状態遷移しているこ
とを条件として第２のラッチ信号を送出して状態遷移し
た現在のラインステータスを前記レジスタに保持する状
態遷移判断手段とを設けたＦＤＤＩコネクション時間監
視方式である。
らラインを通して入力される現在のラインステータスが
規定のラインステータスのときに当該現在のラインステ
ータスに状態遷移するステートマシンと、前記ラインを
通して入力される現在の所定のラインステータスのとき
に連続受信時間を測定する測定手段と、前記現在のライ
ンステータスと前記ステートマシンの出力である前回ラ
インステータスとから両ラインステータス間で変化して
いると判断したときに第１のラッチ信号を送出して前回
ラインステータスをレジスタに保持し、また前記測定手
段によってラインステータスの連続受信時間が所定時間
を越え、かつ、ラインステータスが状態遷移しているこ
とを条件として第２のラッチ信号を送出して状態遷移し
た現在のラインステータスを前記レジスタに保持する状
態遷移判断手段とを設けたＦＤＤＩコネクション時間監
視方式である。
【００１０】
【作用】従って、請求項１に対応する発明は以上のよう
な手段を講じたことにより、ラインから入ってくる現在
のラインステータスが予め規定するラインステータスの
ときに状態遷移するが、この入力される現在の所定のラ
インステータスが所定の受信連続時間のときに、状態遷
移した現在のラインステータスを記憶手段に保持するの
で、割り込みなしでＣＰＵまたは内部の適当な判断手段
を用いて状態遷移した現在のラインステータスを保持で
き、ライン上が不安定な状態にあってもＣＰＵに負担を
かけることなく常に安定したコネクション管理を行うこ
とができる。
な手段を講じたことにより、ラインから入ってくる現在
のラインステータスが予め規定するラインステータスの
ときに状態遷移するが、この入力される現在の所定のラ
インステータスが所定の受信連続時間のときに、状態遷
移した現在のラインステータスを記憶手段に保持するの
で、割り込みなしでＣＰＵまたは内部の適当な判断手段
を用いて状態遷移した現在のラインステータスを保持で
き、ライン上が不安定な状態にあってもＣＰＵに負担を
かけることなく常に安定したコネクション管理を行うこ
とができる。
【００１１】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１はＦＤＤＩリングに接続されている各
ステーションのＣＭＴ機能を実現するための全体ブロッ
ク構成図である。
て説明する。図１はＦＤＤＩリングに接続されている各
ステーションのＣＭＴ機能を実現するための全体ブロッ
ク構成図である。
【００１２】同図において１はＦＤＤＩリング上から受
信した例えば５ビットのデータ（シンボル）を４ビット
のデータに変換、ラインステータスのジェネレート機能
をもつ５Ｂ／４Ｂデコーダであって、ここカラ出力され
た現在のラインステータスはラインステータス検出回路
２に送られる。また、このデコーダ１は、本発明の要旨
とは直接関係しないが、リング確立後にＦＤＤＩリング
上の例えば５ビットのシリアル送信フレームデータを４
ビットのフレームデータに変換し、かつ、例えば８ビッ
トのパラレルフレームデータに変換してＡバスに出力す
る機能をもっている。
信した例えば５ビットのデータ（シンボル）を４ビット
のデータに変換、ラインステータスのジェネレート機能
をもつ５Ｂ／４Ｂデコーダであって、ここカラ出力され
た現在のラインステータスはラインステータス検出回路
２に送られる。また、このデコーダ１は、本発明の要旨
とは直接関係しないが、リング確立後にＦＤＤＩリング
上の例えば５ビットのシリアル送信フレームデータを４
ビットのフレームデータに変換し、かつ、例えば８ビッ
トのパラレルフレームデータに変換してＡバスに出力す
る機能をもっている。
【００１３】このラインステータス検出回路２は、隣接
するステーションのコネクション管理に必要なラインス
テータスのみを検出する一方、ＬＳ ＭＩＮを満足する
か否かの時間測定を行う機能をもっている。ここで、Ｌ
Ｓ ＭＩＮとはＦＤＤＩのコネクション管理において使
用する所定のラインステータスの予め要求される時間長
を意味する。この時間長は隣接ステーション間の確実な
ラインの確立を確認するために必要とする時間によって
定められる。
するステーションのコネクション管理に必要なラインス
テータスのみを検出する一方、ＬＳ ＭＩＮを満足する
か否かの時間測定を行う機能をもっている。ここで、Ｌ
Ｓ ＭＩＮとはＦＤＤＩのコネクション管理において使
用する所定のラインステータスの予め要求される時間長
を意味する。この時間長は隣接ステーション間の確実な
ラインの確立を確認するために必要とする時間によって
定められる。
【００１４】３はＣＰＵバスインタフェースであって、
これは外部のＣＰＵ１１から送られてくるシフト命令や
レジスタリードなどをラインステータス検出回路２に与
えるものである。
これは外部のＣＰＵ１１から送られてくるシフト命令や
レジスタリードなどをラインステータス検出回路２に与
えるものである。
【００１５】４はメディアアクセスコントローラであっ
て、ＦＤＤＩ規格に規定されたタイムド・トークン・パ
ッシング・プロトコル（timed token passing protoco
l）を実現するもので、機能的にはＡバス上のフレーム
データをコピーしてバッフアメモリ５に格納するととも
に当該フレームデータをそのままＢバス上に送出し、或
いはバッフアメモリ５に格納される自身または図示され
ていないが本ステーションに接続される下位ＬＡＮのス
テーションの送信フレームデータを取り込んでＢバスに
出力する。６はＢバス上のパラレルフレームデータをシ
リアルフレームデータに変換してＦＤＤＩリングに送出
する４Ｂ／５Ｂエンコーダであり、ＣＰＵからの指令に
よりラインシンボルの送信を行う。
て、ＦＤＤＩ規格に規定されたタイムド・トークン・パ
ッシング・プロトコル（timed token passing protoco
l）を実現するもので、機能的にはＡバス上のフレーム
データをコピーしてバッフアメモリ５に格納するととも
に当該フレームデータをそのままＢバス上に送出し、或
いはバッフアメモリ５に格納される自身または図示され
ていないが本ステーションに接続される下位ＬＡＮのス
テーションの送信フレームデータを取り込んでＢバスに
出力する。６はＢバス上のパラレルフレームデータをシ
リアルフレームデータに変換してＦＤＤＩリングに送出
する４Ｂ／５Ｂエンコーダであり、ＣＰＵからの指令に
よりラインシンボルの送信を行う。
【００１６】次に、図２はラインステータス検出回路２
の具体的な一構成例を示す図である。すなわち、この検
出回路２は、ＰＣＭ上で予め定められたラインステータ
スのときのみ反応して状態遷移するステートマシン２１
と、現在のラインステータスと前記ステートマシン２１
の出力である状態遷移前のラインステータスとから両ラ
インステータスが変化していると判断したとき前記状態
遷移前のラインステータスを保持させるためのラッチ信
号を出力し、また、ラインステータスが変化していると
判断し、かつ、ＣＰＵ１１からシフト命令があったとき
に状態遷移した現在のラインステータスを保持させるた
めのラッチ信号を出力する状態遷移判断手段と、この状
態遷移判断手段２２からラッチ信号を受けたときステー
トマシン２１の状態出力を保持するレジスタ２３とが設
けられ、さらに現在のラインステータスのうち例えば後
記するラインステータスＩＬＳがＰＣＭで使用される規
定の時間長を越えたか否かを監視するために当該ライン
ステータスの連続受信時間を測定するＬＳ ＭＩＮ測定
回路２４が設けられている。
の具体的な一構成例を示す図である。すなわち、この検
出回路２は、ＰＣＭ上で予め定められたラインステータ
スのときのみ反応して状態遷移するステートマシン２１
と、現在のラインステータスと前記ステートマシン２１
の出力である状態遷移前のラインステータスとから両ラ
インステータスが変化していると判断したとき前記状態
遷移前のラインステータスを保持させるためのラッチ信
号を出力し、また、ラインステータスが変化していると
判断し、かつ、ＣＰＵ１１からシフト命令があったとき
に状態遷移した現在のラインステータスを保持させるた
めのラッチ信号を出力する状態遷移判断手段と、この状
態遷移判断手段２２からラッチ信号を受けたときステー
トマシン２１の状態出力を保持するレジスタ２３とが設
けられ、さらに現在のラインステータスのうち例えば後
記するラインステータスＩＬＳがＰＣＭで使用される規
定の時間長を越えたか否かを監視するために当該ライン
ステータスの連続受信時間を測定するＬＳ ＭＩＮ測定
回路２４が設けられている。
【００１７】図３はラインステータスによって変化する
ステートマシン２１の状態遷移図である。このステート
マシン２１は、前述したようにＰＣＭ上で定められたラ
インステータスのみに反応して状態遷移するが、不要な
ラインステータスには状態遷移せず、しかもＡバスのク
ロックに同期しているために入力するラインステータス
の変化よりも遅れて状態遷移し、この状態遷移を例えば
Ｌ（ＭＬＳ），Ｌ（ＱＬＳ），Ｌ（ＨＬＳ），Ｌ（ＩＬ
Ｓ）で示している。ここで、ＭＬＳはMasterLine State
の略称でこのときのレジスタの内容は「０１０」であ
り、ＱＬＳはQuiet Line Stateの略称でこのときのレジ
スタの内容は「１０１」であり、ＨＬＳはHalt Line St
ate の略称でこのときのレジスタの内容は「１００」で
あり、さらにＩＬＳはIdle Line State の略称でこのと
きのレジスタの内容は「０１１」である。
ステートマシン２１の状態遷移図である。このステート
マシン２１は、前述したようにＰＣＭ上で定められたラ
インステータスのみに反応して状態遷移するが、不要な
ラインステータスには状態遷移せず、しかもＡバスのク
ロックに同期しているために入力するラインステータス
の変化よりも遅れて状態遷移し、この状態遷移を例えば
Ｌ（ＭＬＳ），Ｌ（ＱＬＳ），Ｌ（ＨＬＳ），Ｌ（ＩＬ
Ｓ）で示している。ここで、ＭＬＳはMasterLine State
の略称でこのときのレジスタの内容は「０１０」であ
り、ＱＬＳはQuiet Line Stateの略称でこのときのレジ
スタの内容は「１０１」であり、ＨＬＳはHalt Line St
ate の略称でこのときのレジスタの内容は「１００」で
あり、さらにＩＬＳはIdle Line State の略称でこのと
きのレジスタの内容は「０１１」である。
【００１８】つまり、このステートマシン２１は、現
在，図３の最上部位置に示すラインステータスＬ（ＭＬ
Ｓ）「０１０」にあるがデコーダ１からラインステータ
スＩＬＳが入力されると図示右側のＬ（ＩＬＳ）「０１
１」に状態遷移し、また図示右側のＬ（ＩＬＳ）「０１
１」にあるがデコーダ１からラインステータスＭＬＳが
入力されると図示最上部位置のＬ（ＭＬＳ）「０１０」
に状態遷移する。以下、図示するラインステータスが入
力されることを条件に状態遷移する。次に、以上のよう
な構成のうち、特にラインステータス検出回路の動作に
ついて説明する。
在，図３の最上部位置に示すラインステータスＬ（ＭＬ
Ｓ）「０１０」にあるがデコーダ１からラインステータ
スＩＬＳが入力されると図示右側のＬ（ＩＬＳ）「０１
１」に状態遷移し、また図示右側のＬ（ＩＬＳ）「０１
１」にあるがデコーダ１からラインステータスＭＬＳが
入力されると図示最上部位置のＬ（ＭＬＳ）「０１０」
に状態遷移する。以下、図示するラインステータスが入
力されることを条件に状態遷移する。次に、以上のよう
な構成のうち、特にラインステータス検出回路の動作に
ついて説明する。
【００１９】ＰＣＭでは、隣接する両ステーション間の
ライン確立のために、ＰＣ０〜ＰＣ５の６つの状態を経
ることが規定されているが、ここでは特にラインステー
タスを受け渡しながら接続他端の同期を確認するＰＣ３
−ＰＣ４について述べる。
ライン確立のために、ＰＣ０〜ＰＣ５の６つの状態を経
ることが規定されているが、ここでは特にラインステー
タスを受け渡しながら接続他端の同期を確認するＰＣ３
−ＰＣ４について述べる。
【００２０】そこで、ステートマシン２１では、図３に
示すラインステータスが入力されるとき状態遷移する
が、このとき状態遷移判断手段２２ではデコーダ１から
の直接の現在のラインステータスとステートマシン２１
の出力である前回のラインステータスとを比較している
ので、両ラインステータスが変化しているかが容易に判
断できる。ゆえに、状態遷移判断手段２２は、両ライン
ステータスが変化していると判断したとき、ラッチ信号
をレジスタ２３に送出し、ステートマシン２１から既に
出力されている前回のラインステータスを保持させる。
示すラインステータスが入力されるとき状態遷移する
が、このとき状態遷移判断手段２２ではデコーダ１から
の直接の現在のラインステータスとステートマシン２１
の出力である前回のラインステータスとを比較している
ので、両ラインステータスが変化しているかが容易に判
断できる。ゆえに、状態遷移判断手段２２は、両ライン
ステータスが変化していると判断したとき、ラッチ信号
をレジスタ２３に送出し、ステートマシン２１から既に
出力されている前回のラインステータスを保持させる。
【００２１】一方、ＬＳ ＭＩＮ測定回路２４では、ラ
インから例えば所定のラインステータスＩＬＳが入力さ
れるとタイマが動作し、そのステータスの受信連続時間
を測定する。
インから例えば所定のラインステータスＩＬＳが入力さ
れるとタイマが動作し、そのステータスの受信連続時間
を測定する。
【００２２】この状態においてＣＰＵ１１では、測定回
路２４からの現在のステータスの受信連続時間を読取
り、ＰＣＭ上で定める所定の時間を越え、かつ、レジス
タ２３の内容から現在のラインステータスと異なること
を条件に状態遷移判断手段２２にシフト命令を送出す
る。ゆえに、状態遷移判断手段２２は、シフト命令を受
けると再びラッチ信号をレジスタ２３に送出し、ステー
トマシン２１により状態遷移した現在のラインステータ
スを保持する。
路２４からの現在のステータスの受信連続時間を読取
り、ＰＣＭ上で定める所定の時間を越え、かつ、レジス
タ２３の内容から現在のラインステータスと異なること
を条件に状態遷移判断手段２２にシフト命令を送出す
る。ゆえに、状態遷移判断手段２２は、シフト命令を受
けると再びラッチ信号をレジスタ２３に送出し、ステー
トマシン２１により状態遷移した現在のラインステータ
スを保持する。
【００２３】すなわち、この時間監視方式では、ライン
ステータスがＩＬＳになった時点でＬＳ ＭＩＮ測定回
路２４がタイマを起動し、ＣＰＵ１１はそのタイマ時間
を読み出してＬＳ ＭＩＮの値を満たしているとき、状
態遷移した現在のラインステータスをレジスタ２３に保
持し、次のアクションに移行する。
ステータスがＩＬＳになった時点でＬＳ ＭＩＮ測定回
路２４がタイマを起動し、ＣＰＵ１１はそのタイマ時間
を読み出してＬＳ ＭＩＮの値を満たしているとき、状
態遷移した現在のラインステータスをレジスタ２３に保
持し、次のアクションに移行する。
【００２４】従って、従来の場合には例えば隣接ステー
ョンのラインステータスが短時間にＭＬＳ−ＩＬＳ−Ｍ
ＬＳに状態遷移した場合、ＭＬＳを検出後、ＩＬＳの状
態を過ぎてＭＬＳを検出するとＩＬＳを検出できないこ
とがあるが、本発明方式では所定のラインステータスの
受信時間を監視し、ＬＳ ＭＩＮを満足したとき、状態
遷移した現在のラインステータスを保持するので、ライ
ン状態の変化ごとの割り込みによる通知を受けずに例え
ばＣＰＵ主導の下にラインステータスの適正な状態遷移
を判断しながら次のアクションに移行できる。
ョンのラインステータスが短時間にＭＬＳ−ＩＬＳ−Ｍ
ＬＳに状態遷移した場合、ＭＬＳを検出後、ＩＬＳの状
態を過ぎてＭＬＳを検出するとＩＬＳを検出できないこ
とがあるが、本発明方式では所定のラインステータスの
受信時間を監視し、ＬＳ ＭＩＮを満足したとき、状態
遷移した現在のラインステータスを保持するので、ライ
ン状態の変化ごとの割り込みによる通知を受けずに例え
ばＣＰＵ主導の下にラインステータスの適正な状態遷移
を判断しながら次のアクションに移行できる。
【００２５】なお、上記実施例では、バス幅が３ビッ
ト，８ビットについて説明したが、これらのビット数に
限定されるものではない。また、ＣＰＵ１１にて受信連
続時間の読み出しおよびその時間がＬＳ ＭＩＮを満足
しているか否かを判断し、シフト命令を出力するように
したが、これらの判断を予め定めた時間信号と受信連続
測定時間とを比較する回路をもてばＣＰＵ１１なしでも
容易にシフト命令を出力することができる。その他、本
発明はその要旨を逸脱しない範囲で種々変形して実施で
きる。
ト，８ビットについて説明したが、これらのビット数に
限定されるものではない。また、ＣＰＵ１１にて受信連
続時間の読み出しおよびその時間がＬＳ ＭＩＮを満足
しているか否かを判断し、シフト命令を出力するように
したが、これらの判断を予め定めた時間信号と受信連続
測定時間とを比較する回路をもてばＣＰＵ１１なしでも
容易にシフト命令を出力することができる。その他、本
発明はその要旨を逸脱しない範囲で種々変形して実施で
きる。
【００２６】
【発明の効果】以上説明したように本発明によれば、Ｆ
ＤＤＩリング上が不安定な状態にあるときでもＣＰＵに
大きな負担をかけずにリングの確立作業を行うことが可
能なＦＤＤＩコネクション時間監視方式を提供できる。
ＤＤＩリング上が不安定な状態にあるときでもＣＰＵに
大きな負担をかけずにリングの確立作業を行うことが可
能なＦＤＤＩコネクション時間監視方式を提供できる。
【図１】ＦＤＤＩリングに接続される各ステーションの
ハード構成図。
ハード構成図。
【図２】本発明に係わるＦＤＤＩコネクション時間監視
方式を適用した図１のラインステータス検出回路の具体
的な一構成を示す図。
方式を適用した図１のラインステータス検出回路の具体
的な一構成を示す図。
【図３】図２のステートマシンの状態遷移図。
１…デコーダ、２…ラインステータス検出回路、４…メ
ディアアクセスコントローラ、６…エンコーダ、１１…
ＣＰＵ、２１…ステートマシン、２２…状態遷移判断手
段、２３…レジスタ、２４…ＬＳ ＭＩＮ測定回路。
ディアアクセスコントローラ、６…エンコーダ、１１…
ＣＰＵ、２１…ステートマシン、２２…状態遷移判断手
段、２３…レジスタ、２４…ＬＳ ＭＩＮ測定回路。
Claims (1)
- 【請求項１】 ＦＤＤＩネットワーク上に複数のステー
ションが接続され、隣接する２つのステーションが順次
ラインシンボルを送信しながら両ステーション間のライ
ンを確立していくＦＤＤＩネットワークにおいて、 各ステーションは、 相手側ステーションからラインを通して入力される現在
のラインステータスが規定のラインステータスのときに
当該現在のラインステータスに状態遷移するステートマ
シンと、 前記ラインを通して入力される現在の所定のラインステ
ータスのときに連続受信時間を測定する測定手段と、 前記現在のラインステータスと前記ステートマシンの出
力である前回ラインステータスとから両ラインステータ
ス間で変化していると判断したときに第１のラッチ信号
を送出して前回ラインステータスをレジスタに保持し、
また前記測定手段によってラインステータスの連続受信
時間が所定時間を越え、かつ、ラインステータスが状態
遷移していることを条件として第２のラッチ信号を送出
して状態遷移した現在のラインステータスを前記レジス
タに保持する状態遷移判断手段とを備えたことを特徴と
するＦＤＤＩコネクション時間監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04101377A JP3110147B2 (ja) | 1992-04-21 | 1992-04-21 | Ｆｄｄｉコネクション時間監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04101377A JP3110147B2 (ja) | 1992-04-21 | 1992-04-21 | Ｆｄｄｉコネクション時間監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05300161A true JPH05300161A (ja) | 1993-11-12 |
| JP3110147B2 JP3110147B2 (ja) | 2000-11-20 |
Family
ID=14299114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04101377A Expired - Fee Related JP3110147B2 (ja) | 1992-04-21 | 1992-04-21 | Ｆｄｄｉコネクション時間監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110147B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661850A1 (en) * | 1992-12-29 | 1995-07-05 | National Semiconductor Corporation | FDDI state machine interface |
| KR100295317B1 (ko) * | 1992-12-29 | 2001-09-17 | 클라크 3세 존 엠. | 파이버분배형데이타인터페이스(fddi)구성관리(cfm)상태기계사용자인터페이스 |
-
1992
- 1992-04-21 JP JP04101377A patent/JP3110147B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661850A1 (en) * | 1992-12-29 | 1995-07-05 | National Semiconductor Corporation | FDDI state machine interface |
| KR100295317B1 (ko) * | 1992-12-29 | 2001-09-17 | 클라크 3세 존 엠. | 파이버분배형데이타인터페이스(fddi)구성관리(cfm)상태기계사용자인터페이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3110147B2 (ja) | 2000-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0638600B2 (ja) | ローカルエリアネットワークシステム | |
| US20040081316A1 (en) | Power feeding system for telephone terminal in lan | |
| JP3857317B2 (ja) | 自動交渉の進捗モニタ | |
| US4787083A (en) | Bus-method communication network system capable of seizing transmission right by using timer means at each station | |
| US4516122A (en) | Communication system with collision detection and forced collision | |
| EP0336547B1 (en) | Computer network and method for operating it | |
| JPH05300161A (ja) | Ｆｄｄｉコネクション時間監視方式 | |
| US6104697A (en) | Ethernet having data transfer rate detecting function | |
| US5968179A (en) | Method for initializing a self-timed link | |
| CA1317683C (en) | Intercommunication network capable of carrying out intercommunication without transmission of a destination number from a transmission source | |
| US6505303B1 (en) | Communications node, information equipment including the same and network system | |
| JP5125368B2 (ja) | 半導体装置、通信システム及び送受信振幅最適化方法、 | |
| JP3161243B2 (ja) | 分散制御用データ伝送システム | |
| US5894570A (en) | System for initializing a self-timed link | |
| JPS61237544A (ja) | 非同期シリアル伝送方式 | |
| JP2851856B2 (ja) | 画像データ送出装置および画像形成装置 | |
| EP0992914B1 (en) | Data transfer device between computer nodes | |
| KR100192522B1 (ko) | 단선검출 기능의 자동교섭장치 및 이를 이용한 단선검출방법 | |
| JPH0358644A (ja) | 障害箇所検出方法 | |
| JP2004328624A (ja) | データ通信装置及び方法 | |
| EP0193141A2 (en) | Method of and apparatus for use in synchronizing devices | |
| JPH05300164A (ja) | Ｆｄｄｉリンクエラーモニタ方式 | |
| JPH0782480B2 (ja) | コンピュータ接続方式 | |
| JPH01248789A (ja) | データ送受信制御方式 | |
| JPH0281536A (ja) | ループ回線化したポーリング監視制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |