KR100295317B1 - 파이버분배형데이타인터페이스(fddi)구성관리(cfm)상태기계사용자인터페이스 - Google Patents

파이버분배형데이타인터페이스(fddi)구성관리(cfm)상태기계사용자인터페이스 Download PDF

Info

Publication number
KR100295317B1
KR100295317B1 KR1019930030215A KR930030215A KR100295317B1 KR 100295317 B1 KR100295317 B1 KR 100295317B1 KR 1019930030215 A KR1019930030215 A KR 1019930030215A KR 930030215 A KR930030215 A KR 930030215A KR 100295317 B1 KR100295317 B1 KR 100295317B1
Authority
KR
South Korea
Prior art keywords
configuration
join
register
physical layer
cfm
Prior art date
Application number
KR1019930030215A
Other languages
English (en)
Other versions
KR940017392A (ko
Inventor
데이비드씨.브리프
윌터알.프리드릭
제임스에프.토거슨
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/998,412 external-priority patent/US5333270A/en
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR940017392A publication Critical patent/KR940017392A/ko
Application granted granted Critical
Publication of KR100295317B1 publication Critical patent/KR100295317B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/437Ring fault isolation or reconfiguration
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/433Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

제어가능한 구성 관리(CFM) 상태 기계 사용자 인터페이스는 파이버 분배형 데이터 인퍼페이스(FDDI) 프로토콜에 따라 실질적으로 동작할 수 있는 데이터 전송 네트웍내로 삽입될 수 있는 스테이션이나 집중장치를 물리층 제어기에 사용하기 위해 개시되어 있다. 본 발명의 한 실시 태양에서는, 물리층 제어기는 공백 구성 레지스터, 조인(join) 구성 레지스터 및 루프 구성 레지스터를 포함한다. 공백 구성 레지스터는 CFM 상태 기계가 공백 구성에 있을 때 물리층 제어기의 바람직한 구성을 나타내는 정보를 기억할 수 있다. 마찬가지로, 조인 및 루프 구성 레지스터는, CFM 상태 기계가 각각 조인 및 루프 구성에 있을 때 바람직한 구성을 나타내는 정보를 기억할 수 있다.

Description

파이버 분배형 데이타 인터페이스(FDDI) 구성 관리(CMF) 상태 기계 사용자인터페이스
제1도는 파이버 분배형 데이타 인터페이스(FDDI) 네트웍에 대한 개략도.
제2도는 물리층 제어기에 대한 블록도.
제3도는 한쌍의 MAC를 지니는 이중 부착 스테이션에 대한 블록도.
제4도는 물리층 제어기에 내재하는 접속관리 구조에 대한 블록도.
제5도는 제어 레지스터의 내용을 예시한 도면.
제6도는 상태 레지스터의 내용을 예시한 도면.
제7도는 조건 레지스터의 내용을 예시한 도면.
제8도는 조건 마스크 레지스터의 내용을 예시한 도면.
제9도는 공백(null) 구성 레지스터의 내용을 예시한 도면.
제10도는 조인(join) 구성 레지스터의 내용을 예시한 도면.
제11도는 루프 구성 레지스터의 내용을 예시한 도면.
제12도는 PCM 상태 레지스터의 내용을 예시한 도면.
제13도는 현재 구성 레지스터의 내용을 예시한 도면.
[발명의 분야]
본 발명은 일반적으로 기술하면 파이버 분배형 데이타 인터페이스(Fiber Distributed Data Interface; FDDI) 프로토콜에 따라 실질적으로 동작하는 데이타 전송 네트웍의 노드(node)에 내재하는 MAC 및 포트의 내부 상호 접속의 관리에 관한 것이다. 보다 구체적으로 기술하면, 사용자가 포트 및 MAC상호 접속을 용이하게 제어할 수 있는 하드웨어를 기초로한 사용자 인터페이스가 제공된다.
[선행기술의 설명]
고속 데이타 전송 네트웍의 한 형태는 파이버 분배형 데이타 인터페이스(FDDI) 프로토콜에 의해 한정된다. 상기 FDDI 프로토콜은 광섬유 전송 매체를 사용하는 100 Mbit/초의 토큰링 네트웍에 적용되는 미국립 표준국(ANSI) 데이타 전송 표준이다. 상기 FDDI 프로토콜은 여러 컴퓨터 사이와 상기 컴퓨터 및 그와 관련된 대용량 기억 서브 시스템 및 다른 주변 장치사이의 고성능 상호 접속으로서 의도되어 있다.
정보는, 4 데이타 비트를 각각 나타내는 기호나 5 비트 문자로 구성되어 있는 프레임을 이루어 FDDI 링상에 전송된다. 정보는 기호쌍이나 바이트로 전송되는 것이 전형적이다. 토큰은 스테이션 사이에 데이터를 전송할 권리를 나타내는데 사용된다. FDDI 표준은 32 멤버 기호 세트를 포함한다. 상기 세트내에는, 16 개의 기호가 데이타 기호(각각은 4 비트의 정규 데이타를 나타냄)이며 8개의 기호는 제어 기호이다. 8개의 제어 기호는 J(개시 구분문자 바이트 JK의 첫번째 기호), K(개시 구분문자 바이트 JK 의 두번째 기호), I(유휴(Idle)), H(중지(Halt)), Q(침묵(Quiet)), T(종료 구분문자), S(세트), 및 R(리세트)이다.
FDDI 표준기호의 나머지 8 개 기호는 사용되지 않는데, 그 이유는 상기 나머지 8개 기호가 상기 프로토콜의 DC밸런스 요건 및 코드 실행길이를 위반하기 때문이다. 이들은 V(위반) 기호로 언급되어 있다. 동작시, 제어 기호 패턴의 연속 스트림은 "라인 상태(line state)"를 한정한다. 상기 FDDI 프로토콜은 접속 관리 시퀀스동안 사용되는 여러 라인 상태를 한정한다.
FDDI 스테이션 관리(SMT) 표준은 FDDI 스테이션(노드)가 FDDI 네트웍의 일부로서 협력하여 작동할 수 있도록 FDDI 스테이션(노드)의 필요한 제어를 제공한다. 필요한 기능을 효과적으로 구현하기 위해, SMT는 3개의 엔티티(entity), 즉 접속 관리 엔티티(CMT), 링 관리 엔티티(RMT)및 프레임을 기초로한 서비스로 분할된다. 접속관리(CMT)는 스테이션의 포트와 아울러 이웃하는 스테이션의 포트에 대한 접속에 책임이 있는 스테이션 관리의 관리 DPS티티이다.
상기 접속관리는 3개의 서브 엔티티로 부가적으로 분할된다. 상기 3개의 서브 엔티티는 물리 접속관리(PCM), 구성관리(CFM)및 엔티티 정합관리(ECM)를 포함한다. 스테이션 관리표준과 아울러 접속관리(CMT), 구성관리(CFM) 및 물리 접속관리(PCM)를 포함하는 그의 서브 파트 각각에 대한 일반적인 설명은 본 명세서에 참고로 기재한 1992년 6월 25일자 발행의 ANSI FDDI 스테이션 관리 표준이라는 초안(draft)에 상세하게 기술되어 있다.
FDDI 프로토콜은 주로 노드 사이에서 양방향(예컨대, 듀플렉스 접속)으로 통신이 가능한 이중 링의 개념을 기초로하지만, 몇몇 파티(party)는 FDDI - 2표준이 마찬가지로 심플렉스 접속의 사용을 용이하게 한다는 것을 제안하여 왔다. 심플렉스 접속시킴의 목적은 DB 로브상에서의 스테이션을 통한 링 정보의 전송을 허용하는 것이다. DB 로브내에서는, 일방향만으로 통신이 가능하다. 따라서, 상기 로브가 동작상태에 있을때, 상기 링에 내재하는 모든 정보는 DB 로브상의 각각의 스테이션을 직접 관통한다.
FDDI 네트웍내에서 사용될 수 있는 노드는 일반적으로 단일 부착 노드 및 이중 부착 노드로 분류된다. 이중 부착 노드는 FDDI 네트웍의 이중 트렁크 링을 수용하는 2 개의 포트를 지닌다. 단일 부착 스테이션은 단일 포트를 지님으로써 직접 이중 트렁크 링에 부착할 수 없다. 오히려, 상기 단일 부착스테이션은 트리(tree)의 루트(root)를 형성하는 집중 장치를 통해 상기 트렁크 링에 연결되는 것이 전형적이다. 상기 집중장치는 단일 부착 또는 이중부착형태일 수 있다. 따라서, 제1도에서 알수 있는 바와같이, 전형적인 FDDI 네트웍은 트렁크 링(210) 내에 배치된 복수개의 이중 부착 노드로 구성될수 있다. 상기 이중 부착 노드는 이중부착 스테이션(211) 및 이중부착 집중장치(212)를 포함할 수 있다. 각각의 이중 부착 집중장치(212)는 집중장치 트리(215)의 루트를 형성한다. 제1도에서 알수 있는 바와같이, 상기 집중장치 트리는 여러개의 단일 부착 집중장치(217)를 포함할 수 있는데, 상기 단일 부착 집중장치(217)는 트리 브랜치의 루트 및 단일부착 스테이션(219)을 형성한다.
이후에 사용되는 "노드" 및 "스테이션" 이라는 용어는 포괄적이도록 의도된 것이며 정식 FDDI 스테이션 및 HDDI 집중장치 모두에 사용한다.
각각의 이중 부착 노드는 A 및 B로 나타낸 2개의 포트를 포함한다. 포트(A)는 착신 파이버상의 1 차 링 및 발신 파이버상의 2차 링에 접속되도록 의도된 것이다. 마찬가지로, 포트(B)는 2차 링의 착신 파이버 및 1 차 링의 발신 파이버에 접속되도록 의도된 것이다. 그러므로, 적절하게 형성된 트렁크 링은, 한 스테이션의 포트(A)가 이웃하는 스테이션의 포트(B)에 접속되는 한 세트의 스테이션으로 구성되어 있다.
집중장치 노드는 집중장치 트리내에서의 접속을 제공하기 위한 형태 M 으로 형성된 하나 이상의 포트를 포함한다. 단일 부착 노드(스테이션이든 집중 장치이든 어느 하나)는 집중장치 트리에 내재하는 M형태 포트에 부착되도록 의도된 S 형태 포트를 지닌다. 따라서, 표준 FDDI 네트웍은 4 개의 서로 다른 형태의 포트 정도를 지니는 것이 전형적이다. 즉 4개의 서로 다른 형태의 포트는 A, B, M 및 S 형태의 포트이다.
FDDI 네트웍 위상은 2 개의 독특한 레벨로 가시화될 수 있다. 즉, 2개의 독특한 레벨은 물리 위상 및 논리 위상이다. 물리 위상은 물리 접속과의 노드의 상호 접속 및 배치를 나타낸다. 그와는 대조적으로, 논리 위상은, 토큰 및 정보가 MAC 사이에서의 네트웍을 통해 공급되는 경로를 나타낸다. FDDI 네트웍의 논리 및 물리 위상은 반드시 동일할 필요가 없다. 집중장치를 통해 제공된 트리 구조는 동일한 링상에서 여러번 상기 집중장치를 출입하는 토큰 경로를 지닐 수 있는데, 이 경우에, 논리적으로 각각의 집중장치 MAC가 한 링상에 한번만 나타난다. 즉, 상기 토큰은 상기 집중장치의 MAC를 통해 한번만 공급된다. 또한, 한 스테이션을 이루는 MAC 및 부착의 개수가 반드시 동일할 필요성이 없어서, 트렁크 링을 이루는 스테이션은 물리적으로 양링에 존재할 수 있지만 논리 링중 한 논리링에만 존재할 수 있다.
정상 FDDI 표준하에서, 모든 물리 접속은 듀 플렉스 연결이다. 완전하게 접속된 트렁크 링에서, 듀플렉스 연결은 계수기 회전링을 지원하는 반면에, 트리에서는 듀플렉스 연결이 이중 링중 하나에 대한 송수신 경로를 제공한다. 제1도에서 알수 있겠지만, 이들 2 개의 접속 구조는 완전하게 접속된 네트웍내에 다양한 트리를 포함할 수 있는 이중 링을 형성하도록 결합될 수 있다. 집중장치는 각각의 트리의 기부(base)에 제공되어 있다. 단일 부착 집중장치는 상기 링중 하나로부터 그와 관련된 트리를 통해 아래로 정보를 전송한다. 한 트리 아래로 논리적으로 연장하도록 선택된 링은 1차 또는 2차 링중 어느 하나일 수 있다. 그 반면에, 이중 부착 집중장치는 관련 트리 아래로 양 논리링율 연장시킬 수 있는 능력을 지님으로써, 2 개의 분리된 트리(하나는 1 차 링을 지니며 다른 하나는 2 차 링을 지님)를 형성한다.
FDDI 링의 데이타 흐름 경로내로의 FDDI 스테이션(노드)의 도입은 물리 접속관(PCM) 엔티티에 의해 지배받는다. 이를 달성하기 위하여, 상기 PCM은 이웃하는 포트의 접속을 초기화시켜 라인상태 신호를 관리한다. 그러므로, 상기 PCM은 접속을 초기화시키며, 한계 연결상의 접속을 보류하고, 유지를 지원하기 위한 필요한 신호 모두를 제공한다. 분리된 스테이션의 이웃하는 포트 사이의 초기 접속을 관리하기 위하여, PCM은 물리층을 관리하고, 개시동안 전송된 라인 상태를 제어하며, 접속 초기화동안 수신된 라인 상태를 모니터한다.
접속 공정은 록 스텝 핸드 세이킹 절차를 통해 달성된다. 기본 FDDI 시퀀스에서, PCM에 의해 제어된 핸드 세이킹 절차는 3개의 단계로 분할된다. 상기 3개의 단계는 초기화 시퀀스, 신호 시퀀스 및 조인 시퀀스를 포함한다. 상기 초기화 시퀀스는 PCM 핸드 세이킹 공정의 개시를 나타내는데 사용된다. 이는 이웃하는 PCM을 공지 상태로 강제시킴으로써 2개의 PCM 상태 기계가 록 스텝 방식으로 실행될 수 있다.
상기 초기화 시퀀스 다음에는 신호 시퀀스가 이행된다. 상기 신호 시퀀스는 포트 및 노드에 대한 기본 정보를 이웃하는 포트와 통신시킨다. 연결신뢰 테스트(LCT)는 또한 신호 시퀀스동안 이행되어 2 개의 포트 사이의 연결 특성을 테스트한다. 연결 특성이 허용될 수 없고, 또는 접속형태가 지원되지 않거나 노드에 의해 현재 받아들여지지 않는 경우에, 상기 접속은 보류된다. 상기 접속이 신호 시퀀스동안 보류되지 않는 경우, PCM상태 기계는 조인 시퀀스상으로 이동하여 2개의 이웃하는 포트 사이의 접속을 확립할 수 있다.
PCM 은 구성 관리(CFM) 상태 기계에 2개의 신호를 전송할 책임이 있다. 상기 2개의 신호는 CF - 조인 플래그 및 CF - 루프 플래그이다. 상기 CF-조인 플래그는, 상기 노드가 활성 상태의 전송 링내로 삽입될 경우 조인 시퀀스의 종료부분에서 활성화된다. 따라서, 이는 활성 상태의 접속을 확립하기 위하여 CFM에 신호를 보낸다. 상기 CF - 루프 플래그는 활성상태의 접속을 확립하기에 앞서 연장된 연결 테스팅이나 정보 교환을 위해 이웃하는 포트에 한경로를 제공하도록 의도된 것이다. 따라서, CF - 루프 플래그는, PCM 이 접속 관리 시퀀스의 신호 시퀀스 부분동안 한 루프를 실행하고자 할때 활성화된다.
구성 관리(CFM)는 한 노드내에서의 포트 및 MAC(들) 의 상호 접속을 한정할 책임이 있다. 따라서. CFM은 노드내에서의 데이타의 경로 선택을 제어한다. 하드웨어 구현예에서, 상기 경로 선택은 PCM에 의해 공급된 CFM 제어플래그 및 전체 노드 경로 구성을 기초로한 구성 스위치를 프로그램함으로써 제어된다. FDDI SMT표준은, FDDI 노드가 지원할 수 있어야만 하는 여러 내부 구성이 존재한다는 것을 고려한 것이다. 예를들면, 주어진 어떤 포트가 분리된 경로 구성에 있을 수 있다. 이러한 상황에서, 입력 라인(Pin)을 통해 수신된 데이타는 포트로부터 동일 포트의 출력 라인(Pout)을 통해 직접 전송된다.
트렁크 링상에서의 이중 부착 스테이션에 대한 대개 활성상태의 FDDI 구성은 "통과 경로(thru path)" 배치인데, 이 경우에 네트웍의 1 차 데이타 전송 경로는 A포트에 들어가서 노드의 내부 1차 경로를 통해 B포트로부터 나온다. 그와 동시에, 네트웍의 2차 데이타 전송 경로는 B포트로 들어가서 노드의 내부 2차 경로를 통해서 A포트를 통해 나온다. 상기 내부 경로는 하나이상의 MAC를 물리적으로 통과시키기 위한 데이타를 필요로 할 수 있다. 변형적으로는, 상기 포트는 연쇄 경로 배치로 접속될 수 있는데, 이 경우에, 특정의 포트의 입력 라인(Pin) 을 통해 들어간 후, 데이타 경로는 동일한 포트의 출력라인(Pout) 에서 나오기전에 노드에 내재하는 1 차 및 2차 내부 데이타 경로를 모두 통과한다. 이중 부착 스테이션에서, 이러한 배치는 특히 국부 포트중 하나 및 그의 원격 이웃 포트 사이의 접속을 실패한 경우에도 마찬가지이다. FDDI 표준에 따라 허용될수 있는 내부 구성은 상기에 언급한 바 있는 SMT 표준에서 상세하게 나타나 있다.
그러나, 시스템 설계자가 특정의 설계 요건을 용이하게 할 뿐만아니라 다른(비 - 표준) 내부 경로 구성을 구현하기를 바랄 수 있다는 점에 유념하는 것이 중요하다.
따라서, 사용자가 폭넓은 여러 내부 노드 경로구성을 구현하기 위한 메카니즘을 구비하는 구성이 중요하다.
FDDI 노드는 종종 2개 이상의 MAC를 포함한다. 전형적으로는, 각각의 MAC는 링내에서의 단일 포인트로 논리적으로 나타난다. 따라서, 한 MAC는 1차, 2차 및 국부(존재한다면)링중 단지 하나의 논리 멤버인 것이 전형적이다. 구성 관리로 인해 포트는 다양한 방식으로 이들 MAC에 부착될 수 있다. 예를들면, 트렁크 링의 일부를 형성하는 이중 부착 노드에서, 주 MAC는 활성상태의 전송시 1차 링에서 사용될 수 있지만, 2차 MAC는 2차 (또는 백업(backup)) 링에서 사용된다. 그러나, 그러한 시스템에서 어느 한 포트의 접속 공정시 루프 테스트를 이행하도록 2차 MAC를 사용하는 것이 바람직스러울 수 있다. 그러므로, 구성 관리는 접속 개시 절차동안 포트 및 MAC의 재구성을 허용하여야한다.
다른 예에서, 1차 MAC 에서 고장난 경우 1차 링내로 2 차 MAC를 삽입하여 이를 2차 링으로부터 제거하는 것이 바람직스러울 수 있다. 물론, 폭넓은 여러 다른 구성은 또한 FDDI 스테이션 관리 표준에 의해 고려된다. 다른 특정의 용도에서, 시스템 설계자(사용자)는 특정의 요건에 적합하도록 MAC 구성에 서로 다른 포트를 제공하기를 바랄 수 있다. 실제로, 어떤 시스템에서, 시스템의 처리량을 증가시키기 위해 데이타 전송용 1차 및 2차 링 모두를 사용하는 것이 바람직스러울 수 있다. 그러므로, 제공되어 있는 포트 및 MAC 의 갯수에 관계없이 사용자가 포트 및 MAC 구성을 용이하게 제어할 수 있는 물리층 제어기를 제공하는 것이 바람직하다. 고속 접속을 용이하게 하기 위해, 최소의 소프트웨어 조정으로 접속 관리 기능을 달성할 수 있는 물리층 제어기를 제공하는 것도 바람직하다.
[발명의 요약]
따라서, 본 발명의 목적은 접속관리 시퀀스동안 소프트웨어 지원에 대한 필요성을 최소화시키는 방식으로 하드웨어 설계에 CFM을 합체시키고 사용자가 특정 노드의 내부 구성을 지정할 수 있는 사용자 인터페이스를 제공하는 물리층 제어기를 제공하는 것이다.
상기 목적 및 다른 목적을 이루기 위하여 그리고 본 발명의 목적에 따라, 본 명세서내에는 구성 관리(CFM) 엔티티를 지니는 물리층 제어기가 개시되어 있다. 상기 물리층 제어기는 FDDI 프로토콜에 따라 실질적으로 동작할 수 있는 데이타 전송 네트웍내로 삽입될 수 있는 스테이션을 구성하는 물리층을 제어하는데 적합하다. CFM은 FBDI 구성 관리 프로토콜에 따라 실질적으로 동작할 수 있는 CFM상태 기계를 포함한다. 따라서, 상기 CFM 상태 기계는 PCM으로부터 수신된 CFM제어 플래그에 응답하여 자동적으로 (재)구성할 수 있다. 허용된 구성은 공백, 조인 및 루프 구성을 포함한다. 본 발명의 한 실시태양에서, 물리층 제어기는 공백(null) 구성 레지스터, 조인(join) 구성 레지스터 및 루프(loop) 구성 레지스터를 포함한다. 상기 공백 구성 레지스터는, CFM상태 기계가 공백 구성에 있을때 물리층 제어기의 바람직한 구성을 나타내는 정보를 기억할 수 있다. 상기 조인 구성 레지스터는 CFM상태 기계가 조인 구성에 있을때 바람직한 구성을 나타내는 정보를 기억할 수 있다. 상기 루프 구성 레지스터는, CFM상태 기계가 루프 구성에 있을때 바람직한 구성을 나타내는 정보를 기억할 수 있다.
한 바람직한 실시예에서, 공백, 조인, 및 루프 구성 레지스터는, CFM 상태 기계가 구성 레지스터와 관련된 구성에 들어갈때 사용될 구성을 세트시키도록 사용자에 의해 판독 및 기록될 수 있는 판독/기록 FP지스터이다. 다른 바람직한 실시예에서, 현재 구성 레지스터도 제공되어 있다. 상기 현재 구성 레지스터는 항시 물리층 제어기의 구성을 규정한다. 이를 달성하기 위하여, 상기 현재 구성은, CFM 상태 기계가 각각 공백, 조인 및 루프 구성에 있을때 공백, 조인 및 루프 구성의 내용을 수신한다.
본 발명과 본 발명의 또다른 목적 및 이점은 첨부된 도면과 관련하여 취하진 이하의 설명을 참조하면 양호하게 이해될 수 있다.
[본 발명의 바람직한 실시예에 대한 상세한 설명]
제2도는 파이버 분배형 데이타 인터페이스(FDDI) 프로토콜(ANSI X3T9.5)로 한정된 바와같은 물리층(PHY) 기능을 구현하는 물리층 제어기(PLAYERTM: 10)의 블럭도를 도시한 것이다. 물리층 제어기(10)는 페이저(11), 수신기(12), 하이브리드 멀티플렉서(HMUX ; 13), 전송기(14), 구성 스위치(15), 접속 관리부(CMT ; 16), 다수의 기억 레지스터(17) 및 제어 버스 인터페이스(18)를 포함하는 여러개의 주블럭을 지닌다.
페이저(11)는 외부 소오스로부터, FDDI 네트웍 광섬유 전송 매체와 연결된 직렬 채널을 통해 직렬 2 진 125 MBit/sec 의 1에 따른 비제로 복귀 반전(NRZI) 데이타 스트림을 수신한다. 페이저(11)는 직렬 비트 스트림에 대하여 5 비트 기호경계를 확립하고 상향 스트림 스테이션의 클록을 물리층 제어기(10) 의 국부 클록에 동기시킨다.
수신기(12)는 페이저(11)로부터나 전송기(14)로부터 2 개의 내부 루프백 경로중 하나를 통해 직렬 2진 정보를 수신한다. 필요시, 수신기(12)는 FDDI 매체에 사용된 (NRZI) 포맷으로부터 생성된 정보 스트림을 수신 스테이션에 의해 내부적으로 사용되는 비제로 복귀(NRZ) 로 변환시키고, 외부 5B 코딩으로부터 생성된 NRZ 데이타를 내부 4B 코딩으로 데코딩시킨다. 수신기(12)는 또한 라인상태 검출 및 연결에러 검출을 이행하고 내부적으로 코딩된 기호쌍으로서 데이타를 구성스위치(15)에 제공한다.
하이브리드 멀티플랙서(13)는 ANSI X3T9.5하이브리드 링 제어 초안에 의해 제안된 미국립 표준에서 한정된 바와같은 HMUX의 기능을 이행한다. 그러므로, HMUX는 수신된 사이클을 처리하여 수신된 사이클에 내재하는 정보가 전송되어야 할 장소를 결정한다.
전송기(14)는 내부 4B 코딩으로부터 외부 5B 코딩까지 기호쌍으로서 정보 캐릭터을 수신하고, 정보 스트림내의 코드 위반을 필터링하여 제거하며, 탄성 버퍼에의해 부가되거나 제거된 유휴 바이트를 재분배한다. 그 이외에도, 전송기(14)는 유휴, 마스터(master), 중지, 침묵 또는 다른 사용자가 한정한 기호를 생성시킬 수 있다. 전송기(14)는 또한 정보 스트림을 NRZ부터 NRZI로 변환시키며 이를 내부 루프백 경로중 하나를 통해 수신기(12)에 제공하거나 직렬 비트 스트림으로서 FDDI 광섬유 매체에 제공한다.
구성 스위치(15) 의 주기능은 외부 논리를 필요치 않고서도 다중 스테이션구성을 지원하기 위해 스테이션내의 정보 흐름을 경로 선택하는 것이다. 이를 달성하기 위하여, 구성 스위치는 포트와 MAC 사이의 내부 스테이션 데이타 경로(채널)를 제어한다. 제어버스 인터페이스(18)는 레지스터(17)로의 사용자 접근을 제공한다. 이로 인해 사용자는 구성 스위치(15)를 프로그램할 수 있으며, 수신기(12)와 전송기(14)내의 기능을 이네이블 및 디세이블시킬 수 있고, 수신기(12) 에 의해 검출된 라인상태 및 연결 에러를 보고할 수 있으며, 에러 조건을 보고할 수 있고 다양한 다른 제어 업무를 달성할 수 있다.
다음에 제3도를 참조하면, 한쌍의 MAC를 갖는 이중 부착 스테이션의 기능구성이 기술되어 있다.
이중부착 스테이션은 PHY - A 및 PHY - B로 언급되는 2 개의 물리층(PHY)을 포함한다. 각각의 PHY는, 물리 압력라인(Pin) 과 물리 출력라인(Pout) 모두를 지니는 포트를 포함하는바, 그 라인들은 상기 스테이션을 이웃하는 노드의 포트에 접속시킨다. 각각의 PHY는 또한 내부채널 접속부(X, Y, Z)를 지닌다. 각각의 채널 접속부는 입력(요구) 및 출력(표시) 모두를 포함한다. 예를들면, 본원에서는, X채널 접속부가 XIND(출력) 및 XREQ(입력)으로 언급되어 있다.
제3도에 도시된 레이아웃은 FDDI와 관련있는 것에 대한 종래의 레이아웃인 것처럼 나타나있지 않을 수 있지만, 상기에 기술된 구성이 FDDI 표준을 완전히 지원한다는 것을 알수 있을 것이다. PHY 와 MAC 사이의 물리 접속이 도시되어 있다. 따라서, PHY - A 내의 XIND는 제2MAC(MAC - 2) 의 입력(도면에서는 PHIND로 표시됨) 에 접속된다. MAC - 2 의 출력(PHIND로 표시됨)는 PHY -A 내의 YREQ에 접속된다. 그후, PHY - A내의 YIND는 PHY - B 내의 YREQ에 접속되며, PHY - B 내의 YIND는 제 1 MAC(MAC - 1) 의 입력(PHREQ) 에 접속된다. MAC - 1 의 출력(PHIND)은 PHY - B 의 XREQ에 다시 연결된다. 마지막으로, PHY - B내의 XIND가 PHY - A내의 XREQ에 접속되어 제1경로를 완성한다.
채널(Z)은 그후 선택적 MAC 및 PHY 접속부를 지원하는데 사용될 수 있다. 당업자라면 어느 정도 고찰한 후에 알수 있겠지만, 이같은 배치는 어떠한 FDDI 구성도 완전히 지원할수 있을뿐 아니라, 단지 PHY 의 채널 접속부의 구성을 제어하므로써만 다양한 비표준 구성을 지원할 수 있다.
다음에, 제4도를 참조하면, 접속 관리 엔티티(CMT ; 16)가 간단히 기술되어 있다. FDDI 프로토콜에 따르면, CMT(16)는 엔티티 정합 관리 엔티티(ECM), 복수개의 물리 접속관리 엔티티(PCM) 및 복수개의 구성 관리 엔티티(CFM)를 포함한다. FDDI 프로토콜내에서, 각각의 포트에 대하여 하나의 PCM 이 제공되어 있는 반면에 각각의 자원 (즉, 각각의 포트 또는 MAC)에 대하여는 하나의 CFM이 제공되어 있다. 전술된 바와같이, PCM은 CF -루프 및 CF -조인 플래그를 CFM에 공급한다. 이러한 실시예에 있어서, CF -루프 플래그(85) 및 CF - 조인 플래그(87)는 하기에 보다 상세하게 기술될 PCM 상태 레지스터(49)에서 보고된다.
접속 관리 엔티티(16)는, 링 관리부(RMT), 구성 제어요소(CCE), 물리층(PHY), 물리매체 종속층(PMD) 및 기타 등등을 포함하는 스테이션내의 다양한 다른 엔티티와 통신한다. 이같은 엔티티의 상호 관계에 대한 보다 상세한 설명은 앞서 인용된 ANSI FDDI스테이션 관리 표준에 나타나 있다. 그러나, 단순히 하기위하여, 본 발명에 특별히 관련되지 않은 관계는 본원에 상세히 기술하지 않기로 한다.
다수의 데이타 레지스터(17)는 물리층 제어기(10) 의 제어 및 동작을 용이하게하도록 제공되어 있다. 각각의 데이타 레지스터(17)는 시스템에 대한 정보를 기억하는 8 또는 16 비트를 포함한다. 대부분의 레지스터는 CFM 의 동작에 직접적으로 관련되어 있지 않으며, CFM에 관계된 일부의 레지스터는 본 발명에 직접적으로 관련되지 않는다. 더우기, 레지스터 내용의 실제 의미는 물리층의 바람직한 특징에 따라 크게 변할 수 있다. 그러므로, 본 발명에 관련된 레지스터(및 그의 세그먼트) 만을 본 명세서에 기술하고자 한다.
데이타 레지스터(17)는 제어 레지스터(30), CFM 상태 레지스터(32), 조건레지스터(34), 조건 마스크 레지스터(36), 한쌍의 공백 구성 레지스터(41), 한쌍의 조인 구성 레지스터(43), 한쌍의 루프 구성 레지스터(45), 한쌍의 현재구성 레지스터(47) 및 PCM상태 레지스터(49) 을 포함한다.
다음에 제5도 내지 제11도를 참조하면, 다양한 레지스터의 내용 및 기능이 기술되어 있다. 제어 레지스터(30)는 사용자에 의해 항상 판독 또는 기록될 수 있는 판독/기록 레지스터이다. 따라서, 제어 레지스터내의 비트 각각의 상태는 사용자에 의해 세트될 수 있다. 제5도에서 알 수 있는 바와 같이, 제어 레지스터(30)는 무효 조인 구성 비트(51), 듀플렉스 조인 구성비트(53) 및 심플렉스 조인 구성비트(55)를 포함한다. 상기에 기술한 실시예에 있어서, 이들 비트는 위치(D2, D1, D0)에 각각 배치된다. 나머지 비트(D3-D7)는 다른 목적을 위해 예약(res)된다.
무효 조인 구성비트(51)는 사용자에게 조인 구성 레지스터(43)내의 값이 특정의 노드 구성을 개시하는데 한번이상 사용될 수 있는지의 여부를 선택할 수 있는 능력을 제공한다. 구체적으로 기술하면, 무효 조인 구성비트(51)가 세트되면, 조인 구성 레지스터(43)의 내용이 단지 한번만 사용될 수 있다. 무효 조인 구성비트는 그후 제1 CF_조인 플래그가 전송되어진 후에 조인 구성의 재사용을 불가능하게 한다. 무효 조인 구성 비트(51)가 세트되어 있지 않을때, 조인 구성 레지스터(43) 내의 값은 사용자 조정을 필요로 하지 않고서도 재사용될 수 있다. 이러한 특징에 의해 사용자는 CF_조인 플래그에 대한 2 가지 단정 사이에서 추가적인 작용을 취할 수 있다. 이러한 특징은 CF_조인 플래그가 단정되지 않아서 너무 빨리 재단정되기 때문에 관련된 응용 소프트웨어가 접근을 이룰 수 없는 경우에 매우 유익하다.
듀플렉스 조인 구성비트(53)는 조인 구성 레지스터(43)가 듀플렉스 접속동안 사용될 수 있는 정보를 유지하는지의 여부를 나타내는데 사용된다. 구체적으로 기술하면, 듀플렉스 조인 구성비트(53)가 세트될때, 조인 구성 레지스터(43)내의 값은 듀플렉스 접속을 확립하는 동안 조인 구성에서 사용될 수 있는 구성을 나타낸다. 그와는 반대로, 듀플렉스 조인 구성 비트(53)가 클리어 상태인 때 (듀플렉스 조인 구성비트(53)가 세트되지 않을때), PCM 이 듀플렉스 접속을 요구하고 CF_조인 플래그가 단정되는 경우에 인터럽트가 생성된다. 이러한 경우에, 조인 구성 레지스터의 내용은, 듀플렉스 조인 구성비트(53)가 실제로 세트될때까지 사용되지 않는다. 이는 조인 구성 레지스터(43)를 바람직한 듀플렉스 구성을 나타내는 값으로 재로딩시킨후에 이행되는 것이 전형적이다. 조인 구성이 현재 듀플렉스 접속용으로 사용되는 동안 듀플렉스 조인 구성비트(53)가 클리어될때, CFM은 조인 구성으로부터 다시 공백 구성으로 복귀한다. CFM은, PCM이 PCM 상태 레지스터(49) 내의 접속 모드 인디케이터(89)를 판독함으로써 확립하려는 시도를 하는 접속형태를 결정할 수 있다.
심플렉스 조인 구성비트(55)는 듀플렉스 조인 구성비트(53)와 유사한 기능을 한다. 따라서, 이는 조인 구성 레지스터(43)가 심플렉스 접속동안에 사용될 수 있는 정보를 유지하는지의 여부를 나타내는데 사용된다. 따라서, 심플렉스 조인 구성비트(55)가 세트될 때, 조인 구성 레지스터(43) 내의 값은 심플렉스 접속을 확립하는 동안 조인 구성에서 사용될 수 있는 구성을 나타낸다. 그와는 달리, 심플렉스 조인 구성 비트가 클리어 상태인 경우(심플렉스 조인 구성 비트가 세트되어있지 않은 경우), CF_조인 플래그가 단정될때 PCM이 심플렉스 접속을 요구하는 때는 언제든지 인터럽트가 생성된다. 그러한 시점에, 조인 구성 레지스터(43)의 내용은, 심플렉스 조인 구성 비트(55)가 실재로 세트될때까지 사용되지 않는다. 이는 조인 구성 레지스터(43)를 바람직한 심플렉스 구성을 나타내는 값으로 재로딩시킨 후에 이행되는 것이 전형적이다. 조인 구성이 현재 심플렉스 접속용으로 사용되는 동안 심플렉스 구성비트(55)가 클리어될때, CFM 상태 기계는 조인 구성으로부터 다시 공백 구성으로 복귀한다.
다음에 제6도를 참조하면, CFM상태 레지스터(32)가 기술되어 있다. CFM 상태 레지스터는 현재 CFM구성에 대한 일반적인 정보 및 스크루빙(scrubbing) 플래그를 제공하는 항시 판독 레지스터이다. CFM상태 레지스터(32)의 비트(D0, Dl)는 현재 CFM 구성을 나타내는 구성 인디케이터(57)를 형성한다. 각각의 잠재적인 CFM구성은, CFM이 관련 구성에 들어갈때 세트될 구성 인디케이터(57:도면에서는 CFG로 표시됨)에 내재하는 해당 값을 지닌다. 따라서, 사용자는 항상 CFM의 현재 구성을 체크할 수 있다. 상기에서 지적한 바와같이, 3가지 잠재적인 CFM 구성이 있다. 즉, 3 가지 잠재적인 CFM 구성은 값(0, 0)으로 나타나는 공백 구성, 값(0, 1)으로 나타나는 조인 구성, 및 값(1, 0)으로 나타나는 루프 구성을 포함한다. 값(1, 1)은 예약되어 상기에 기술한 실시예에서는 어떠한 의미도 지니지 않는다.
CFM 상태 레지스터(32) 내의 비트(D2, D3)는 예약되어 어떠한 특수한 의미도 지니지 않는다. 구체적으로 기술하면, 비트(D4)는 채널(X) 의 출력상에서 스크루빙이 이행될때 세트되는 플래그(도면에서는 XSCRUB로 표시됨)이다. 비트(D5)는, 채널(Z)의 출력상에서 스크루빙이 이행될때 세트되는 플래그(도면에서는 ZSCRUB로 표시됨)이다. 그리고 마지막으로, 비트(D7)는 전송기(14) 상에서 스크루빙이 이행될때 세트되는 플래그(도면에서는 TSCRB로 표시됨)이다.
다음에 제7도를 참조하면, 조건 레지스터(34)가 기술되어 있다. 조건 레지스터(34) 내의 비트는 사용자에 의해 항상 판독 또는 기록될 수 있는 플래그이다. 조건 레지스터(34)에 내재하는 플래그는 특정의 CFM 이벤트를 야기시킨 이유(들)를 나타내도록 설계되어 있다. 따라서, 사용자는 발생한 특정 이벤트의 원인을 결정하도록 조건 레지스터에 내재하는 비트를 항시 폴링(polling) 하는데 구애받지 않는다. 조건 레지스터(27)의 비트(D0)는 조인 요구 플래그(62 ; 도면에서는 JOINRQ로 표시됨)이다. 조건 레지스터(34) 의 나머지 비트는 다른 플래그로서 작용하도록 예약된다.
조인 요구 플래그(62)는 조인 구성 레지스터(43) 내의 현재값이 조인 구성에서 사용될 수 없을때는 언제든지 세트된다. 이는 접속형태의 비양립성에 기인할 수 있거나 사용한 다음에 수반되는 무효요구의 결과일 수 있다. 전자의 경우는, 심플렉스 조인구성 비트(53)가 세트되어 있지 않을때 PCM 이 듀플렉스 접속을 요구하는 경우에 생기거나, 심플렉스 조인 구성비트(55)가 세트되어 있지않을때 PCM이 듀플렉스 접속을 요구할 경우에 생긴다. 무효에 대한 요구는 무효 조인 구성 비트(51)가 세트되고 조인 구성 레지스터의 재사용이 시도될때 생긴다. 조인 요구 플래그(62)가 세트될때, 조인 구성이 유효화될때까지 CFM 상태 기계는 공백 구성으로 남아있는다. 조인 구성 레지스터(43)의 내용은 제어 레지스터(30)내에 적절한 선택 비트를 세트시킴으로써 유효화될 수 있다. 변형적으로는, 조인 요구 플래그(62)가 사용한 다음에 수반되는 무효 요구에 기인하여 세트될때, 상기 내용은 조인 구성 레지스터(43)를 재로딩시킴으로써 유효화될 수 있다.
제8도에 도시된 조건 마스크 레지스터(36)는 조건 레지스터(34)와 밀접한 관련이 있다. 구체적으로 기술하면, 조건 마스크 레지스터(36) 내의 각각의 비트는 조건 레지스터(34) 내의 해당 비트를 지닌다. 따라서, 조건 마스크 레지스터(36)는 조인 요구 마스크(64)를 포함한다. 조건 마스크 레지스터(36)는 인터럽트의 생성을 용이하게 하도록 의도된 것이다. 동작시, "오프(off) 상태"(즉, 제로(0) 상태)로 마스크된 비트는 조건 레지스터(34) 내의 해당 비트가 세트되어 있는지의 여부에 관계없이 인터럽트를 생성시키지 않는다. 그 반면에, "온(on) 상태"(즉 1 상태) 로 마스크된 비트는 조건 레지스터(34) 내의 해당 비트가 세트되는때는 언제든지 인터럽트를 생성시킨다.
사용자는 조건 마스크 레지스터(36)를 판독하고 조건 마스크 레지스터(36) 내로 기록할 완전한 자유를 지닌다. 이러한 방식으로, 사용자는 어떠한 조건이 통지받기를 바라는지를 결정할 수 있다. 따라서, 조인 요구 마스크(64)가 재로(0)로 세트될때, 조건 레지스터(34) 내의 비트(62)가 세트되는 경우 사용자는 통지받지 못한다. 그 반면에, 조인 요구 마스크(64)가 1로 세트되는 경우, 조건 레지스터(34) 내의 비트(62)가 세트되는때는 언제든지 인터럽트가 생성된다. 사용자는 그후 이러한 조건에 응답하여 바람직한 특정의 작용을 한정할 수 있다. 물론, 그러한 작용은 응용 소프트웨어에 의해 조작되는 것이 전형적이다.
다음에 제9도를 참조하면, 공백 구성 레지스터(41)가 기술되어 있다.
공백 구성 레지스터는, CFM 상태 기계가 공백 구성에 있을때 현재 구성 레지스터(47) 내로 로딩될 값을 명시한다. 즉, CF_ 조인도 CF_ 루프 플래그도 단정되어 있지않을때, 현재 구성 레지스터(47)내로 로딩될 값을 명시한다. 제9도에서 알수있는 바와같이, 2개의 8비트 레지스터는 상기에 기술한 실시예매서 공백 구성레지스터를 구성한다.
공백 구성 레지스터에 내재하는 비트(D0- D2)는 3 비트 X 채널 선택기(70)를 형성하는데, 이는 채널(X) 의 출력(XIND) 에 접속될 구성 스위치 데이타를 선택하는데 사용된다. 상기에 기술한 실시예에서, 5개의 구성 스위치 데이타 버스가 존재하며 각각은 X채널 선택기내에 저장될 수 있는 해당값을 지닌다. 상기 5개의 구성 스위치 데이타 버스는 PHY 무효 버스(값(0, 0, 0)으로 나타냄), 수신기 버스(0, 0, 1), X_요구 버스(0, 1, 0), Y_요구 버스(0, 1, 1) 및 Z_요구 버스(1, 0, 0)를 포함한다. 나머지 가능한 값은 다른 목적을 위해 예약된다. PHY 무효 버스는 무효 기호의 소오스이다. PHY 수신기 버스는 XIND를 PiN에 접속시킨다. X_요구 버스는 XIND를 채널(X)의 입력(XREQ)에 접속시킨다. Z_요구 버스는 XIND를 채널(Y)의 입력(XRE1Q)에 접속시킨다. Z_요구 버스는 XIN1D를 채널(Z)의 입력(ZREQ)에 접속시킨다. 따라서, X채널 출력은 물리층 제어기의 입력중 어느 하나에 접속될 수 있다.
공백 구성 레지스터에 내재하는 비트(D3)는 출력 채널(X)을 이네이블 또는 디세이블시키는데 사용될 수 있다. 구체적으로 기술하면, X 포트 이네이블 비트(71)가 고(high) 레벨로 세트될때, 출력 채널(X)은 이네이블된다. 그반면에, X 채널 이네이블 비트(71)가 저(low) 레벨(즉, 논리 0)로 클리어되는 경우, 출력 채널(X)은 디세이블된다.
공백 구성 레지스터에 내재하는 비트(D4- D6)는 3 비트 Y 채널 선택기(74)를 형성하는데, 상기 3 비트 Y 채널 선택기(74)는 여러 구성 스위치 데이타 버스에로의 출력 채널(Y)의 접속을 제어하는 것을 제외하고는 X 채널 선택기(70)와 동일한 기능을 한다. 마찬가지로, 비트(D7)는 Y채널 이네이블 비트(75)인데, 이는 X채널 이네이블 비트(71)와 유사한 기능을 한다. 비트(D18-D111)는 Z출력 채널에 대하여 유사한 기능을 갖는다. 즉, 비트(D8-D10)는 Z채널 선택기(77)를 형성하며 비트(D11)는 Z채널 이네이블 비트(78)이다.
비트(D12- D14)는 구성 스위치 데이타 버스중 하나를 전송기 블록(14)의 입력에 접속시키는 전송 요구 선택기를 형성한다. 마지막으로, 비트(D15)는 디세이블 스크루빙 플래그(81 ; 도면에서는 DSCRUB로 표시됨)이다. 상기 디세이블스크루빙 플레그(81)가 세트되는 경우, CFM 상태 기계가 공백 구성에 들어갈때 상기 디세이블 스크루빙 플래그(81)는 모든 채널상에서의 스크우빙을 금지한다(공백 구성 레지스터 내용은 현재 구성 레지스터내로 로딩된다).
조인 구성 레지스터(43 ; 제10도 참조) 및 루프 구성 레지스터(45 ; 제11도 참조)의 내용은 공백 구성 레지스터(41)와 동일하다. 유일한 차이점은, CFM 상태 기계가 조인 구성에 있을때 조인 구성 레지스터(43)가 바람직한 구성을 나타내는 값을 기억한다는 점이다. 마찬가지로, CFM 상태 기계가 루프 구성에 있을때 루프 구성 레지스터(45)가 바람직한 구성을 나타내는 값을 기억한다. 조인 구성 레지스터(43)는, CF -조인 플래그가 제공되어 있고 어떠한 블로킹(blocking) 조건도 존재하지 않을때 현재 구성 레지스터(47) 내로 로딩될 구성을 포함한다. 마찬가지로, CF_루프 플래그가 제공되어 있고 어떠한 블로킹 조건도 존재하지 않을때 루프 구성 레지스터(45)가 현재 구성 레지스터(47)내로 로딩될 구성을 포함한다.
다음에 제13도를 참조하면, 현재 구성 레지스터(47)의 내용이 공백, 조인 및 루프 구성 레지스터(41, 43, 45) 의 내용과 사실상 동일하다는 것을 알 수 있다. 비트 내용에서의 유일한 차이점은 비트(D15)가 예약(res) 되어 어떠한 기능도지니지 않는다는 점이다. 현재 구성 레지스터(47)는 사용자에 의해 직접적으로 기록될수 없는 내부 레지스터이다. 그의 내용은 관련 물리층 제어기에 내재하는 여러 포트 및 채널 입출력의 실제 내부구성을 나타낸다.
상기에 기술한 구성 레지스터의 배치로 인해, 물리층 제어기의 출력 각각은, 단지 바람직한 입력을 적절한 채널 선택기내에 기록함으로써만 제어기의 입력중 어느 하나에 내부적으로 접속될 수 있다. 그 이외에도, 바람직하다면, 제어기의 출력중 하나이상이 단일 입력에 접속될 수 있다.
다음에 제12도를 참조하면, PCM상태 레지스터(49)의 내용이 기술되어 있다. PCM상태 레지스터(49)는 PCM에 대한 일반적인 정보 및 PCM에 의해 생성된 플래그를 제공하는 항시 판독 레지스터이다. PCM 상태 레지스터(49) 의 비트(D0, D1)는 PCM이 형성하기를 바라는 접속형태를 나타내는 접속 모드 인디케이터(89 ; 도면에서는 MODE로 표시됨)를 형성한다. 구체적으로 기술하면, 접속 모드 인디케이터(89) 내의 값(0,0)으로는 어떠한 접속도 나타나지 않는다. 값(0,1)으로는 심플렉스 접속이 나타난다. 값(1,0)으로는 듀플렉스 접속이 나타나며 값(1,1)은 예약되어 어떠한 의미도 갖지 않는다.
비트(D2,D3,D6,D7)는 예약되어 있다. 비트(D4,D15)는 각각 CF_조인 플래그(85;도면에서는 CFJOIN으로 표시됨) 및 CF_루프 플래그(87; 도면에서는 CFLOOP로 표시됨)이다. 상기에 적절한 바와같이, PCM이 조인 구성에 들어가도록 DFM에 바람으로써 포트가 데이터 전송링의 활성상태의 멤버로 될수있을 때 CF_조인 플래그(85)가 상승된다. 마찬가지로, PCM이 접속 관리 시퀀스동안 루프 테스트를 이행하기를 바랄 때 CF_루프 플래그(87)는 상승된다.
상기에 기술한 실시예에서, 3 가지 가능한 CFM 구성 상태가 존재하는 것이 효과적이다. 3가지 가능한 CFM 구성 상태는 공백 구성 상태, 조인 구성 상태 및 루프 구성 상태이다. 조인 구성 상태는, 노드가 링 동작에 참여하는 활성상태일때 노드에 내재하는 포트 및 MAC의 구성율 나타낸다. 조인 상태는, PCM의 CF_조인 플래그가 세트되고 다른 어떤 블로킹 조건도 없는 경우에만 존재한다. 루프 구성 상태는 루프 테스트를 실행하는동안 노드에 내재하는 포트 및 MAC의 구성을 나타낸다. 루프 구성 상태는, PCM의 CF_루프 플래그가 세트되고 다른 어떤 블로킹 조건도 없는 경우에만 존재한다. 공백 구성 상태는, 노드가 그와 이웃하는 노드와 활성적인 통신상태에 있을때는 언제든지 포트 및 MAC 의 구성을 나타낸다. 전형적으로는, 이는 CF_조인도 CF_루프 플래그도 단정되어 있지않을 경우에 존재한다. 그러나, 이들 플래그중 하나가 단정되는 동안 블로킹 조건이 존재할때 CFM은 공백 구성상태에 있게된다.
각각의 효과적인 CFM 구성 상태는 해당 구성 레지스터를 지닌다. 즉, 상기 해당 구성 레지스터는 공백 구성 레지스터(41), 조인 구성 레지스터(43) 및 루프 구성 레지스터(45)이다. 당업자라면 알수있는 바와같이, 단지 이들 3 개의 레지스터만을 사용함으로써, 거의 모든 경우에 물리층 제어기(10)가 노드 동작시나, 접속 관리 시퀀스 동안에도 어떠한 소프트웨어 조정없이도 완전한 CFM 기능을 실행할 수 있다. 이는, 특히 물리층 제어기가 1992년 12월 9일자 출원된 계류중인 미합중국 특허출원 제 ____호(대리인 도킷 번호 제 NSC - 1 호) 및 1992년 12월 9일자 출원된 계류중인 미합중국 특허출원 제 ____호(대리인 도킷 번호 제 NSC - 3호)(이들 출원은 본원의 양수인에게 양도되어 있으며 본원에 참고로 기재된 것임) 의 특징과 결합될때 매우 빠른 접속을 이룰수 있는 능력을 물리층 제어기에 제공한다. 상기 인용된 출원은 하드웨어를 기초로한 시스템에서의 물리 접속 관리(PCM) 기능을 달성하기위한 방법 및 장치를 기술한 것이다.
예를들면, PCM 이 접속 관리 시퀀스동안에 필요한 라인 상태 신호를 이행하는 동안 분리된 경로 구성에서 CFM 상태 기계를 유지하는 것이 전체적으로는 바람직하다. 그러나, 루프 테스트가 이행되는 접속 관리 시퀀스 일부동안(예를들면, 연결 신뢰 테스트동안), CFM 상태 기계가 국부 경로 구성에 들어가는 것이 전형적으로는 바람직하다. 마지막으로, 노드가 데이타 전송링의 활성 상태의 멤버로서 네트웍에 결합할때, CFM 상태 기계는 적절한 조인 경로 구성에 들어간다. 이는 통과 경로 구성, 연결 경로 구성, 랩(wrap) 경로 구성 또는 특정의 설계 요건으로 나타나는 유일(즉, 비표준) 경로 구성일 수 있다.
상기에 기술한 3 가지 구성 레지스터(41, 43, 45)를 제공함으로써, 사용자는 접속 관리 시퀀스를 개시하기전에 이들의 효과적인 CFM 공백, 조인 및 루프 상태동안 바람직한 구성을 프로그램할 수 있다. 따라서, 접속 관리 시퀀스가 개시될 때, 구성 변경은 매우 신속하게 될수있으며 소프트웨어 조정을 필요로하지 않는다. 그러한 3가지 구성 레지스터(물론 보다 많은 구성 레지스터가 제공될 수 있지만)이상을 제공하는 것이 불필요하다는 점에 유념하는 것이 중요하다. 그 이유는 상기에 기술한 구성 레지스터 각각이 사용자에 의해 프로그램가능함으로써, CFM이 특정의 구성 상태에 있을때 바람직한 CFM 경로 구성에 관계없이 단지 적절한 값을 관련 구성 레지스터내로 로딩시킴으로써만 상기 경로 구성이 이루어질 수 있기 때문이다.
물리층 제어기가 데이타 전송링의 활성 상태의 멤버인때 라인이 고장난 경우에는 사용자(소프트웨어) 조정은 대부분의 경우에 필요하지 않다는 점에 유념하기로 한다. 그이유는, 고장이 생긴때 PCM 이 CF_ 조인 플래그를 취소시키기 때문이다. 그 시점에, 공백 상태 구성(즉, 공백 구성 레지스터(41) 내의 값)은 자동적으로 현재 구성 레지스터(47) 내로 로딩된다. 그후, 고장이 보정되거나 주위로 경로 선택될때, CF_조인 플래그는 재단정되며, 어떠한 블로킹 조건도 존재하지 않는다고 가정하면, 바람직한 조인 상태 구성(즉, 조인 구성 레지스터(43) 내의 값)은 자동적으로 현지 구성 레지스터(47) 내로 다시 로딩된다. 어떠한 이유로해서, 사용자가 라인 고장이후에 조인 상태 경로 구성을 변경하고자하면, 이는 무효 조인 구성 비트(51)를 세트시킴으로써 마찬가지로 달성될 수 있다.
비록 본 발명의 단지 하나의 실시예만으로 기술하였지만, 본 발명은 본 발명의 사상이나 범위를 이탈하지 않고서도 다른 여러 특정의 형태로 구체화될 수 있다는 점을 이해하여야 한다. 특히, 상기에 기술한 발명은, 모든 FDDI 노드가 스테이션이든, 집중장치, 단일 부착 노드, 또는 이중 부착 노드이든지간에 모든 FDDI 노드에 사용될 수 있다. 특허청구범위에서, 스테이션이라는 단어가 자주사용되고 있지만, 청구범위에서 사용되는 이러한 용어는 정식 FDDI "스테이션" 및 집중 장치 모두를 포함하고자 의도된 것이다. 또한, 본 발명의 용도는 FDDI 표준에 엄격하게 순응하여 동작하는 네트웍에 국한되지 않는다. 오히려, 이는 FDDI 표준에 순응하여 실질적으로 동작하는 고속 네트웍에서 매우 유용하다고 예상되지만 다양한 네트웍에도 사용될 수 있다. 그러므로, 본 실시예는 제한적인 것이 아니라 예시적인 것이라고 간주되어야 하며, 본 발명은 본원에 제공된 세부사항에 국한되는 것이 아니라, 첨부된 특허청구의 범위내에서 수정될 수 있다.

Claims (13)

  1. 파이버 분배형 데이타 인터페이스(FDDI) 프로토콜에 따라 실질적으로 동작할 수 있는 데이타 전송 네트웍내로 삽입될 수 있는 스테이션을 구성하는 물리층을 제어하는 물리층 제어기로서, 구성관리(CFM) 상태 기계를 포함하며 상기 FDDI 프로토콜에 따라 실질적으로 물리층 제어기를 구성할 수 있는 구성관리 엔티티를 포함하는 물리층 제어기에 있어서, CFM 상태 기계가 공백 구성으로 되는 경우 물리층 제어기의 바람직한 구성을 나타내는 정보를 저장할 수 있는 공백 구성 레지스터, CFM 상태 기계가 조인(join) 구성으로 되는 경우 바람직한 구성을 나타내는 정보를 저장할 수 있는 조인 구성 레지스터 및 CFM 상태 기계가 루프구성으로 되는 경우 바람직한 구성을 나타내는 정보를 저장할 수 있는 루프 구성 레지스터를 포함하는 복수개의 레지스터를 부가적으로 포함하는 물리층 제어기.
  2. 제1항에 있어서, 상기 공백, 조인, 및 루프 구성 레지스터는, CFM상태 기계가 상기 구성 레지스터와 관련된 구성으로 되는 경우 사용될 구성을 세트시키도록 사용자에 의해 판독 및 기록될 수 있는 판독/기록 레지스터인 물리층 제어기.
  3. 제2항에 있어서, 상기 복수개의 레지스터는 항시 물리층 제어기의 구성을 규정하는 현재 구성 레지스터를 부가적으로 포함하고, 상기 현재 구성은, CFM 상태 기계가 공백 구성으로 되는 경우 공백 구성 레지스터의 내용중 최소한 일부분 ; CFM상태 기계가 조인 구성으로 되는 경우 조인 구성 레지스터의 내용중 최소한 일부분 ; 및 CFM 상태 기계가 루프 구성으로 되는 경우 루프 구성 레지스터의 내용중 최소한 일부분을 수신하도록 배치되어 있는 물리층 제어기.
  4. 제2항에 있어서, 데이타 전송 네트웍의 인접 노드에 물리층 제어기를 연결하는 한쌍의 접속기를 수납할 수 있는 포트로서, 포트 출력 및 포트 입력을 지니는 포트 ; 스테이션에 내재하는 이웃하는 제어기에 물리층 제어기를 연결하는 최소한 하나의 채널 접속부로서, 채널 출력 및 채널 입력을 지니는 최소한 하나의 채널 접속부를 부가적으로 포함하며, 상기 구성 레지스터 각각은 CFM상태 기계가 상기 구성 레지스터와 관련된 구성으로 되는 경우 채널 출력이 접속되는 물리층 제어기 입력을 나타내는 제 1 채널 선택기를 포함하는 물리층 제어기.
  5. 제4항에 있어서, 복수개의 채널 접속부를 부가적으로 포함하며, 각각의 구성 레지스터는 CFM상태 기계가 상기 구성 레지스터와 관련된 구성으로 되는 경우 관련 채널 출력이 접속되는 물리층 제어기 입력을 나타내도록 각각 배치되어 있는 복수개의 채널 선택기를 부가적으로 포함하는 물리층 제어기.
  6. 제4항에 있어서, 포트 출력에 연결된 전송기 출력 및 전송기 입력을 지니는 전송기를 부가적으로 포함하며, 각각의 구성 레지스터는 CFM상태 기계가 상기 구성 레지스터와 관련된 구성으로 되는 경우 전송기 입력이 접속되는 물리층 제어기 입력을 나타내도록 배치된 전송기 선택기를 부가적으로 포함하는 물리층 제어기.
  7. 제4항에 있어서, 각각의 구성 레지스터는 제1레벨로 세트되는 경우 채널 출력을 이네이블하고 제2레벨로 세트되는 경우 채널 출력을 디세이블하도록 배치되어 있는 프로그램가능한 채널 이네이블 비트를 부가적으로 포함하는 물리층 제어기.
  8. 제1항에 있어서, 상기 복수개의 레지스터는 사용자가 선택적으로 판독 및 기록할 수 있는 제어 레지스터를 부가적으로 포함하고, 상기 제어 레지스터는 조인 구성 레지스터가 바람직한 듀플렉스 또는 바람직한 심플렉스 접속중 최소한 하나를 지원하기에 적합한 값을 포함하는 지를 나타내도록 사용자가 프로그램할 수 있는 허용 접속 인디케이터를 포함하는 물리층 제어기.
  9. 제8항에 있어서, FDDI프로토콜에 따라 실질적으로 접속 관리 시퀀스를 실행할 수 있으며 PCM상태 기계를 포함하는 물리 접속 관리 엔티티로서, PCM 상태기계가 상기 구성 관리 엔티티가 조인 구성으로 되기를 바라는 경우 상기 구성 관리 엔티티에 CF_조인 플래그를 전송하는 물리 접속 관리 엔티티를 부가적으로 포함하며, 상기 복수개의 레지스터는 물리 접속 관리 엔티티가 형성하려고 하는 접속의 형태를 나타내는 접속 모드 인디케이터를 포함하는 PCM 상태 레지스터를 부가적으로 포함하고, 상기 접속 관리 엔티티가 CF_조인 플래그를 발생시킬 경우, 상기 접속 모드 인디케이터에 의해 표시된 바람직한 접속 형태가 현재 조인 구성 레지스터에 있는 값에 의해 지원받는다는 것을 허용 접속 인디케이터가 나타낸다면 상기 구성관리 엔티티는 단지 조인 구성으로만 되는 물리층 제어기.
  10. 제9항에 있어서, 상기 허용 접속 인디케이터는, 조인 구성 레지스터내의 값이 바람직한 듀플렉스 구성을 지원하기에 적합한 지를 나타내는 제 1비트 및 조인 구성 레지스터내의 값이 바람직한 심플렉스 구성을 지원하기에 적합한지를 나타내는 제 2 비트를 포함하는 물리층 제어기.
  11. 제1항에 있어서, 상기 복수개의 레지스터는, 사용자가 선택적으로 판독 및 기록할 수 있는 제어 레지스터를 부가적으로 포함하고, 상기 제어 레지스터는 사용자에 의해 프로그램될 수 있는 무효화 조인 구성 비트를 포함하며, 상기 조인 구성 비트가 제1레벨로 세트되는 경우, 상기 조인 구성 레지스터내의 값이 반복적으로 사용될 수 있고, 무효화 조인 구성 비트가 제2레벨로 세트되는 경우, 상기 조인 구성 레지스터내의 값이 한번만 사용될 수 있음으로써, 상기 조인 구성 레지스터내의 값이 이전의 접속을 확립하는 데 사용된 후에 상기 접속 관리 엔티티가 조인 구성을 확립하도록 요청받는 경우, 상기 조인 구성이 보류되는 물리층 제어기.
  12. 제3항에 있어서, 상기 현재 구성 레지스터는 현재 구성 레지스터가 단지 공백 구성 레지스터, 조인 구성 레지스터, 루프 구성 레지스터 및 외부 소프트웨어로부터 로딩될 수 있도록 배치되는 물리층 제어기.
  13. 제1항에 있어서, 상기 공백 구성 레지스터, 상기 조인 구성 레지스터 및 상기 루프 구성 레지스터의 사용은 표준 FDDI 접속용으로 필요한 모든 CFM 구성이 소프트웨어 조정의 사용없이 달성되는 것을 허용하는 물리층 제어기.
KR1019930030215A 1992-12-29 1993-12-28 파이버분배형데이타인터페이스(fddi)구성관리(cfm)상태기계사용자인터페이스 KR100295317B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/998,412 US5333270A (en) 1992-12-29 1992-12-29 FDDI configuration management state machine controller
US92-07/998,412 1992-12-29

Publications (2)

Publication Number Publication Date
KR940017392A KR940017392A (ko) 1994-07-26
KR100295317B1 true KR100295317B1 (ko) 2001-09-17

Family

ID=66853096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030215A KR100295317B1 (ko) 1992-12-29 1993-12-28 파이버분배형데이타인터페이스(fddi)구성관리(cfm)상태기계사용자인터페이스

Country Status (1)

Country Link
KR (1) KR100295317B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05300161A (ja) * 1992-04-21 1993-11-12 Toshiba Corp Fddiコネクション時間監視方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05300161A (ja) * 1992-04-21 1993-11-12 Toshiba Corp Fddiコネクション時間監視方式

Also Published As

Publication number Publication date
KR940017392A (ko) 1994-07-26

Similar Documents

Publication Publication Date Title
US4951280A (en) Method and apparatus for configuring data paths within a supernet station
US5041963A (en) Local area network with an active star topology comprising ring controllers having ring monitor logic function
US5333270A (en) FDDI configuration management state machine controller
US5430442A (en) Cross point switch with distributed control
US5325360A (en) Controllable PCM state machine user interface
AU1404197A (en) Method and arrangement for network resource administration
JPH07221739A (ja) 可用性を高めるためのデータ処理システムおよび方法
WO2002056524A9 (en) Fibre channel port adapter
EP0427066B1 (en) Pattern injector
JPH0683742A (ja) リンク確立方法及び相互接続装置
US20070183337A1 (en) FC-AL cabling management system
US20040131054A1 (en) Serialized bus communication and control architecture
KR20000029124A (ko) 디지탈 직렬 데이타 인터페이싱 장치 및 데이타 전송 속도선택 방법
HU214427B (hu) Adatátviteli rendszer
JPH096721A (ja) システムバスコントローラを利用するモジュール間通信装置及び方法
US5577206A (en) System for physical layer controllers for performing automatic hardware based scrubbing of input and output dirty flags for updating system configuration changes
KR100295317B1 (ko) 파이버분배형데이타인터페이스(fddi)구성관리(cfm)상태기계사용자인터페이스
US5390183A (en) PCM pseudo code signalling user interface
AU1005499A (en) Network system
JP3772358B2 (ja) 切替装置
JPH0681137B2 (ja) ネットワークトポグラフィーの制御方法及び装置
Hotard FDDI concentrator design issues
Ruiz et al. An architecture and implementation for an FDDI MAC concentrator
JPS60162328A (ja) デ−タ伝送制御方式
JPH04262644A (ja) パケット通信端末装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 13

EXPY Expiration of term