JPH04262644A - パケット通信端末装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパケット通信端末装置に
関し、更に詳しくはループ状、格子状又はメッシュ状に
接続してパケット情報を交換するのに好適なるパケット
通信端末装置に関する。

【０００２】今日、データ通信の発達に伴い様々な網ト
ポロジーのネットワークが構築されているが、中でもル
ープ状、格子状又はメッシュ状に接続してパケット情報
を相互に交換するネットワークは経済性、信頼性、管理
・運用性に優れ、かかるネットワークにおいてパケット
情報を高速かつ効率よく送受するパケット通信端末装置
の開発が要望されている。

【０００３】

【従来の技術】図１０は従来のパケット通信方式を説明
する図で、図１０の（Ａ）はループ状、格子状又はメッ
シュ状に接続した一部のパケット通信端末装置を示す図
、図１０の（Ｂ）はパケット電文の転送の遅れを説明す
る図である。

【０００４】図１０の（Ａ）において、従来のパケット
通信端末装置１ａ〜１ｃは、夫々入力のパケット電文Ｉ
Ｎを一旦全てメモリに記憶すると共に、該パケット電文
の異常有無を検査し、自局宛の電文である時は応答処理
のために電文データを保存し、また他局宛の電文である
時はメモリからパケット電文ＩＮを読み出して他局宛の
転送を行っていた。このために、パケット通信端末装置
１ａ〜１ｃは夫々大容量の蓄積バッファを必要とし、ま
たネットワーク上ではパケット電文の転送遅れが著しか
った。

【０００５】図１０の（Ｂ）において、Ｐはパケット電
文で、通常の１電文は開始フラグＦと、アドレス部Ａと
、制御部Ｃと、情報部Ｄと、フレーム検査部ＦＣと、終
結フラグＦとからなっている。

【０００６】今、あるパケット電文ＩＮがｔ０　のタイ
ミングにパケット通信端末装置１ａに入力したとすると
、ネットワーク上の理想を言えば、パケット電文ＯＵＴ
´は該ｔ０　と同じタイミングにパケット通信端末装置
１ｃから転送出力されるべきであるが、従来のパケット
通信端末装置１ａは入力のパケット電文ＩＮを一旦全て
メモリに記憶するため、ｔ０　〜ｔ１　のタイミングは
パケット電文の取込み記憶に使用され、更にｔ１〜ｔ２
　のタイミングはパケット電文の検査に使用され、トー
タルとして１端末装置当たり時間Ｔ１　の転送遅れが生
じていた。従つて、この例ではパケット電文が端末装置
３台分を通過するので、実際にパケット電文ＯＵＴがパ
ケット通信端末装置１ｃから転送出力されるのはｔ６　
のタイミングになっていた。

【０００７】

【発明が解決しようとする課題】上記のように従来のパ
ケット通信方式では、各パケット通信端末装置が入力の
パケット電文ＩＮを一旦全て記憶するので、各パケット
通信端末装置には大きいメモリが必要であり、またルー
プ状、格子状又はメッシュ状のネットワークから見ると
、パケット情報の高速かつ効率よい転送を実現すること
は極めて困難であった。

【０００８】本発明の目的は、少ないメモリで、かつル
ープ状、格子状又はメッシュ状に接続してパケット情報
を高速かつ効率よく送受できるパケット通信端末装置を
提供することにある。

【０００９】

【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明のパケット通信端末装
置は、パケット電文を送受信する複数の送受信部１００
０　〜１００ｎ　と、前記複数の送受信部１０００　〜
１００ｎ　における最先の着信を検出する検出部２００
と、前記各送受信部からの受信電文を残りの送受信部へ
の送信電文として分配可能に構成されたルーティング部
３００と、前記検出部２００が最先の着信を検出したこ
とにより前記ルーティング部３００をして該最先に着信
した送受信部からの受信電文を残りの送受信部への送信
電文として分配するように制御する主制御部４００とを
備える。

【００１０】

【作用】本発明のパケット通信端末装置においては、検
出部２００が複数の送受信部１０００　〜１００ｎ　に
おける例えば送受信部１０００　の最先の着信を検出す
ると、これによって主制御部４００が付勢され、該主制
御部４００はルーティング部３００をして該最先に着信
した送受信部１０００　からの受信電文を残りの送受信
部１００１　〜１００ｎ　への送信電文として分配する
ように所定の制御情報をセットし、ルーティング部３０
０はこの制御情報に従つて送受信部１０００　からの受
信電文を残りの送受信部１００１　〜１００ｎ　への送
信電文として例えば１バイト毎に分配するものである。

【００１１】

【実施例】以下、添付図面に従つて本発明による実施例
を詳細に説明する。図２は本発明による実施例のパケッ
ト通信端末装置のブロック図で、図において２ａ〜２ｄ
はパケット電文を送受信するデータリンクコントローラ
ＤＬＣ（図１の１０００　〜１００ｎ　に相当）、３は
データリンクコントローラ２ａ〜２ｄにおける最先の着
信を検出する検出部ＰＤ（同２００）、４は各データリ
ンクコントローラからの受信電文を１バイト単位で残り
のデータリンクコントローラへの送信電文として分配可
能に構成されたルーティング部（同３００）、５は検出
部３が最先の着信を検出したことによりルーティング部
４をして該最先に着信したデータリンクコントローラか
らの受信電文を残りのデータリンクコントローラへの送
信電文として分配するように制御する主制御部（同４０
０）である。

【００１２】ルーティング部４において、４ａ〜４ｄは
夫々ＨＩＧＨ（１）、ＬＯＷ（０）及びハイインピーダ
ンスの３ステート出力回路を有する双方向バッファＢｎ
　、６ａ〜６ｄ及び７は内部のデータバス、８は双方向
バッファ４ａ〜４ｄのデータの流れを規定するためのバ
ッファ制御データをラッチするラッチ回路ＬＡＴＣＨで
ある。

【００１３】主制御部５において、９は本パケット通信
端末装置の主制御を行うＣＰＵ、１０はＣＰＵ９が実行
する後述の図５〜図７の制御プログラムやバッファ制御
データを記憶しているＲＯＭ、１１はＣＰＵ９がワーキ
ングエリアとして使用するＲＡＭ、１２，１３はドライ
バ回路Ｄ、１４はアドレスのデーコーダ回路ＤＥＣ、１
５はＣＰＵ９のデータバス、１６は同じくアドレスバス
である。

【００１４】図３は実施例のデータリンクコントローラ
の詳細を示すブロック図で、図において２１は受信デー
タＲＸ　Ｄを１バイト分蓄える受信レジスタＲＲ、２２
はシリアル−パラレル変換レジスタＳＰ、２３は受信デ
ータを最大３バイト分蓄えることの可能なＦＩＦＯタイ
プの受信バッファＲＢＵＦ、２４はフレーム検査データ
の検査器ＦＣＳＣ、２５はフラグデータ「０１１１１１
１０」の検出器ＦＤＤ、２６はデータリンクコントロー
ラ内で発生する各種のステータスを記憶するステータス
レジスタＳＲ、２７はデータリンクコントローラ内の動
作や動作モード（例えばＨＤＬＣの送受信モード，透過
送信モード等）を規定するための各種コマンドや各種制
御パラメータを記憶するコントロールレジスタＣＲ、２
８は送信データを最大３バイト分蓄えることの可能なＦ
ＩＦＯタイプの送信バッファＴＢＵＦ、２９はフラグデ
ータ「０１１１１１１０」の発生器ＦＤＧ、３０はデー
タセレクタＤＳＥＬ、３１はパラレル−シリアル変換レ
ジスタＰＳ、３２はフレーム検査データの発生器ＦＣＳ
Ｇ、３３は送信データＴＸ　Ｄの発生源を選択するビッ
トセレクタＢＳＥＬ、３４はルーティング部４との間の
バスインタフェースＢＵＳＩＦ、３５は内部バスである
。

【００１５】ＣＰＵ９は、チップセレクト信号ＣＳｎに
よって何れかのデータリンクコントローラ２ａ〜２ｄを
選択し、かつリード／ライトモード信号Ｒ／Ｗｎによっ
てバスインタフェース３４のデータの流れる方向を規定
し、かつイネーブル信号Ｅによて個々の制御を付勢する
。

【００１６】なお、上記のようなデータリンクコントロ
ーラ２ａ〜２ｄは通常の市販のもので良く、例えばＭＢ
８８７５（富士通）等を使用できる。図４は実施例の検
出部の詳細を示すブロック図で、図において４１ａ〜４
１ｄはＤタイプのフリップフロップ回路、４２は３ステ
ート出力回路を有する１方向性のバッファ回路Ｂ、４３
はＮＯＲゲート回路、４４はインバータ回路、４５，４
６はＡＮＤゲート回路、４７は遅延回路ＤＬである。

【００１７】この検出部３には、データリンクコントロ
ーラ２ａ〜２ｄからの各フラグデータの検出信号ＦＤｎ
　が入力されており、今、データリンクコントローラ２
ａ〜２ｄから１又は２以上の検出信号ＦＤｎ　が発生す
ると、該信号ＦＤｎ　はＡＮＤゲート回路４５からのク
ロック信号により最先のものが対応するフリップフロッ
プ回路にセットされる。そして、該フリップフロップ回
路のセット出力はＮＯＲゲート回路４３を介してＡＮＤ
ゲート回路４５におけるそれ以降のクロック信号の出力
を消勢するから、これによりフリップフロップ回路４１
ａ〜４１ｄにはデータリンクコントローラ２ａ〜２ｄの
うち最先に着信したデータリンクコントローラの優先検
出信号ＰＦＤｎ　が保持される。また、同時にＮＯＲゲ
ート回路４３の出力はインバータ回路４４でレベル反転
され、これがＣＰＵ９に対するフラグ検出割込要求信号
ＦＤＩＲＱになる。

【００１８】一方、この割込要求ＦＤＩＲＱを受けたＣ
ＰＵ９は、図２のデコーダ１４を介してチップセレクト
信号ＣＳ４　を形成すると共に、ドライバ１２を介して
イネーブル信号Ｅを出力する。これによりＡＮＤゲート
回路４６が付勢され、さらにバッファ回路４２を介して
フリップフロップ回路４１ａ〜４１ｄからの優先検出信
号ＰＦＤｎ　がＣＰＵ９に読み込まれる。そして、遅延
回路４７は該読み込みの所定時間経過後に一定時間幅の
パルス信号を発生し、これによりフリップフロップ回路
４１ａ〜４１ｄはリセットされる。

【００１９】図５は実施例の受信・転送処理のフロチャ
ートで、本パケット通信端末装置が受信・転送待ちの状
態になるとこの処理に入力する。ステップＳ１では全て
のデータリンクコントローラ２ａ〜２ｄの受信系回路を
ＨＤＬＣによる受信モードにセットし、ステップＳ２で
は同じく全てのデータリンクコントローラ２ａ〜２ｄの
送信系回路を透過による送信モードにセットする。なお
、この透過による送信モードとは、図３のバスインタフ
ェース３４、送信バッファ２８、パラレル−シリアル変
換レジスタ３１のみを使用して、データバス６から順次
送られる１バイト毎の送信電文（ＨＤＬＣによる電文）
をそのまま送信データＴＸ　Ｄとして出力するモードで
あり、ＣＰＵ９は予め各コントロールレジスタ２７に所
定の制御パラメータをセットすることにより、各データ
リンクコントローラ内では送信電文の入力に同期して自
動的に透過による送信動作が行われる。更に、ステップ
Ｓ３ではフラグ検出割込要求ＦＤＩＲＱを許可し、ステ
ップＳ４では該割込要求ＦＤＩＲＱを待つためにＩＤＬ
Ｅルーティンを実行する。

【００２０】一方、この状態でフラグ検出割込要求ＦＤ
ＩＲＱが発生すると、処理は図６に飛んで後述のフラグ
検出割込処理を実行し、再び図５のステップＳ５に戻る
。ステップＳ５では最先に着信したデータリンクコント
ローラからの受信データ（最初はフラグデータ）が有効
（ＲＤＡＶ）になるのを待ち、有効になるとステップＳ
６で当該１データを読み込む。この場合に、図３の受信
バッファ２３はＦＩＦＯタイプデあるので該受信バッフ
ァ２３によるデータ転送の遅れは少ないと考えて良い。 続くステップＳ７では自局宛の電文か否かを判別する。 即ち、ＨＤＬＣフォーマットの２バイト目は通信端末の
アドレス部であるから、これを検査することで自局宛の
電文か否かを判別する。自局宛の電文なら所定のフラグ
を立てて、以降の電文データについてはステップＳ８に
進んで該電文データをＲＡＭ１１にストアする。また自
局宛の電文でない場合はステップＳ８の処理をスキップ
して、以降の受信電文については関知しない。ステップ
Ｓ９では受信終了（終結フラグ）か否かを判別し、受信
終了でなければステップＳ５に戻る。また受信終了なら
当該１電文の受信・転送処理を終了する。

【００２１】図６は実施例のフラグ検出割込処理のフロ
チャートで、図５のＩＤＬＥ処理中にフラグ検出割込要
求（ＦＤＩＲＱ）が発生するとこの処理に入力する。ス
テップＳ１１ではフラグ検出割込要求ＦＤＩＲＱを不許
可にし、ステップＳ１２では検出部３から優先検出信号
ＰＦＤｎ　を読み込み、ステップＳ１３では読み込んだ
優先検出信号ＰＦＤｎ　に基づいて後述のルーティング
テーブルを参照し、得られたバッファ制御データをルー
ティング部４のラッチ回路８にセットする。

【００２２】図７は実施例のルーティングテーブルを説
明する図で、このルーティングテーブルはＲＯＭ１０に
記憶されている。図のＮＯ　の欄は優先検出信号ＰＦＤ
ｎ　の取り得る状態数を表しており、４ビットの優先検
出信号ＰＦＤｎ　が取り得る状態数は０〜１５の１６種
類である。このうち、ＰＦＤ０−３　＝００００の場合
はフラグデータの検出が無い状態であるから起こり得な
い。またＰＦＤ０−３　＝１１１１の場合は全データリ
ンクコントローラ２ａ〜２ｄが同時にフラグデータを検
出した場合であるが、この場合は受信電文を他のパケッ
ト通信端末装置に転送する必要が無いので、例えばデー
タリンクコントローラ２ａからの受信電文をＣＰＵ９が
受信するのみである。そして、このルーティングテーブ
ルの残りのＮＯ　＝１〜１４については、各バッファ回
路４ａ〜４ｄ上におけるデータのパスを制御するための
バッファ制御データＢ０−３　が規定されている。

【００２３】図７の右矢印（→）で示すバッファ制御デ
ータは図２のバス６側の電文データをバス７側に出力さ
せる場合を示し、また左矢印（←）で示すバッファ制御
データはバス７側の電文データをバス６側に出力させる
場合を示し、そして、記号（×）で示すバッファ制御デ
ータはバッファ回路４の何れの方向にも電文データを通
過させない場合を示している。

【００２４】ＣＰＵ９は、読み込んだ優先検出信号ＰＦ
Ｄｎ　によりこのルーティングテーブルを参照し、直ち
に対応するバッファ制御データＢ０−３　を読み出し、
これを図２のラッチ回路８にセットする。これにより、
ラッチ回路８はバッファ回路４ａ〜４ｄの制御信号ＢＣ
０　〜ＢＣ３　を出力する。

【００２５】今、例えば優先検出信号ＰＦＤ０−３　が
［１０００］であるとすると、対応するバッファ制御デ
ータＢ０−３　は「→←←←」であり、バッファ回路４
ａ〜４ｄの制御信号ＢＣ０−３　も「→←←←」である
。従つて、ルーティング部４においては、データバス６
ａの電文データがデータバス７に出力され、更に、この
データバス７の電文データがデータバス６ｂ〜６ｄ及び
ＣＰＵ９のデータバス１５に出力される。

【００２６】また、ＣＰＵ９は、ルーティングテーブル
から読み出したバッファ制御データＢ０−３　の内容に
応じて対応するチップセレクトデータＣＳ０−３　とリ
ード／ライトモードデータＲ／Ｗ０−３　とを形成し、
これを図２のラッチ回路８にセットする。この対応の仕
方を言うと、バッファ制御データＢｎ　が「→」の時は
チップセレクトデータＣＳｎ　＝「１」、かつリード／
ライトモードデータＲ／Ｗｎ　＝「Ｒ」で、バッファ制
御データＢｎ　が「←」の時はチップセレクトデータＣ
Ｓｎ　＝「１」、かつリード／ライトモードデータＲ／
Ｗｎ　＝「Ｗ」で、バッファ制御データＢｎ　が「×」
の時はチップセレクトデータＣＳｎ　＝「０」、かつリ
ード／ライトモードデータＲ／Ｗｎ　＝「Ｒ／Ｗ」であ
る。これにより、ラッチ回路８はデータリンクコントロ
ーラ２ａ〜２ｄにチップセレクト信号ＣＳ０−３　及び
リード／ライトモード信号Ｒ／Ｗ０−３　を出力し、夫
々は図３に示すように各データリンクコントローラ２ａ
〜２ｄにおいてワイヤードＯＲされる。従つて、各デー
タリンクコントローラ２ａ〜２ｄは夫々の動作モードで
同時に動作し、例えばＣＰＵ９が最先の着信であるデー
タリンクコントローラ２ａから１受信電文データを読み
込んだ時は、その読み込みに使用するイネーブル信号Ｅ
がデータリンクコントローラ２ｂ〜２ｃにも分配されて
いるので、これらのデータリンクコントローラ２ｂ〜２
ｃには該読み込んだ１受信電文データと同一の１送信電
文データが入力されることになる。

【００２７】図８は実施例のパケット通信網の動作を説
明する図で、図８の（Ａ）は格子状に接続した一部のパ
ケット通信端末装置を示す図、図８の（Ｂ）はパケット
電文の転送の遅れを説明する図である。

【００２８】図８の（Ａ）において、５１〜６２は実施
例のパケット通信端末装置、６３は回線に挿入されてい
る様々な要因に基づく遅延を概念化した遅延素子Ｄであ
る。今、例えばパケット送信の主導権を得た親局５６が
回線■にパケット電文を送信すると、これを受信した子
局５７は、最先の着信がＤＬＣ０　であることにより該
受信電文を直ちにＤＬＣ１　〜ＤＬＣ３　に転送すると
共に、該電文が自局宛の電文か否かを判別して対応する
処理を行う。同様にして、子局５７からの電文を受信し
た子局５８は、最先の着信がＤＬＣ０　であることによ
り該受信電文を直ちにＤＬＣ１　〜ＤＬＣ３　に転送す
ると共に、該電文が自局宛の電文か否かを判別して対応
する処理を行う。一方、子局５４においては、子局５３
及び５８からの電文が略同時に到着するので、最先の着
信はＤＬＣ０　及びＤＬＣ３　となるが、図７のテーブ
ルに従つてＤＬＣ３　の受信電文は選択されないので、
回線■の電文は無効とされる。同様にして回線■の電文
も無効とされる。かくして、親局５６から発生したパケ
ット電文は格子状に接続した各パケット通信端末装置に
急速に広まり、やがてその一部は回線■〜■を介して親
局５６に戻り、これにより親局５６はパケット電文の波
及を確認する。また、例えば子局５５においては、回線
■に遅延素子６３があるために、結局、子局５５におけ
る最先の着信はＤＬＣ１　ということになり、その受信
電文はＤＬＣ０　及びＤＬＣ２　とＤＬＣ３　に転送さ
れる。一方、子局５５も回線■に電文を転送するから、
両電文は回線■で衝突するが、この状態で子局５５及び
５９の各ＣＰＵ９は送信ＤＬＣの状態には関知していな
いので回線■の電文は自動的に無効になる。何れにせよ
、親局５６から発した電文は利用できるすべての回線を
使用して全ての子局に急速に波及する。こうして、例え
ば子局５１が自局宛の電文を受け取ると、例えば所定時
間の経過後に子局５１が親局５６と同一の立場になって
応答電文を送信し、これが親局５６に波及し、こうして
、パケット情報を高速かつ効率よく送受するパケット通
信端末網が構成される。

【００２９】図８の（Ｂ）において、今、あるパケット
電文ＩＮがｔ０　´のタイミングにパケット通信端末装
置に入力したとすると、本実施例によれば、ｔ０　´〜
ｔ１　´の僅かなタイミングで受信データは送信データ
になって転送されるので、１端末装置当たりの転送遅れ
は従来の時間Ｔ１　よりも極めて少ない時間Ｔ２　であ
る。

【００３０】図９は他の実施例のパケット通信網の構成
を示す図で、図において７１〜７４は実施例のパケット
通信端末装置、７５，７６は光アダプタ、７７，７８は
モデムＭＯＤＥＭ、７９，８０は無線アダプタ、８１，
８２はアンテナである。

【００３１】このように、本発明のパケット通信端末装
置は図示の如く各データリンクコントローラに様々なア
ダプタを接続することで、そのままで様々な通信媒体に
よる通信網を構築できる。

【００３２】なお、上記実施例では図５のステップＳ７
に係る処理において、自局宛の電文でない場合は以降は
その電文に関知しないようにしたが、関知するようにし
ても良い。関知するようにしても、受信電文の転送に遅
れを生じないばかりか、本パケット通信端末装置はルー
プ状、格子状又はメッシュ状に接続した通信網の一部に
あって回線の監視装置の役目を果たせることになり、障
害の切り分けに有効な情報や異常電文の無効等を親局又
は転送先のパケット通信端末装置に迅速に知らせること
ができる。

【００３３】また、上記実施例では格子状のネットワー
クについて述べたが、他にループ状、メッシュ状等の様
々なネットワークも構成でき、その場合にパケット通信
端末装置は色々な数のデータリンクコントローラを持つ
ことができる。

【００３４】また、本発明によるパケット通信端末装置
と従来の蓄積転送型のパケット通信端末装置とを混在さ
せて通信網を構築しても良い。

【００３５】

【発明の効果】以上述べた如く本発明によれば、複数の
送受信部１０００〜１００ｎ　における最先の着信を検
出することにより、ルーティング部３００をして該最先
に着信した送受信部からの受信電文を残りの送受信部へ
の送信電文として分配するように構成したので、少ない
メモリで、かつループ状、格子状又はメッシュ状に接続
してパケット情報を高速かつ効率よく送受できるパケッ
ト通信端末装置を提供できる。

【図面の簡単な説明】

【図１】図１は本発明の原理的構成図である。

【図２】図２は本発明による実施例のパケット通信端末
装置のブロック図である。

【図３】図３は実施例のデータリンクコントローラの詳
細を示すブロック図である。

【図４】図４は実施例の検出部の詳細を示すブロック図
である。

【図５】図５は実施例の受信・転送処理のフロチャート
である。

【図６】図６は実施例のフラグ検出割込処理のフロチャ
ートである。

【図７】図７は実施例のルーティングテーブルを説明す
る図である。

【図８】図８は実施例のパケット通信網の動作を説明す
る図である。

【図９】図９は他の実施例のパケット通信網の構成を示
す図である。

【図１０】図１０は従来のパケット通信方式を説明する
図である。

【符号の説明】

１０００　〜１００ｎ　　　送受信部 ２００　　検出部 ３００　　ルーティング部 ４００　　主制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　パケット電文を送受信する複数の送受
   信部（１０００　〜１００ｎ　）と、前記複数の送受信
   部（１０００　〜１００ｎ　）における最先の着信を検
   出する検出部（２００）と、前記各送受信部からの受信
   電文を残りの送受信部への送信電文として分配可能に構
   成されたルーティング部（３００）と、前記検出部（２
   ００）が最先の着信を検出したことにより前記ルーティ
   ング部（３００）をして該最先に着信した送受信部から
   の受信電文を残りの送受信部への送信電文として分配す
   るように制御する主制御部（４００）とを備えたことを
   特徴とするパケット通信端末装置。
2. 【請求項２】　　主制御部（４００）は、検出部（２０
   ０）が複数の最先の着信を検出したときは、このうちの
   何れか１の送受信部の受信電文を選択すると共に該受信
   電文を残りの送受信部のうち前記最先の着信を検出され
   た送受信部を除く送受信部への送信電文として分配する
   ように制御することを特徴とする請求項１のパケット通
   信端末装置。
3. 【請求項３】　　主制御部（４００）は、最先に着信し
   た送受信部からの受信電文を取り込むと共に自局宛の受
   信電文を検出して記憶することを特徴とする請求項１の
   パケット通信端末装置。