JPH05298456A - テクスチャ・マッピング方式 - Google Patents
テクスチャ・マッピング方式Info
- Publication number
- JPH05298456A JPH05298456A JP12968592A JP12968592A JPH05298456A JP H05298456 A JPH05298456 A JP H05298456A JP 12968592 A JP12968592 A JP 12968592A JP 12968592 A JP12968592 A JP 12968592A JP H05298456 A JPH05298456 A JP H05298456A
- Authority
- JP
- Japan
- Prior art keywords
- texture
- data
- edge
- interpolation
- coordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】
【目的】 表示画面に描画する多角形にテクスチャを高
速にマッピングする。回路を得る． 【構成】 マイクロ・プロセッサ１１の分割手段１１ａ
によって、表示画面に描画する多角形のエッジを左エッ
ジとに分割する。スキャン変換部１６で、これらのエッ
ジの同一スキャンライン上の点データを作成する。ピク
セル補間回路１４は、スキャン変換部１６からの点デー
タの両点間の補間を行う。テクスチャ・メモリ１５は、
それらの点データを連続的に１スキャンライン上のピク
セルで書込めるため、高速なテクスチャ・マッピングが
できる。 【効果】 高速なテクスチャ・マッピング処理が可能に
なる。
速にマッピングする。回路を得る． 【構成】 マイクロ・プロセッサ１１の分割手段１１ａ
によって、表示画面に描画する多角形のエッジを左エッ
ジとに分割する。スキャン変換部１６で、これらのエッ
ジの同一スキャンライン上の点データを作成する。ピク
セル補間回路１４は、スキャン変換部１６からの点デー
タの両点間の補間を行う。テクスチャ・メモリ１５は、
それらの点データを連続的に１スキャンライン上のピク
セルで書込めるため、高速なテクスチャ・マッピングが
できる。 【効果】 高速なテクスチャ・マッピング処理が可能に
なる。
Description
【０００１】
【産業上の利用分野】この発明は表示画面に表示する図
形にテクスチャをマッピングするテクスチャ・マッピン
グ方式に関する。
形にテクスチャをマッピングするテクスチャ・マッピン
グ方式に関する。
【０００２】
【従来の技術】図９は特開昭６３−８０３７５号公報に
示された従来のテクスチャ・マッピング装置である。図
９において、９１は描画コマンドデータを取り込むため
のＩ／Ｏインターフェース、９２は辺選択処理などを行
う汎用プロセッサ、９３は汎用プロセッサ９２が使用す
るデータを保持するメモリ、９４は後述する汎用プロセ
ッサ９２によって選択された２辺のＸ座標値、Ｙ座標
値、Ｚ座標値（画面に表示する３次元座標データ）とＩ
（輝度データ）とＵ座標値、Ｖ座標値（テクスチャ平面
の２次元座標データ）に対応する補間手段をそれぞれに
ついて持つ辺補間回路、９５は辺補間回路９４から出力
される２辺上のＸ座標値、Ｙ座標値、Ｚ座標値、輝度デ
ータＩ、Ｕ座標値、Ｖ座標値を入力として２辺を結ぶ直
線を補間する線分補間回路、９６はテクスチャの色のデ
ータＲ，Ｇ，Ｂを保持し、線分補間回路９５が出力する
テクスチャ平面のＵ座標値、Ｖ座標値を入力としてその
座標における色データＲ，Ｇ，Ｂを出力するマッピング
・メモリ、９７は線分補間回路９５から出力される輝度
データＩとマッピング・メモリ９６から出力される色デ
ータＲ，Ｇ，Ｂを入力としてシェーディング処理を行う
乗算器である。図１０は図９に示された辺補間回路９４
と線分補間回路９５を構成するＸ座標，Ｙ座標，Ｚ座
標，輝度データＩ，座標Ｕ、座標Ｖのデータを取り扱う
補間回路の具体例を示した図であり、辺補間回路９４は
２つのエッジ分の補間回路、線分補間回路９５は１つの
補間回路から構成されている。図１０において、１０１
は補間地を算出する除算回路、１０２は補間値を累積加
算する加算回路であり、補間回路はこれらの除参会路及
び加算回路から構成されている。そしてＸ座標値，Ｙ座
標値，Ｚ座標値、輝度データＩ，Ｕ座標値，Ｖ座標値の
各データに対応して除算回路１０１と加算回路１０２が
それぞれ設けられている。
示された従来のテクスチャ・マッピング装置である。図
９において、９１は描画コマンドデータを取り込むため
のＩ／Ｏインターフェース、９２は辺選択処理などを行
う汎用プロセッサ、９３は汎用プロセッサ９２が使用す
るデータを保持するメモリ、９４は後述する汎用プロセ
ッサ９２によって選択された２辺のＸ座標値、Ｙ座標
値、Ｚ座標値（画面に表示する３次元座標データ）とＩ
（輝度データ）とＵ座標値、Ｖ座標値（テクスチャ平面
の２次元座標データ）に対応する補間手段をそれぞれに
ついて持つ辺補間回路、９５は辺補間回路９４から出力
される２辺上のＸ座標値、Ｙ座標値、Ｚ座標値、輝度デ
ータＩ、Ｕ座標値、Ｖ座標値を入力として２辺を結ぶ直
線を補間する線分補間回路、９６はテクスチャの色のデ
ータＲ，Ｇ，Ｂを保持し、線分補間回路９５が出力する
テクスチャ平面のＵ座標値、Ｖ座標値を入力としてその
座標における色データＲ，Ｇ，Ｂを出力するマッピング
・メモリ、９７は線分補間回路９５から出力される輝度
データＩとマッピング・メモリ９６から出力される色デ
ータＲ，Ｇ，Ｂを入力としてシェーディング処理を行う
乗算器である。図１０は図９に示された辺補間回路９４
と線分補間回路９５を構成するＸ座標，Ｙ座標，Ｚ座
標，輝度データＩ，座標Ｕ、座標Ｖのデータを取り扱う
補間回路の具体例を示した図であり、辺補間回路９４は
２つのエッジ分の補間回路、線分補間回路９５は１つの
補間回路から構成されている。図１０において、１０１
は補間地を算出する除算回路、１０２は補間値を累積加
算する加算回路であり、補間回路はこれらの除参会路及
び加算回路から構成されている。そしてＸ座標値，Ｙ座
標値，Ｚ座標値、輝度データＩ，Ｕ座標値，Ｖ座標値の
各データに対応して除算回路１０１と加算回路１０２が
それぞれ設けられている。
【０００３】図１１は辺の選択を説明する図であり、次
に図９，図１０を用いて従来のテクスチャ・マッピング
装置の動作について説明する。汎用プロセッサ９２にお
いて、伝送されてきた複数個の頂点データから多角形の
ある互いに対向する２辺（例えばＨ２とＨ３）を検出す
る．この対抗する２辺の選択は、多角形を構成する辺の
中で、もっとも短い辺（Ｈ１）に隣接する２辺として選
択される。四角形を構成する辺の両端点のＸ座標値の差
とＹ座標値の差とを加算した値が最もも小さい辺とする
と、図１１では、四角形を構成する辺の中で辺Ｈ１が一
番短い辺となる。この辺Ｈ１に隣あう辺Ｈ２，Ｈ３を多
角形の互いに対向する２辺として選択する。また、この
選択された２辺（Ｈ２，Ｈ３）に対応するテクスチャ平
面における２辺も選択される。
に図９，図１０を用いて従来のテクスチャ・マッピング
装置の動作について説明する。汎用プロセッサ９２にお
いて、伝送されてきた複数個の頂点データから多角形の
ある互いに対向する２辺（例えばＨ２とＨ３）を検出す
る．この対抗する２辺の選択は、多角形を構成する辺の
中で、もっとも短い辺（Ｈ１）に隣接する２辺として選
択される。四角形を構成する辺の両端点のＸ座標値の差
とＹ座標値の差とを加算した値が最もも小さい辺とする
と、図１１では、四角形を構成する辺の中で辺Ｈ１が一
番短い辺となる。この辺Ｈ１に隣あう辺Ｈ２，Ｈ３を多
角形の互いに対向する２辺として選択する。また、この
選択された２辺（Ｈ２，Ｈ３）に対応するテクスチャ平
面における２辺も選択される。
【０００４】次に、選択された２辺（Ｈ２，Ｈ３）のそ
れぞれの始点と終点のＸ座標、Ｙ座標、Ｚ座標、輝度デ
ータＩと、選択された２辺（Ｈ２，Ｈ３）に対応するテ
クスチャ平面上の２辺の始点と終点のＵ座標、Ｖ座標が
辺補間回路９４に入力され、入力された２辺のデータを
保管する補間値を決定するために辺の分割数を決定す
る。すなわち、２辺の両端点間にあるＸ方向のドット数
を△Ｘ１，△Ｘ２、Ｙ方向のドット数を△Ｙ１，△Ｙ２
とし、｜△Ｘ１｜＋｜△Ｙ１｜＋１と｜△Ｘ２｜＋｜△
Ｙ２｜＋１のうちの大きい方を分割数とする。除算回路
１０１において、この分割数で各辺のＸ座標、Ｙ座標、
Ｚ座標、輝度データＩ、Ｕ座標、Ｖ座標の差分を割るこ
とで補間値を求めて、更に、加算回路１０２でこの補間
値を累積加算することで補間処理を行う．
れぞれの始点と終点のＸ座標、Ｙ座標、Ｚ座標、輝度デ
ータＩと、選択された２辺（Ｈ２，Ｈ３）に対応するテ
クスチャ平面上の２辺の始点と終点のＵ座標、Ｖ座標が
辺補間回路９４に入力され、入力された２辺のデータを
保管する補間値を決定するために辺の分割数を決定す
る。すなわち、２辺の両端点間にあるＸ方向のドット数
を△Ｘ１，△Ｘ２、Ｙ方向のドット数を△Ｙ１，△Ｙ２
とし、｜△Ｘ１｜＋｜△Ｙ１｜＋１と｜△Ｘ２｜＋｜△
Ｙ２｜＋１のうちの大きい方を分割数とする。除算回路
１０１において、この分割数で各辺のＸ座標、Ｙ座標、
Ｚ座標、輝度データＩ、Ｕ座標、Ｖ座標の差分を割るこ
とで補間値を求めて、更に、加算回路１０２でこの補間
値を累積加算することで補間処理を行う．
【０００５】そして、辺補間回路９４から、互いに対向
する辺上の点のＸ座標値、Ｙ座標値、Ｚ座標値、輝度デ
ータＩ、Ｕ座標値、Ｖ座標値のデータが補間されるごと
に、線分補間回路９５に入力される。線分補間回路９５
は、辺補間回路９４から入力される２点を結ぶ線分の長
さを分割数として、この分割数を用いて、辺補間回路９
４と同様な処理を行う。すなわち、除算回路１０１にお
いては、その分割数で両辺を結ぶ直線のＸ座標、Ｙ座
標、Ｚ座標、輝度データＩ、Ｕ座標、Ｖ座標の補間値を
求め、加算回路１０２においては、補間値を累積加算す
ることにより補間処理を行う。
する辺上の点のＸ座標値、Ｙ座標値、Ｚ座標値、輝度デ
ータＩ、Ｕ座標値、Ｖ座標値のデータが補間されるごと
に、線分補間回路９５に入力される。線分補間回路９５
は、辺補間回路９４から入力される２点を結ぶ線分の長
さを分割数として、この分割数を用いて、辺補間回路９
４と同様な処理を行う。すなわち、除算回路１０１にお
いては、その分割数で両辺を結ぶ直線のＸ座標、Ｙ座
標、Ｚ座標、輝度データＩ、Ｕ座標、Ｖ座標の補間値を
求め、加算回路１０２においては、補間値を累積加算す
ることにより補間処理を行う。
【０００６】線分補間回路９５により補間されて出力さ
れるテクスチャ平面のＵ座標値とＶ座標値はマッピング
・メモリ９６に入力され、マッピング・メモリ９６か
ら、それらの座標値のアドレスに対応する色データＲ，
Ｇ，Ｂが出力される。乗算器９７は、マッピング・メモ
リ９６から読出された色データＲ，Ｇ，Ｂと線分補間回
路９５から出力される輝度データＩとを入力しシェーデ
ィング処理、陰面処理、セクショニング処理等を行って
処理した色データを出力する。そして、線分補間回路９
５から出力されたＸ座標値、Ｙ座標値、Ｚ座標値と、乗
算器９７から出力される色データＲ，Ｇ，Ｂにもとづい
て、ディスプレイ等の表示画面に図形表示される。従来
のテクスチャ・マッピング装置では、以上説明したよう
に、対向する２辺を結ぶ線分によって、多角形にテクス
チャをマッピングしていた。
れるテクスチャ平面のＵ座標値とＶ座標値はマッピング
・メモリ９６に入力され、マッピング・メモリ９６か
ら、それらの座標値のアドレスに対応する色データＲ，
Ｇ，Ｂが出力される。乗算器９７は、マッピング・メモ
リ９６から読出された色データＲ，Ｇ，Ｂと線分補間回
路９５から出力される輝度データＩとを入力しシェーデ
ィング処理、陰面処理、セクショニング処理等を行って
処理した色データを出力する。そして、線分補間回路９
５から出力されたＸ座標値、Ｙ座標値、Ｚ座標値と、乗
算器９７から出力される色データＲ，Ｇ，Ｂにもとづい
て、ディスプレイ等の表示画面に図形表示される。従来
のテクスチャ・マッピング装置では、以上説明したよう
に、対向する２辺を結ぶ線分によって、多角形にテクス
チャをマッピングしていた。
【０００７】
【発明が解決しようとする課題】従来のテクスチャ・マ
ッピング装置は、以上のように構成されているので、線
分補間回路９５によって補間する線分は任意方向であ
り、しかも生成されるピクセルは任意の方向に連続に生
成されていた。この様に、一般に、フレームメモリはス
キャンライン方向のデータを単位とするアクセス性能が
高いため、任意方向へのピクセル生成は処理時間がかか
るという問題点があった。また、補間回路に除算回路が
含まれるため回路が大きくかつ複雑になるという問題点
もあった．また、複雑な形状の前景（張り付けたい画
像）と背景（前景以外の画像）のあるテクスチャをマッ
ピングするとき、前景のみをマッピングするように、テ
クスチャ内でマッピングする部分を選択することが出来
ないという問題点もあった。
ッピング装置は、以上のように構成されているので、線
分補間回路９５によって補間する線分は任意方向であ
り、しかも生成されるピクセルは任意の方向に連続に生
成されていた。この様に、一般に、フレームメモリはス
キャンライン方向のデータを単位とするアクセス性能が
高いため、任意方向へのピクセル生成は処理時間がかか
るという問題点があった。また、補間回路に除算回路が
含まれるため回路が大きくかつ複雑になるという問題点
もあった．また、複雑な形状の前景（張り付けたい画
像）と背景（前景以外の画像）のあるテクスチャをマッ
ピングするとき、前景のみをマッピングするように、テ
クスチャ内でマッピングする部分を選択することが出来
ないという問題点もあった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、ピクセルを生成する方向を常に
スキャンライン方向にすることで高速にピクセルデータ
をフレーム・メモリに書き込むことができ、除算回路に
よる処理をマイクロ・プロセッサで実行することにより
回路を小さく単純化でき、またテクスチャの各ピクセル
に対して表示の有効性を示すマスクデータを保持できる
手段を持つことで、テクスチャの中からマッピングする
部分としない部分を選択できるとともに、テクスチャか
ら複雑な形状を選択することによるマッピングを可能と
するテクスチャ・マッピング方式を得ることを目的とし
ている。
ためになされたもので、ピクセルを生成する方向を常に
スキャンライン方向にすることで高速にピクセルデータ
をフレーム・メモリに書き込むことができ、除算回路に
よる処理をマイクロ・プロセッサで実行することにより
回路を小さく単純化でき、またテクスチャの各ピクセル
に対して表示の有効性を示すマスクデータを保持できる
手段を持つことで、テクスチャの中からマッピングする
部分としない部分を選択できるとともに、テクスチャか
ら複雑な形状を選択することによるマッピングを可能と
するテクスチャ・マッピング方式を得ることを目的とし
ている。
【０００９】
【課題を解決するための手段】この第１の発明に係わる
テクスチャ・マッピング方式では、図１で示すように、
画面に表示する図形のエッジを左エッジと右エッジに分
割し、さらにテクスチャを構成するエッジを分割された
上記左エッジと上記右エッジとに対応させてテクスチャ
のエッジをテクスチャ左エッジとテクスチャ右エッジに
分割する分割手段１１ａと、左右エッジをスキャン変換
するスキャン変換部と、上記左エッジ及び右エッジをそ
れぞれ補間し、更に上記テクスチャ左エッジ及びテクス
チャ右エッジを補間するとともに、左右のエッジのスキ
ャン変換を行う変換手段（スキャン変換部１６）と、こ
の変換手段より出力される上記左エッジ及び右エッジ上
の２点間の補間、さらに上記テクスチャ左エッジ及び右
エッジ上の２点間の補間により左右のエッジ間を補間す
る補間手段（ピクセル補間回路１４）と、この補間手段
からのデータを保持し、この補間手段が出力するアドレ
スに対応するデータをテクスチャ・データとして出力す
る記憶手段（テクスチャ・メモリ１５）から構成され
る。この第２の発明に係わるテクスチャ・マッピング方
式では、図５で示すように、上記補間手段からのデータ
とを入力として、これらのデータを乗算する乗算手段
（乗算器５６）を備える。また、この応用例に係るテク
スチャ・マッピング方式では、図７で示すように、上記
記憶手段のデータの各ピクセルに対して表示の有効性を
示し、テクスチャの一部分を抽出することで複雑な形状
のテクスチャ・マッピングを可能とするマスクデータを
保持する第２の記憶手段を備える。
テクスチャ・マッピング方式では、図１で示すように、
画面に表示する図形のエッジを左エッジと右エッジに分
割し、さらにテクスチャを構成するエッジを分割された
上記左エッジと上記右エッジとに対応させてテクスチャ
のエッジをテクスチャ左エッジとテクスチャ右エッジに
分割する分割手段１１ａと、左右エッジをスキャン変換
するスキャン変換部と、上記左エッジ及び右エッジをそ
れぞれ補間し、更に上記テクスチャ左エッジ及びテクス
チャ右エッジを補間するとともに、左右のエッジのスキ
ャン変換を行う変換手段（スキャン変換部１６）と、こ
の変換手段より出力される上記左エッジ及び右エッジ上
の２点間の補間、さらに上記テクスチャ左エッジ及び右
エッジ上の２点間の補間により左右のエッジ間を補間す
る補間手段（ピクセル補間回路１４）と、この補間手段
からのデータを保持し、この補間手段が出力するアドレ
スに対応するデータをテクスチャ・データとして出力す
る記憶手段（テクスチャ・メモリ１５）から構成され
る。この第２の発明に係わるテクスチャ・マッピング方
式では、図５で示すように、上記補間手段からのデータ
とを入力として、これらのデータを乗算する乗算手段
（乗算器５６）を備える。また、この応用例に係るテク
スチャ・マッピング方式では、図７で示すように、上記
記憶手段のデータの各ピクセルに対して表示の有効性を
示し、テクスチャの一部分を抽出することで複雑な形状
のテクスチャ・マッピングを可能とするマスクデータを
保持する第２の記憶手段を備える。
【００１０】
【作用】この第１の発明によるテクスチャ・マッピング
方式では、上記分割手段によって、ディスプレイ等の表
示画面に描画する多角形を構成するエッジを左エッジと
右エッジとに分割する。この分割は、例えば、その多角
形を構成する頂点の中で、Ｙ座標の最大値と最小値を有
する点を境として行われる。次に、変換手段は、上記左
エッジと右エッジを補間し、更にテクスチャ左エッジと
テクスチャ右エッジを補間することにより、左右のエッ
ジを生成し、この左右のエッジのスキャン変換を行う。
この結果、この変換手段から出力されるデータは同一ス
キャンライン上の点のデータとなる。次に、上記補間手
段は、その変換手段から出力される左エッジ上の点と右
エッジ上の点との２点間の補間を行い、更にテクスチャ
左エッジ上の点とテクスチャ右エッジ上の点との２点間
の補間を行う。この様に、変換手段から出力される１ス
キャンライン上のデータの両点間のピクセルを補間す
る。次に、記憶手段は、その補間手段からのデータを保
持し、その補間手段から指示されたアドレスに対応する
データをテクスチャデータとして出力して画面に表示す
る。この結果、記憶手段は、連続的に１スキャンライン
上のピクセルで書込めるので、高速なテクスチャ・マッ
ピングが可能となる。この第２の発明によるテクスチャ
・マッピング方式では、上記乗算手段により、上記補間
手段から出力されるデータ（輝度データ）と上記記憶手
段から出力されるテクスチャデータ（色データ）とを入
力して乗算することによって、シェーディング等の処理
が出来る。また、この応用例によるテクスチャ・マッピ
ング方式では、上記第２の記憶手段に、上記記憶手段の
各ピクセルに対して表示の有効性を示すマスクデータを
保持することにより、例えばテクスチャの中で表示する
部分と非表示部分を１ピクセル単位で区別できるととも
に、複雑な形状をテクスチャから抽出できる。そして、
その複雑な形状をマッピングする処理が可能となる。
方式では、上記分割手段によって、ディスプレイ等の表
示画面に描画する多角形を構成するエッジを左エッジと
右エッジとに分割する。この分割は、例えば、その多角
形を構成する頂点の中で、Ｙ座標の最大値と最小値を有
する点を境として行われる。次に、変換手段は、上記左
エッジと右エッジを補間し、更にテクスチャ左エッジと
テクスチャ右エッジを補間することにより、左右のエッ
ジを生成し、この左右のエッジのスキャン変換を行う。
この結果、この変換手段から出力されるデータは同一ス
キャンライン上の点のデータとなる。次に、上記補間手
段は、その変換手段から出力される左エッジ上の点と右
エッジ上の点との２点間の補間を行い、更にテクスチャ
左エッジ上の点とテクスチャ右エッジ上の点との２点間
の補間を行う。この様に、変換手段から出力される１ス
キャンライン上のデータの両点間のピクセルを補間す
る。次に、記憶手段は、その補間手段からのデータを保
持し、その補間手段から指示されたアドレスに対応する
データをテクスチャデータとして出力して画面に表示す
る。この結果、記憶手段は、連続的に１スキャンライン
上のピクセルで書込めるので、高速なテクスチャ・マッ
ピングが可能となる。この第２の発明によるテクスチャ
・マッピング方式では、上記乗算手段により、上記補間
手段から出力されるデータ（輝度データ）と上記記憶手
段から出力されるテクスチャデータ（色データ）とを入
力して乗算することによって、シェーディング等の処理
が出来る。また、この応用例によるテクスチャ・マッピ
ング方式では、上記第２の記憶手段に、上記記憶手段の
各ピクセルに対して表示の有効性を示すマスクデータを
保持することにより、例えばテクスチャの中で表示する
部分と非表示部分を１ピクセル単位で区別できるととも
に、複雑な形状をテクスチャから抽出できる。そして、
その複雑な形状をマッピングする処理が可能となる。
【００１１】
【実施例】以下に、この発明の一実施例を図について説
明する．図１は、この第１の発明の実施例（実施例１）
に係わるテクスチャ・マッピング装置の構成を示すブロ
ック図である．図１において、１１はエッジを左エッジ
と右エッジに分割する分割手段１１ａを有するマイクロ
・プロセッサ、１２はマイクロ・プロセッサ１１の分割
手段１１ａにより分割された左エッジの補間処理を行う
左エッジ補間回路、１３はマイクロ・プロセッサ１１に
より分割された右エッジの補間処理を行う右エッジ補間
回路、１４は左エッジを補間回路１２と右エッジ補間回
路１３のそれぞれから出力される点データを入力とし
て、これらの点データの２点により決まるスキャンライ
ンに平行な直線を補間する補間手段としてのピクセル補
間回路、１５はテクスチャのデータを保持し、ピクセル
補間回路１４が出力するテクスチャ・アドレスを入力と
して、そのアドレスの示すテクスチャ・データを出力す
る記憶手段としてのテクスチャ・メモリ、１６は左エッ
ジ補間回路１２と右エッジ補間回路１３から構成され、
エッジのスキャン変換を行う変換手段としてのスキャン
変換部、１７は各回路とマイクロ・プロセッサ１１間の
データのやりとりを行うバスである。
明する．図１は、この第１の発明の実施例（実施例１）
に係わるテクスチャ・マッピング装置の構成を示すブロ
ック図である．図１において、１１はエッジを左エッジ
と右エッジに分割する分割手段１１ａを有するマイクロ
・プロセッサ、１２はマイクロ・プロセッサ１１の分割
手段１１ａにより分割された左エッジの補間処理を行う
左エッジ補間回路、１３はマイクロ・プロセッサ１１に
より分割された右エッジの補間処理を行う右エッジ補間
回路、１４は左エッジを補間回路１２と右エッジ補間回
路１３のそれぞれから出力される点データを入力とし
て、これらの点データの２点により決まるスキャンライ
ンに平行な直線を補間する補間手段としてのピクセル補
間回路、１５はテクスチャのデータを保持し、ピクセル
補間回路１４が出力するテクスチャ・アドレスを入力と
して、そのアドレスの示すテクスチャ・データを出力す
る記憶手段としてのテクスチャ・メモリ、１６は左エッ
ジ補間回路１２と右エッジ補間回路１３から構成され、
エッジのスキャン変換を行う変換手段としてのスキャン
変換部、１７は各回路とマイクロ・プロセッサ１１間の
データのやりとりを行うバスである。
【００１２】図２は図１に示される左エッジ補間回路１
２，右エッジ補間回路１３叉はピクセル補間回路１４の
構成を具体的にを示すブロック図である。図２におい
て、２１は表示画面のＸ座標を補間して生成する補間回
路、２２は表示画面のＹ座標を補間して生成する補間回
路、２３は表示画面のＺ座標を補間して生成する補間回
路、２４はテクスチャ平面のＸ座標のデータＴｘを補間
する補間回路、２５はテクスチャ平面のＹ座標のデータ
Ｔｙを補間する補間回路である。この様に、左エッジ補
間回路１２，右エッジ補間回路１３及びピクセル補間回
路１４は、図２に示す回路を共通としている。
２，右エッジ補間回路１３叉はピクセル補間回路１４の
構成を具体的にを示すブロック図である。図２におい
て、２１は表示画面のＸ座標を補間して生成する補間回
路、２２は表示画面のＹ座標を補間して生成する補間回
路、２３は表示画面のＺ座標を補間して生成する補間回
路、２４はテクスチャ平面のＸ座標のデータＴｘを補間
する補間回路、２５はテクスチャ平面のＹ座標のデータ
Ｔｙを補間する補間回路である。この様に、左エッジ補
間回路１２，右エッジ補間回路１３及びピクセル補間回
路１４は、図２に示す回路を共通としている。
【００１３】図３は図２で示した補間回路の具体的構成
を示すブロック図である。３１は補間を行う直線の始点
を保持する始点レジスタ、３２は補間データを保持する
補間レジスタ、３３は補間されたデータまたは始点レジ
スタ３１のデータを保持する保持レジスタ、３４は保持
レジスタ３３のデータと補間レジスタ３２のデータを累
積加算することで補間を行う加算器である。
を示すブロック図である。３１は補間を行う直線の始点
を保持する始点レジスタ、３２は補間データを保持する
補間レジスタ、３３は補間されたデータまたは始点レジ
スタ３１のデータを保持する保持レジスタ、３４は保持
レジスタ３３のデータと補間レジスタ３２のデータを累
積加算することで補間を行う加算器である。
【００１４】次に、上記のように構成されたこの実施例
１の動作について説明する。表示する多角形にマッピン
グするテクスチャ・データはテクスチャ・メモリに保持
されているとする。まず、マイクロ・プロセッサ１１は
表示する多角形の頂点データＸ，Ｙ，Ｚ座標値が設定さ
れ、表示画面に描画する多角形のエッジを左エッジと右
エッジに分解する。この分解は、多角形を構成する頂点
の中でＹ座標が最大値である頂点と最小値である頂点が
エッジの端点となるように行われる。図４はエッジの左
右分解を示した図である。最小のＹ座標をもつ頂点Ａと
最大のＹ座標をもつ頂点Ｃが端点となるように、マイク
ロ・プロセッサ１１によって右エッジはＨ１−Ｈ２、左
エッジはＨ４−Ｈ３と分割される。このとき、表示画面
に表示する多角形のエッジに対応するテクスチャのエッ
ジも左右に分解され、テクスチャ右エッジはＴ１−Ｔ
２、テクスチャ左エッジはＴ４−Ｔ３と分解される。
１の動作について説明する。表示する多角形にマッピン
グするテクスチャ・データはテクスチャ・メモリに保持
されているとする。まず、マイクロ・プロセッサ１１は
表示する多角形の頂点データＸ，Ｙ，Ｚ座標値が設定さ
れ、表示画面に描画する多角形のエッジを左エッジと右
エッジに分解する。この分解は、多角形を構成する頂点
の中でＹ座標が最大値である頂点と最小値である頂点が
エッジの端点となるように行われる。図４はエッジの左
右分解を示した図である。最小のＹ座標をもつ頂点Ａと
最大のＹ座標をもつ頂点Ｃが端点となるように、マイク
ロ・プロセッサ１１によって右エッジはＨ１−Ｈ２、左
エッジはＨ４−Ｈ３と分割される。このとき、表示画面
に表示する多角形のエッジに対応するテクスチャのエッ
ジも左右に分解され、テクスチャ右エッジはＴ１−Ｔ
２、テクスチャ左エッジはＴ４−Ｔ３と分解される。
【００１５】次に、図１で示すように、その多角形の左
エッジと右エッジのそれぞれの始点となる表示画面にお
ける頂点ＡのＸ，Ｙ，Ｚ座標値と、頂点Ａに対応するテ
クスチャ画面の頂点ＴａのＸ座標値Ｔｘ，Ｙ座標値Ｔｙ
とが左エッジ補間回路１２と右エッジ補間回路１３とに
入力される。すなわち、図２のそれぞれの補間回路２１
〜２５にＸ，Ｙ，Ｚ座標値、Ｔｘ，Ｔｙ座標値が入力さ
れ、補間回路２１〜２５のそれぞれの始点レジスタ３１
（図３）にそれらの座標値が入力される。多角形の各エ
ッジのＸ，Ｙ，Ｚ，Ｔｘ，Ｔｙ座標の変化量を△Ｘ、△
Ｙ、△Ｚ、△Ｔｘ、△Ｔｙ、また、これらの座標の補間
値をｄＸ、ｄＹ、ｄｚ、ｄＴｘ、ｄＴｙとする。ここ
で、△Ｘと△Ｙのどちらか大きい方をｍａｘ（△Ｘ，△
Ｙ）とすると、補間値はマイクロ・プロセッサ１１で次
のように計算される。すなわち、ｄＸ＝△Ｘ／△Ｙ、ｄ
Ｙ＝１、ｄＺ＝△Ｚ／ｍａｘ（△Ｘ，△Ｙ）、ｄＴｘ＝
△Ｔｘ／ｍａｘ（△Ｘ，△Ｙ）、ｄＴｙ＝△Ｔｙ／ｍａ
ｘ（△Ｘ，△Ｙ）となる。これらの補間値はエッジ補間
回路２１〜２５の補間レジスタ３２に入力される。この
補間レジスタ３２に必要なデータが設定されると、補間
回路の始点レジスタ３１のデータが保持レジスタ３３に
入力され、保持レジスタ３３のデータと補間レジスタ３
２のデータとが加算器３４において加算され、加算され
たデータは保持レジスタ３３に保持される。同様にし
て、この保持レジスタ３３のデータと補間レジスタ３２
のデータの加算器３４による加算の繰り返しにより、エ
ッジ上の点が生成されエッジ補間処理が行われる。
エッジと右エッジのそれぞれの始点となる表示画面にお
ける頂点ＡのＸ，Ｙ，Ｚ座標値と、頂点Ａに対応するテ
クスチャ画面の頂点ＴａのＸ座標値Ｔｘ，Ｙ座標値Ｔｙ
とが左エッジ補間回路１２と右エッジ補間回路１３とに
入力される。すなわち、図２のそれぞれの補間回路２１
〜２５にＸ，Ｙ，Ｚ座標値、Ｔｘ，Ｔｙ座標値が入力さ
れ、補間回路２１〜２５のそれぞれの始点レジスタ３１
（図３）にそれらの座標値が入力される。多角形の各エ
ッジのＸ，Ｙ，Ｚ，Ｔｘ，Ｔｙ座標の変化量を△Ｘ、△
Ｙ、△Ｚ、△Ｔｘ、△Ｔｙ、また、これらの座標の補間
値をｄＸ、ｄＹ、ｄｚ、ｄＴｘ、ｄＴｙとする。ここ
で、△Ｘと△Ｙのどちらか大きい方をｍａｘ（△Ｘ，△
Ｙ）とすると、補間値はマイクロ・プロセッサ１１で次
のように計算される。すなわち、ｄＸ＝△Ｘ／△Ｙ、ｄ
Ｙ＝１、ｄＺ＝△Ｚ／ｍａｘ（△Ｘ，△Ｙ）、ｄＴｘ＝
△Ｔｘ／ｍａｘ（△Ｘ，△Ｙ）、ｄＴｙ＝△Ｔｙ／ｍａ
ｘ（△Ｘ，△Ｙ）となる。これらの補間値はエッジ補間
回路２１〜２５の補間レジスタ３２に入力される。この
補間レジスタ３２に必要なデータが設定されると、補間
回路の始点レジスタ３１のデータが保持レジスタ３３に
入力され、保持レジスタ３３のデータと補間レジスタ３
２のデータとが加算器３４において加算され、加算され
たデータは保持レジスタ３３に保持される。同様にし
て、この保持レジスタ３３のデータと補間レジスタ３２
のデータの加算器３４による加算の繰り返しにより、エ
ッジ上の点が生成されエッジ補間処理が行われる。
【００１６】ここで、このエッジ補間処理において、両
エッジの始点のＹ座標値は同一であり、ｄＹ＝１とする
ために、左エッジ補間回路１２、右エッジ補間回路１３
が同期動作を行うと、左エッジ補間回路１２、右エッジ
補間回路１３の出力データである左右エッジ上の点は、
同一スキャンライン上の点となる。
エッジの始点のＹ座標値は同一であり、ｄＹ＝１とする
ために、左エッジ補間回路１２、右エッジ補間回路１３
が同期動作を行うと、左エッジ補間回路１２、右エッジ
補間回路１３の出力データである左右エッジ上の点は、
同一スキャンライン上の点となる。
【００１７】左エッジ補間回路１２の出力データである
Ｘ，Ｙ，Ｚ座標値、Ｔｘ，Ｔｙ座標値はピクセル補間回
路１４のＸ，Ｙ，Ｚ座標値、Ｔｘ，Ｔｙ座標値のそれぞ
れの補間回路２１〜２５の始点レジスタ３１に入力され
る。また、マイクロ・プロセッサ１１は左エッジ補間回
路１２と右エッジ補間回路１３から出力される点のＸ，
Ｙ，Ｚ座標値、Ｔｘ，Ｔｙ座標値の点データをもとに補
間値を計算して、ピクセル補間回路１４の補間レジスタ
３２に設定する。
Ｘ，Ｙ，Ｚ座標値、Ｔｘ，Ｔｙ座標値はピクセル補間回
路１４のＸ，Ｙ，Ｚ座標値、Ｔｘ，Ｔｙ座標値のそれぞ
れの補間回路２１〜２５の始点レジスタ３１に入力され
る。また、マイクロ・プロセッサ１１は左エッジ補間回
路１２と右エッジ補間回路１３から出力される点のＸ，
Ｙ，Ｚ座標値、Ｔｘ，Ｔｙ座標値の点データをもとに補
間値を計算して、ピクセル補間回路１４の補間レジスタ
３２に設定する。
【００１８】左エッジ補間回路１２から出力される左エ
ッジ上の点データ（座表値）と右エッジ補間回路１３か
ら出力される右エッジ上の点データを結ぶ直線の、Ｘ，
Ｙ，Ｚ，Ｔｘ，Ｔｙ座標の変化量を△Ｘ、△Ｙ、△Ｚ、
△Ｔｘ、△Ｔｙ、これらの補間値をｄＸ、ｄＹ、ｄＺ、
ｄＴｘ、ｄＴｙとすると、補間値をｄＸ＝１、ｄＹ＝
０、ｄＺ＝△Ｚ／△Ｘ、ｄＴｘ＝△Ｔｘ／△Ｘ、ｄＴｙ
＝△Ｔｙ／△Ｘとなる補間値が計算される。
ッジ上の点データ（座表値）と右エッジ補間回路１３か
ら出力される右エッジ上の点データを結ぶ直線の、Ｘ，
Ｙ，Ｚ，Ｔｘ，Ｔｙ座標の変化量を△Ｘ、△Ｙ、△Ｚ、
△Ｔｘ、△Ｔｙ、これらの補間値をｄＸ、ｄＹ、ｄＺ、
ｄＴｘ、ｄＴｙとすると、補間値をｄＸ＝１、ｄＹ＝
０、ｄＺ＝△Ｚ／△Ｘ、ｄＴｘ＝△Ｔｘ／△Ｘ、ｄＴｙ
＝△Ｔｙ／△Ｘとなる補間値が計算される。
【００１９】ピクセル補間回路１４内の補間回路２１〜
２５の動作は上記エッジ補間回路の場合と同じであり、
補間に必要なデータがレジスタに設定されると、補間回
路２１〜２５の始点レジスタ３１のデータが保持レジス
タ３３に入力され、保持レジスタ３３のデータと補間レ
ジスタ３２のデータが加算器３４において加算される。
そして、加算されたデータは保持レジスタ３３に保持さ
れる。同様にして、この保持レジスタ３３のデータと補
間レジスタ３２のデータの加算器３４の加算の繰り返し
により、スキャンライン上のエッジの間の点を生成す
る。
２５の動作は上記エッジ補間回路の場合と同じであり、
補間に必要なデータがレジスタに設定されると、補間回
路２１〜２５の始点レジスタ３１のデータが保持レジス
タ３３に入力され、保持レジスタ３３のデータと補間レ
ジスタ３２のデータが加算器３４において加算される。
そして、加算されたデータは保持レジスタ３３に保持さ
れる。同様にして、この保持レジスタ３３のデータと補
間レジスタ３２のデータの加算器３４の加算の繰り返し
により、スキャンライン上のエッジの間の点を生成す
る。
【００２０】図１で示すように、ピクセル補間回路１４
から出力されるＸ，Ｙ，Ｚ座標値は図示されていないフ
レームメモリに出力され、Ｔｘ、Ｔｙ座標値はテクスチ
ャ・メモリ１５に入力される。テクスチャ・メモリ１５
では、Ｔｘ，Ｔｙ座標値で示されるアドレスの色データ
Ｒ，Ｇ，Ｂが、図示されていないフレームメモリに出力
される。この様にして、フレームメモリに出力された
Ｘ，Ｙ，Ｚ座標値、色データＲ，Ｇ，Ｂにより表示画面
に描画が行われる。
から出力されるＸ，Ｙ，Ｚ座標値は図示されていないフ
レームメモリに出力され、Ｔｘ、Ｔｙ座標値はテクスチ
ャ・メモリ１５に入力される。テクスチャ・メモリ１５
では、Ｔｘ，Ｔｙ座標値で示されるアドレスの色データ
Ｒ，Ｇ，Ｂが、図示されていないフレームメモリに出力
される。この様にして、フレームメモリに出力された
Ｘ，Ｙ，Ｚ座標値、色データＲ，Ｇ，Ｂにより表示画面
に描画が行われる。
【００２１】以上の実施例１をまとめると、次のように
なる。まず、マイクロ・プロセッサ内のエッジの分割手
段は、多角形を構成する頂点の中で、Ｙ座標の最大値と
最小値とを有する点を境に左右にエッジを分割し、この
分割した左右のエッジに対応するテクスチャのエッジの
分割を行う。左エッジとテクスチャ左エッジの始点座標
値は左エッジ補間回路に、また、右エッジとテクスチャ
右エッジの始点座標値は右エッジ補間回路に入力され
る。次に、各エッジのＸ，Ｙ，Ｚ，Ｔｘ，Ｔｙ座標の変
化量を△Ｘ、△Ｙ、△Ｚ、△Ｔｘ、△Ｔｙとし、補間値
をｄＸ、ｄＹ、ｄＺ、ｄＴｘ、ｄＴｙとし、△Ｘと△Ｙ
のどちらか大きい方をｍａｘ（△Ｘ，△Ｙ）とすると、
補間値はｄＸ＝△Ｘ／△Ｙ、ｄＹ＝１、ｄＺ＝△Ｚ／ｍ
ａｘ（△Ｘ，△Ｙ）、ｄＴｘ＝△Ｔｘ／ｍａｘ（△Ｘ，
△Ｙ）、ｄＴｙ＝△Ｔｙ／ｍａｘ（△Ｘ，△Ｙ）とな
り、これらの補間値が各エッジ補間回路に入力される。
エッジ補間回路はこれらの補間値を累積加算していくこ
とで、エッジを生成する．このとき、左右エッジの始点
のＹ座標値は同じ値であり、Ｙ座標の補間値は常に１に
固定してあるので、スキャン変換部の左右エッジの補間
回路が同期動作を行うと左右エッジ補間回路の出力は、
同一スキャンライン上の点となる。このエッジ補間回路
の出力であるエッジ上の点の座標がピクセル補間回路に
入力されて、１スキャンライン上の両点間のピクセルを
補間する。これにより、連続的に１スキャンライン上の
ピクセルをフレーム・メモリに書き込めるので、高速な
テクスチャ・マッピングが可能となる。
なる。まず、マイクロ・プロセッサ内のエッジの分割手
段は、多角形を構成する頂点の中で、Ｙ座標の最大値と
最小値とを有する点を境に左右にエッジを分割し、この
分割した左右のエッジに対応するテクスチャのエッジの
分割を行う。左エッジとテクスチャ左エッジの始点座標
値は左エッジ補間回路に、また、右エッジとテクスチャ
右エッジの始点座標値は右エッジ補間回路に入力され
る。次に、各エッジのＸ，Ｙ，Ｚ，Ｔｘ，Ｔｙ座標の変
化量を△Ｘ、△Ｙ、△Ｚ、△Ｔｘ、△Ｔｙとし、補間値
をｄＸ、ｄＹ、ｄＺ、ｄＴｘ、ｄＴｙとし、△Ｘと△Ｙ
のどちらか大きい方をｍａｘ（△Ｘ，△Ｙ）とすると、
補間値はｄＸ＝△Ｘ／△Ｙ、ｄＹ＝１、ｄＺ＝△Ｚ／ｍ
ａｘ（△Ｘ，△Ｙ）、ｄＴｘ＝△Ｔｘ／ｍａｘ（△Ｘ，
△Ｙ）、ｄＴｙ＝△Ｔｙ／ｍａｘ（△Ｘ，△Ｙ）とな
り、これらの補間値が各エッジ補間回路に入力される。
エッジ補間回路はこれらの補間値を累積加算していくこ
とで、エッジを生成する．このとき、左右エッジの始点
のＹ座標値は同じ値であり、Ｙ座標の補間値は常に１に
固定してあるので、スキャン変換部の左右エッジの補間
回路が同期動作を行うと左右エッジ補間回路の出力は、
同一スキャンライン上の点となる。このエッジ補間回路
の出力であるエッジ上の点の座標がピクセル補間回路に
入力されて、１スキャンライン上の両点間のピクセルを
補間する。これにより、連続的に１スキャンライン上の
ピクセルをフレーム・メモリに書き込めるので、高速な
テクスチャ・マッピングが可能となる。
【００２２】図５はこの第２の発明の実施例（実施例
２）を示す、テクスチャ・マッピング装置に乗算器を加
えたブロック図である。図５において、５６はテクスチ
ャ・メモリ１５から出力された色データＲ，Ｇ，Ｂとピ
クセル補間回路１４から出力される輝度データＩを入力
とし、色データＲ，Ｇ，Ｂのそれぞれに輝度データＩを
乗算する乗算器である。他の各部については、実施例１
（図１）と機能が同じなので、同一符号を付している。
また、図６は左エッジ補間回路１２，右エッジ補間回路
１３，ピクセル補間回路１４の内部回路を示しており、
図２の補間回路に輝度データＩを補間する補間回路を加
えたものである。図６において、６１は輝度データＩを
補間する補間回路である。
２）を示す、テクスチャ・マッピング装置に乗算器を加
えたブロック図である。図５において、５６はテクスチ
ャ・メモリ１５から出力された色データＲ，Ｇ，Ｂとピ
クセル補間回路１４から出力される輝度データＩを入力
とし、色データＲ，Ｇ，Ｂのそれぞれに輝度データＩを
乗算する乗算器である。他の各部については、実施例１
（図１）と機能が同じなので、同一符号を付している。
また、図６は左エッジ補間回路１２，右エッジ補間回路
１３，ピクセル補間回路１４の内部回路を示しており、
図２の補間回路に輝度データＩを補間する補間回路を加
えたものである。図６において、６１は輝度データＩを
補間する補間回路である。
【００２３】次に図５、図６を用いて実施例２の動作を
説明する．実施例１の右エッジ補間回路１３と左エッジ
補間回路１２とピクセル補間回路１４のＸ，Ｙ，Ｚ，Ｔ
ｘ，Ｔｙ座標の補間動作と共に、輝度データＩの補間も
同様の行うことで、ピクセル補間回路１４からＸ，Ｙ，
Ｚ座標値、Ｔｘ，Ｔｙ座標値のデータが生成される。Ｔ
ｘ，Ｔｙ座標データはテクスチャ・メモリ１５に入力さ
れテクスチャ・データを出力する。乗算器５６はこのテ
クスチャの色データＲ，Ｇ，Ｂとピクセル補間回路１４
から出力される輝度データＩを入力として乗算すること
でシェーディングを行う。以上説明したように、この実
施例２では、テクスチャ・メモリからの出力される色デ
ータとピクセル補間回路から出力される輝度データを入
力とする乗算器により、シェーディングなどの機能を付
加することが出来る。
説明する．実施例１の右エッジ補間回路１３と左エッジ
補間回路１２とピクセル補間回路１４のＸ，Ｙ，Ｚ，Ｔ
ｘ，Ｔｙ座標の補間動作と共に、輝度データＩの補間も
同様の行うことで、ピクセル補間回路１４からＸ，Ｙ，
Ｚ座標値、Ｔｘ，Ｔｙ座標値のデータが生成される。Ｔ
ｘ，Ｔｙ座標データはテクスチャ・メモリ１５に入力さ
れテクスチャ・データを出力する。乗算器５６はこのテ
クスチャの色データＲ，Ｇ，Ｂとピクセル補間回路１４
から出力される輝度データＩを入力として乗算すること
でシェーディングを行う。以上説明したように、この実
施例２では、テクスチャ・メモリからの出力される色デ
ータとピクセル補間回路から出力される輝度データを入
力とする乗算器により、シェーディングなどの機能を付
加することが出来る。
【００２４】図７は、この第１の発明の応用例を示す、
テクスチャ・マッピング装置にマスク・メモリを加えた
ブロック図である。図７において、７６はテクスチャ・
メモリ１５の各ピクセルに対応するマスク・データを保
持し、ピクセル補間回路１４が出力するテクスチャ・ア
ドレスを入力として、そのアドレスが示すマスク・デー
タを出力するマスク・メモリである。他の部分は実施例
１の同じである。次に、図７を用いて、この応用例３の
動作について説明する。マイクロ・プロセッサ１１、ス
キャン変換部１６、ピクセル補間器１４は実施例１のテ
クスチャ・マッピング装置と同様な動作を行い、ピクセ
ル補間器１４が出力するテクスチャのＴｘ，Ｔｙ座標値
（アドレス）がテクスチャのその座標値で示されるマス
ク・データを出力する。
テクスチャ・マッピング装置にマスク・メモリを加えた
ブロック図である。図７において、７６はテクスチャ・
メモリ１５の各ピクセルに対応するマスク・データを保
持し、ピクセル補間回路１４が出力するテクスチャ・ア
ドレスを入力として、そのアドレスが示すマスク・デー
タを出力するマスク・メモリである。他の部分は実施例
１の同じである。次に、図７を用いて、この応用例３の
動作について説明する。マイクロ・プロセッサ１１、ス
キャン変換部１６、ピクセル補間器１４は実施例１のテ
クスチャ・マッピング装置と同様な動作を行い、ピクセ
ル補間器１４が出力するテクスチャのＴｘ，Ｔｙ座標値
（アドレス）がテクスチャのその座標値で示されるマス
ク・データを出力する。
【００２５】図８は、テクスチャ・マッピング装置にマ
スク・メモリを持つことで、マスク処理を可能にしたさ
いのマッピング例を示した図である。図８のテクスチャ
は写真などからイメージデータとして取り込んだテクス
チャであり、家や、木など複数の物体が写っている。こ
のテクスチャから木だけを直方体の一面にマッピングす
る場合、木のデータを前景として表示を有効とするマス
ク・データを持たせ、木以外の部分を背景として表示を
無効とするマスク・データを持たせることによって、木
のみのテクスチャ・マッピングを可能とする。以上説明
したように、この応用例３では、テクスチャ・メモリに
各ピクセルの表示の有効性を示すマスクデータを持つこ
とにより、テクスチャの中で表示する部分と非表示部分
を１ピクセル単位でに区別でき、複雑な形状をテクスチ
ャから抽出できそれをマッピングする処理が行える。
スク・メモリを持つことで、マスク処理を可能にしたさ
いのマッピング例を示した図である。図８のテクスチャ
は写真などからイメージデータとして取り込んだテクス
チャであり、家や、木など複数の物体が写っている。こ
のテクスチャから木だけを直方体の一面にマッピングす
る場合、木のデータを前景として表示を有効とするマス
ク・データを持たせ、木以外の部分を背景として表示を
無効とするマスク・データを持たせることによって、木
のみのテクスチャ・マッピングを可能とする。以上説明
したように、この応用例３では、テクスチャ・メモリに
各ピクセルの表示の有効性を示すマスクデータを持つこ
とにより、テクスチャの中で表示する部分と非表示部分
を１ピクセル単位でに区別でき、複雑な形状をテクスチ
ャから抽出できそれをマッピングする処理が行える。
【００２６】
【発明の効果】以上のように、この第１の発明によれば
マッピング処理をするさいにスキャンラインごとにピク
セルを生成するように構成したので、高速にフレームメ
モリにピクセルを書き込めるため高速なテクスチャ・マ
ッピング処理が出来る効果がある。また、補間回路に除
算回路を含まないので小規模な回路で構成できる効果が
ある。また、特に、この第２の発明では、テクスチャメ
モリの出力と輝度情報を入力とする乗算器を持つこと
で、シェーディング処理を行うことができる効果があ
る。また、テクスチャメモリに各ピクセルの表示の有効
性を示すマスクデータを持つことにより、テクスチャか
ら複雑な形状を抽出してマッピングする事が可能となる
効果がある。
マッピング処理をするさいにスキャンラインごとにピク
セルを生成するように構成したので、高速にフレームメ
モリにピクセルを書き込めるため高速なテクスチャ・マ
ッピング処理が出来る効果がある。また、補間回路に除
算回路を含まないので小規模な回路で構成できる効果が
ある。また、特に、この第２の発明では、テクスチャメ
モリの出力と輝度情報を入力とする乗算器を持つこと
で、シェーディング処理を行うことができる効果があ
る。また、テクスチャメモリに各ピクセルの表示の有効
性を示すマスクデータを持つことにより、テクスチャか
ら複雑な形状を抽出してマッピングする事が可能となる
効果がある。
【図１】この第１の発明の一実施例を示すテクスチャ・
マッピング装置のブロック図である。
マッピング装置のブロック図である。
【図２】図１のテクスチャ・マッピング装置におけるエ
ッジ補間回路、ピクセル補間回路の構成を示すブロック
図である。
ッジ補間回路、ピクセル補間回路の構成を示すブロック
図である。
【図３】図２の補間回路の構成を示すブロック図であ
る。
る。
【図４】図１のテクスチャ・マッピング装置によるエッ
ジの分割を説明する図である。
ジの分割を説明する図である。
【図５】この第２の発明の一実施例を示すテクスチャ・
マッピング装置のブロック図である。
マッピング装置のブロック図である。
【図６】図５のテクスチャ・マッピング装置のエッジ補
間回路、ピクセル補間回路の構成を示すブロック図であ
る。
間回路、ピクセル補間回路の構成を示すブロック図であ
る。
【図７】この第１の発明の応用例を示すテクスチャ・マ
ッピング装置のブロック図である。
ッピング装置のブロック図である。
【図８】図７のテクスチャ・マッピング装置によるマッ
ピングを示す図である。
ピングを示す図である。
【図９】従来のテクスチャ・マッピング装置を示すブロ
ック図である。
ック図である。
【図１０】従来のテクスチャ・マッピング装置の辺補間
回路、線分補間回路の構成を示す図である。
回路、線分補間回路の構成を示す図である。
【図１１】従来のテクスチャ・マッピング装置によるエ
ッジの分割を説明する図である。
ッジの分割を説明する図である。
１１ マイクロ・プロセッサ １４ ピクセル補間回路 １５ テクスチャ・メモリ １６ スキャン変換部 １７ バス ５６ 乗算器 ７６ マスクメモリ
【手続補正書】
【提出日】平成４年９月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図９は特開昭６３−８０３７５号公報に
示された従来のテクスチャ・マッピング装置である。図
９において、９１は描画コマンドデータを取り込むため
のＩ／Ｏインターフェース、９２は辺選択処理などを行
う汎用プロセッサ、９３は汎用プロセッサ９２が使用す
るデータを保持するメモリ、９４は後述する汎用プロセ
ッサ９２によって選択された２辺のＸ座標値、Ｙ座標
値、Ｚ座標値（画面に表示する３次元座標データ）とＩ
（輝度データ）とＵ座標値、Ｖ座標値（テクスチャ平面
の２次元座標データ）に対応する補間手段をそれぞれに
ついて持つ辺補間回路、９５は辺補間回路９４から出力
される２辺上のＸ座標値、Ｙ座標値、Ｚ座標値、輝度デ
ータＩ、Ｕ座標値、Ｖ座標値を入力として２辺を結ぶ直
線を補間する線分補間回路、９６はテクスチャの色のデ
ータＲ，Ｇ，Ｂを保持し、線分補間回路９５が出力する
テクスチャ平面のＵ座標値、Ｖ座標値を入力としてその
座標における色データＲ，Ｇ，Ｂを出力するマッピング
・メモリ、９７は線分補間回路９５から出力される輝度
データＩとマッピング・メモリ９６から出力される色デ
ータＲ，Ｇ，Ｂを入力としてシェーディング処理を行う
乗算器である。図１０は図９に示された辺補間回路９４
と線分補間回路９５を構成するＸ座標，Ｙ座標，Ｚ座
標，輝度データＩ，座標Ｕ、座標Ｖのデータを取り扱う
補間回路の具体例を示した図であり、辺補間回路９４は
２つのエッジ分の補間回路、線分補間回路９５は１つの
補間回路から構成されている。図１０において、１０１
は補間値を算出する除算回路、１０２は補間値を累積加
算する加算回路であり、補間回路はこれらの除算回路及
び加算回路から構成されている。そしてＸ座標値，Ｙ座
標値，Ｚ座標値、輝度データＩ，Ｕ座標値，Ｖ座標値の
各データに対応して除算回路１０１と加算回路１０２が
それぞれ設けられている。
示された従来のテクスチャ・マッピング装置である。図
９において、９１は描画コマンドデータを取り込むため
のＩ／Ｏインターフェース、９２は辺選択処理などを行
う汎用プロセッサ、９３は汎用プロセッサ９２が使用す
るデータを保持するメモリ、９４は後述する汎用プロセ
ッサ９２によって選択された２辺のＸ座標値、Ｙ座標
値、Ｚ座標値（画面に表示する３次元座標データ）とＩ
（輝度データ）とＵ座標値、Ｖ座標値（テクスチャ平面
の２次元座標データ）に対応する補間手段をそれぞれに
ついて持つ辺補間回路、９５は辺補間回路９４から出力
される２辺上のＸ座標値、Ｙ座標値、Ｚ座標値、輝度デ
ータＩ、Ｕ座標値、Ｖ座標値を入力として２辺を結ぶ直
線を補間する線分補間回路、９６はテクスチャの色のデ
ータＲ，Ｇ，Ｂを保持し、線分補間回路９５が出力する
テクスチャ平面のＵ座標値、Ｖ座標値を入力としてその
座標における色データＲ，Ｇ，Ｂを出力するマッピング
・メモリ、９７は線分補間回路９５から出力される輝度
データＩとマッピング・メモリ９６から出力される色デ
ータＲ，Ｇ，Ｂを入力としてシェーディング処理を行う
乗算器である。図１０は図９に示された辺補間回路９４
と線分補間回路９５を構成するＸ座標，Ｙ座標，Ｚ座
標，輝度データＩ，座標Ｕ、座標Ｖのデータを取り扱う
補間回路の具体例を示した図であり、辺補間回路９４は
２つのエッジ分の補間回路、線分補間回路９５は１つの
補間回路から構成されている。図１０において、１０１
は補間値を算出する除算回路、１０２は補間値を累積加
算する加算回路であり、補間回路はこれらの除算回路及
び加算回路から構成されている。そしてＸ座標値，Ｙ座
標値，Ｚ座標値、輝度データＩ，Ｕ座標値，Ｖ座標値の
各データに対応して除算回路１０１と加算回路１０２が
それぞれ設けられている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】図１１は辺の選択を説明する図であり、次
に図９，図１０を用いて従来のテクスチャ・マッピング
装置の動作について説明する。汎用プロセッサ９２にお
いて、伝送されてきた複数個の頂点データから多角形の
ある互いに対向する２辺（例えばＨ２とＨ３）を検出す
る．この対向する２辺の選択は、多角形を構成する辺の
中で、もっとも短い辺（Ｈ１）に隣接する２辺として選
択される。四角形を構成する辺の両端点のＸ座標値の差
とＹ座標値の差とを加算した値が最も小さい辺とする
と、図１１では、四角形を構成する辺の中で辺Ｈ１が一
番短い辺となる。この辺Ｈ１に隣あう辺Ｈ２，Ｈ３を多
角形の互いに対向する２辺として選択する。また、この
選択された２辺（Ｈ２，Ｈ３）に対応するテクスチャ平
面における２辺も選択される。
に図９，図１０を用いて従来のテクスチャ・マッピング
装置の動作について説明する。汎用プロセッサ９２にお
いて、伝送されてきた複数個の頂点データから多角形の
ある互いに対向する２辺（例えばＨ２とＨ３）を検出す
る．この対向する２辺の選択は、多角形を構成する辺の
中で、もっとも短い辺（Ｈ１）に隣接する２辺として選
択される。四角形を構成する辺の両端点のＸ座標値の差
とＹ座標値の差とを加算した値が最も小さい辺とする
と、図１１では、四角形を構成する辺の中で辺Ｈ１が一
番短い辺となる。この辺Ｈ１に隣あう辺Ｈ２，Ｈ３を多
角形の互いに対向する２辺として選択する。また、この
選択された２辺（Ｈ２，Ｈ３）に対応するテクスチャ平
面における２辺も選択される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】次に、選択された２辺（Ｈ２，Ｈ３）のそ
れぞれの始点と終点のＸ座標、Ｙ座標、Ｚ座標、輝度デ
ータＩと、選択された２辺（Ｈ２，Ｈ３）に対応するテ
クスチャ平面上の２辺の始点と終点のＵ座標、Ｖ座標が
辺補間回路９４に入力され、入力された２辺のデータを
補間する補間値を決定するために辺の分割数を決定す
る。すなわち、２辺の両端点間にあるＸ方向のドット数
を△Ｘ１，△Ｘ２、Ｙ方向のドット数を△Ｙ１，△Ｙ２
とし、｜△Ｘ１｜＋｜△Ｙ１｜＋１と｜△Ｘ２｜＋｜△
Ｙ２｜＋１のうちの大きい方を分割数とする。除算回路
１０１において、この分割数で各辺のＸ座標、Ｙ座標、
Ｚ座標、輝度データＩ、Ｕ座標、Ｖ座標の差分を割るこ
とで補間値を求めて、更に、加算回路１０２でこの補間
値を累積加算することで補間処理を行う．
れぞれの始点と終点のＸ座標、Ｙ座標、Ｚ座標、輝度デ
ータＩと、選択された２辺（Ｈ２，Ｈ３）に対応するテ
クスチャ平面上の２辺の始点と終点のＵ座標、Ｖ座標が
辺補間回路９４に入力され、入力された２辺のデータを
補間する補間値を決定するために辺の分割数を決定す
る。すなわち、２辺の両端点間にあるＸ方向のドット数
を△Ｘ１，△Ｘ２、Ｙ方向のドット数を△Ｙ１，△Ｙ２
とし、｜△Ｘ１｜＋｜△Ｙ１｜＋１と｜△Ｘ２｜＋｜△
Ｙ２｜＋１のうちの大きい方を分割数とする。除算回路
１０１において、この分割数で各辺のＸ座標、Ｙ座標、
Ｚ座標、輝度データＩ、Ｕ座標、Ｖ座標の差分を割るこ
とで補間値を求めて、更に、加算回路１０２でこの補間
値を累積加算することで補間処理を行う．
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【発明が解決しようとする課題】従来のテクスチャ・マ
ッピング装置は、以上のように構成されているので、線
分補間回路９５によって補間する線分は任意方向であ
り、しかも生成されるピクセルは任意の方向に連続に生
成されていた。一般に、フレームメモリはスキャンライ
ン方向のデータを単位とするアクセス性能が高いため、
任意方向へのピクセル生成は処理時間がかかるという問
題点があった。また、補間回路に除算回路が含まれるた
め回路が大きくかつ複雑になるという問題点もあった．
また、複雑な形状の前景（張り付けたい画像）と背景
（前景以外の画像）のあるテクスチャをマッピングする
とき、前景のみをマッピングするように、テクスチャ内
でマッピングする部分を選択することが出来ないという
問題点もあった。
ッピング装置は、以上のように構成されているので、線
分補間回路９５によって補間する線分は任意方向であ
り、しかも生成されるピクセルは任意の方向に連続に生
成されていた。一般に、フレームメモリはスキャンライ
ン方向のデータを単位とするアクセス性能が高いため、
任意方向へのピクセル生成は処理時間がかかるという問
題点があった。また、補間回路に除算回路が含まれるた
め回路が大きくかつ複雑になるという問題点もあった．
また、複雑な形状の前景（張り付けたい画像）と背景
（前景以外の画像）のあるテクスチャをマッピングする
とき、前景のみをマッピングするように、テクスチャ内
でマッピングする部分を選択することが出来ないという
問題点もあった。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【課題を解決するための手段】この第１の発明に係わる
テクスチャ・マッピング方式では、図１で示すように、
画面に表示する図形のエッジを左エッジと右エッジに分
割し、さらにテクスチャを構成するエッジを分割された
上記左エッジと上記右エッジとに対応させてテクスチャ
のエッジをテクスチャ左エッジとテクスチャ右エッジに
分割する分割手段１１ａと、左右エッジをスキャン変換
するスキャン変換部と、上記左エッジ及び右エッジをそ
れぞれ補間し、更に上記テクスチャ左エッジ及びテクス
チャ右エッジを補間するとともに、左右のエッジのスキ
ャン変換を行う変換手段（スキャン変換部１６）と、こ
の変換手段より出力される上記左エッジ及び右エッジ上
の２点間の補間、さらに上記テクスチャ左エッジ及び右
エッジ上の２点間の補間により左右のエッジ間を補間す
る補間手段（ピクセル補間回路１４）と、この補間手段
からのデータを保持し、この補間手段が出力するアドレ
スに対応するデータをテクスチャ・データとして出力す
る記憶手段（テクスチャ・メモリ１５）から構成され
る。この第２の発明に係わるテクスチャ・マッピング方
式では、図５で示すように、上記補間手段からのデータ
を入力として、これらのデータを乗算する乗算手段（乗
算器５６）を備える。また、この応用例に係るテクスチ
ャ・マッピング方式では、図７で示すように、上記記憶
手段のデータの各ピクセルに対して表示の有効性を示
し、テクスチャの一部分を抽出することで複雑な形状の
テクスチャ・マッピングを可能とするマスクデータを保
持する第２の記憶手段を備える。
テクスチャ・マッピング方式では、図１で示すように、
画面に表示する図形のエッジを左エッジと右エッジに分
割し、さらにテクスチャを構成するエッジを分割された
上記左エッジと上記右エッジとに対応させてテクスチャ
のエッジをテクスチャ左エッジとテクスチャ右エッジに
分割する分割手段１１ａと、左右エッジをスキャン変換
するスキャン変換部と、上記左エッジ及び右エッジをそ
れぞれ補間し、更に上記テクスチャ左エッジ及びテクス
チャ右エッジを補間するとともに、左右のエッジのスキ
ャン変換を行う変換手段（スキャン変換部１６）と、こ
の変換手段より出力される上記左エッジ及び右エッジ上
の２点間の補間、さらに上記テクスチャ左エッジ及び右
エッジ上の２点間の補間により左右のエッジ間を補間す
る補間手段（ピクセル補間回路１４）と、この補間手段
からのデータを保持し、この補間手段が出力するアドレ
スに対応するデータをテクスチャ・データとして出力す
る記憶手段（テクスチャ・メモリ１５）から構成され
る。この第２の発明に係わるテクスチャ・マッピング方
式では、図５で示すように、上記補間手段からのデータ
を入力として、これらのデータを乗算する乗算手段（乗
算器５６）を備える。また、この応用例に係るテクスチ
ャ・マッピング方式では、図７で示すように、上記記憶
手段のデータの各ピクセルに対して表示の有効性を示
し、テクスチャの一部分を抽出することで複雑な形状の
テクスチャ・マッピングを可能とするマスクデータを保
持する第２の記憶手段を備える。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】
【実施例】以下に、この発明の一実施例を図について説
明する．図１は、この第１の発明の実施例（実施例１）
に係わるテクスチャ・マッピング装置の構成を示すブロ
ック図である．図１において、１１はエッジを左エッジ
と右エッジに分割する分割手段１１ａを有するマイクロ
・プロセッサ、１２はマイクロ・プロセッサ１１の分割
手段１１ａにより分割された左エッジの補間処理を行う
左エッジ補間回路、１３はマイクロ・プロセッサ１１に
より分割された右エッジの補間処理を行う右エッジ補間
回路、１４は左エッジ補間回路と右エッジ補間回路１３
のそれぞれから出力される点データを入力として、これ
らの点データの２点により決まるスキャンラインに平行
な直線を補間する補間手段としてのピクセル補間回路、
１５はテクスチャのデータを保持し、ピクセル補間回路
１４が出力するテクスチャ・アドレスを入力として、そ
のアドレスの示すテクスチャ・データを出力する記憶手
段としてのテクスチャ・メモリ、１６は左エッジ補間回
路１２と右エッジ補間回路１３から構成され、エッジの
スキャン変換を行う変換手段としてのスキャン変換部、
１７は各回路とマイクロ・プロセッサ１１間のデータの
やりとりを行うバスである。
明する．図１は、この第１の発明の実施例（実施例１）
に係わるテクスチャ・マッピング装置の構成を示すブロ
ック図である．図１において、１１はエッジを左エッジ
と右エッジに分割する分割手段１１ａを有するマイクロ
・プロセッサ、１２はマイクロ・プロセッサ１１の分割
手段１１ａにより分割された左エッジの補間処理を行う
左エッジ補間回路、１３はマイクロ・プロセッサ１１に
より分割された右エッジの補間処理を行う右エッジ補間
回路、１４は左エッジ補間回路と右エッジ補間回路１３
のそれぞれから出力される点データを入力として、これ
らの点データの２点により決まるスキャンラインに平行
な直線を補間する補間手段としてのピクセル補間回路、
１５はテクスチャのデータを保持し、ピクセル補間回路
１４が出力するテクスチャ・アドレスを入力として、そ
のアドレスの示すテクスチャ・データを出力する記憶手
段としてのテクスチャ・メモリ、１６は左エッジ補間回
路１２と右エッジ補間回路１３から構成され、エッジの
スキャン変換を行う変換手段としてのスキャン変換部、
１７は各回路とマイクロ・プロセッサ１１間のデータの
やりとりを行うバスである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】図２は図１に示される左エッジ補間回路１
２，右エッジ補間回路１３又はピクセル補間回路１４の
構成を具体的に示すブロック図である。図２において、
２１は表示画面のＸ座標を補間して生成する補間回路、
２２は表示画面のＹ座標を補間して生成する補間回路、
２３は表示画面のＺ座標を補間して生成する補間回路、
２４はテクスチャ平面のＸ座標のデータＴｘを補間する
補間回路、２５はテクスチャ平面のＹ座標のデータＴｙ
を補間する補間回路である。この様に、左エッジ補間回
路１２，右エッジ補間回路１３及びピクセル補間回路１
４は、図２に示す回路を共通としている。
２，右エッジ補間回路１３又はピクセル補間回路１４の
構成を具体的に示すブロック図である。図２において、
２１は表示画面のＸ座標を補間して生成する補間回路、
２２は表示画面のＹ座標を補間して生成する補間回路、
２３は表示画面のＺ座標を補間して生成する補間回路、
２４はテクスチャ平面のＸ座標のデータＴｘを補間する
補間回路、２５はテクスチャ平面のＹ座標のデータＴｙ
を補間する補間回路である。この様に、左エッジ補間回
路１２，右エッジ補間回路１３及びピクセル補間回路１
４は、図２に示す回路を共通としている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】次に、図１で示すように、その多角形の左
エッジと右エッジのそれぞれの始点となる表示画面にお
ける頂点ＡのＸ，Ｙ，Ｚ座標値と、頂点Ａに対応するテ
クスチャ画面の頂点ＴａのＸ座標値Ｔｘ，Ｙ座標値Ｔｙ
とが左エッジ補間回路１２と右エッジ補間回路１３とに
入力される。すなわち、図２のそれぞれの補間回路２１
〜２５にＸ，Ｙ，Ｚ座標値、Ｔｘ，Ｔｙ座標値が入力さ
れ、補間回路２１〜２５のそれぞれの始点レジスタ３１
（図３）にそれらの座標値が入力される。多角形の各エ
ッジのＸ，Ｙ，Ｚ，Ｔｘ，Ｔｙ座標の変化量を△Ｘ、△
Ｙ、△Ｚ、△Ｔｘ、△Ｔｙ、また、これらの座標の補間
値をｄＸ、ｄＹ、ｄＺ、ｄＴｘ、ｄＴｙとする。ここ
で、△Ｘと△Ｙのどちらか大きい方をｍａｘ（△Ｘ，△
Ｙ）とすると、補間値はマイクロ・プロセッサ１１で次
のように計算される。すなわち、ｄＸ＝△Ｘ／△Ｙ、ｄ
Ｙ＝１、ｄＺ＝△Ｚ／ｍａｘ（△Ｘ，△Ｙ）、ｄＴｘ＝
△Ｔｘ／ｍａｘ（△Ｘ，△Ｙ）、ｄＴｙ＝△Ｔｙ／ｍａ
ｘ（△Ｘ，△Ｙ）となる。これらの補間値はエッジ補間
回路２１〜２５の補間レジスタ３２に入力される。この
補間レジスタ３２に必要なデータが設定されると、補間
回路の始点レジスタ３１のデータが保持レジスタ３３に
入力され、保持レジスタ３３のデータと補間レジスタ３
２のデータとが加算器３４において加算され、加算され
たデータは保持レジスタ３３に保持される。同様にし
て、この保持レジスタ３３のデータと補間レジスタ３２
のデータの加算器３４による加算の繰り返しにより、エ
ッジ上の点が生成されエッジ補間処理が行われる。
エッジと右エッジのそれぞれの始点となる表示画面にお
ける頂点ＡのＸ，Ｙ，Ｚ座標値と、頂点Ａに対応するテ
クスチャ画面の頂点ＴａのＸ座標値Ｔｘ，Ｙ座標値Ｔｙ
とが左エッジ補間回路１２と右エッジ補間回路１３とに
入力される。すなわち、図２のそれぞれの補間回路２１
〜２５にＸ，Ｙ，Ｚ座標値、Ｔｘ，Ｔｙ座標値が入力さ
れ、補間回路２１〜２５のそれぞれの始点レジスタ３１
（図３）にそれらの座標値が入力される。多角形の各エ
ッジのＸ，Ｙ，Ｚ，Ｔｘ，Ｔｙ座標の変化量を△Ｘ、△
Ｙ、△Ｚ、△Ｔｘ、△Ｔｙ、また、これらの座標の補間
値をｄＸ、ｄＹ、ｄＺ、ｄＴｘ、ｄＴｙとする。ここ
で、△Ｘと△Ｙのどちらか大きい方をｍａｘ（△Ｘ，△
Ｙ）とすると、補間値はマイクロ・プロセッサ１１で次
のように計算される。すなわち、ｄＸ＝△Ｘ／△Ｙ、ｄ
Ｙ＝１、ｄＺ＝△Ｚ／ｍａｘ（△Ｘ，△Ｙ）、ｄＴｘ＝
△Ｔｘ／ｍａｘ（△Ｘ，△Ｙ）、ｄＴｙ＝△Ｔｙ／ｍａ
ｘ（△Ｘ，△Ｙ）となる。これらの補間値はエッジ補間
回路２１〜２５の補間レジスタ３２に入力される。この
補間レジスタ３２に必要なデータが設定されると、補間
回路の始点レジスタ３１のデータが保持レジスタ３３に
入力され、保持レジスタ３３のデータと補間レジスタ３
２のデータとが加算器３４において加算され、加算され
たデータは保持レジスタ３３に保持される。同様にし
て、この保持レジスタ３３のデータと補間レジスタ３２
のデータの加算器３４による加算の繰り返しにより、エ
ッジ上の点が生成されエッジ補間処理が行われる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】左エッジ補間回路１２から出力される左エ
ッジ上の点データ（座標値）と右エッジ補間回路１３か
ら出力される右エッジ上の点データを結ぶ直線の、Ｘ，
Ｙ，Ｚ，Ｔｘ，Ｔｙ座標の変化量を△Ｘ、△Ｙ、△Ｚ、
△Ｔｘ、△Ｔｙ、これらの補間値をｄＸ、ｄＹ、ｄＺ、
ｄＴｘ、ｄＴｙとすると、補間値をｄＸ＝１、ｄＹ＝
０、ｄＺ＝△Ｚ／△Ｘ、ｄＴｘ＝△Ｔｘ／△Ｘ、ｄＴｙ
＝△Ｔｙ／△Ｘとなる補間値が計算される。
ッジ上の点データ（座標値）と右エッジ補間回路１３か
ら出力される右エッジ上の点データを結ぶ直線の、Ｘ，
Ｙ，Ｚ，Ｔｘ，Ｔｙ座標の変化量を△Ｘ、△Ｙ、△Ｚ、
△Ｔｘ、△Ｔｙ、これらの補間値をｄＸ、ｄＹ、ｄＺ、
ｄＴｘ、ｄＴｙとすると、補間値をｄＸ＝１、ｄＹ＝
０、ｄＺ＝△Ｚ／△Ｘ、ｄＴｘ＝△Ｔｘ／△Ｘ、ｄＴｙ
＝△Ｔｙ／△Ｘとなる補間値が計算される。
Claims (2)
- 【請求項１】 表示画面に描画する多角形にテクスチャ
をマッピングするテクスチャ・マッピング装置におい
て、表示画面に描画する多角形を構成するエッジを左エ
ッジと右エッジとに分割し、さらにテクスチャを構成す
るエッジを分割された上記左エッジ及び右エッジに対応
させてテクスチャ左エッジとテクスチャ右エッジとに分
割する分割手段と、上記左エッジ及び右エッジ、さらに
テクスチャ左エッジ及びテクスチャ右エッジを補間する
ことにより左右のエッジを生成するとともに、この左右
のエッジのスキャン変換を行う変換手段と、この変換手
段から出力される上記左エッジ上の点と上記右エッジ上
の点との２点間の補間、さらに上記テクスチャ左エッジ
上の点とテクスチャ右エッジ上の点との２点間の補間を
行う補間手段と、この補間手段からのデータを保持し、
この補間手段から示されたアドレスに対応するデータを
テクスチャ・データとして出力する記憶手段とを備える
ことを特徴とするテクスチャ・マッピング方式。 - 【請求項２】 上記補間手段から出力されるデータと上
記記憶手段から出力されるテクスチャデータを入力と
し、これらのデータを乗算する乗算手段を備えることを
特徴とする請求項第１項記載のテクスチャ・マッピング
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12968592A JPH05298456A (ja) | 1992-04-22 | 1992-04-22 | テクスチャ・マッピング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12968592A JPH05298456A (ja) | 1992-04-22 | 1992-04-22 | テクスチャ・マッピング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05298456A true JPH05298456A (ja) | 1993-11-12 |
Family
ID=15015654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12968592A Pending JPH05298456A (ja) | 1992-04-22 | 1992-04-22 | テクスチャ・マッピング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05298456A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5771046A (en) * | 1994-06-20 | 1998-06-23 | Ricoh Company, Ltd. | Image processing system and method including perspective transformation of three-dimensional objects utilizing clipping plane positions |
| US5923332A (en) * | 1995-07-10 | 1999-07-13 | Ricoh Company, Ltd. | Image processing device |
| JP2005310071A (ja) * | 2004-04-26 | 2005-11-04 | Nintendo Co Ltd | ゲーム装置及びゲームプログラム |
| US7136068B1 (en) | 1998-04-07 | 2006-11-14 | Nvidia Corporation | Texture cache for a computer graphics accelerator |
| US7330188B1 (en) | 1999-03-22 | 2008-02-12 | Nvidia Corp | Texture caching arrangement for a computer graphics accelerator |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282469A (ja) * | 1985-10-04 | 1987-04-15 | Daikin Ind Ltd | Ｃｒｔデイスプレイ装置の写像回路 |
| JPS63211075A (ja) * | 1987-02-27 | 1988-09-01 | Hitachi Ltd | 画像処理システム |
-
1992
- 1992-04-22 JP JP12968592A patent/JPH05298456A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282469A (ja) * | 1985-10-04 | 1987-04-15 | Daikin Ind Ltd | Ｃｒｔデイスプレイ装置の写像回路 |
| JPS63211075A (ja) * | 1987-02-27 | 1988-09-01 | Hitachi Ltd | 画像処理システム |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5771046A (en) * | 1994-06-20 | 1998-06-23 | Ricoh Company, Ltd. | Image processing system and method including perspective transformation of three-dimensional objects utilizing clipping plane positions |
| US5923332A (en) * | 1995-07-10 | 1999-07-13 | Ricoh Company, Ltd. | Image processing device |
| US7136068B1 (en) | 1998-04-07 | 2006-11-14 | Nvidia Corporation | Texture cache for a computer graphics accelerator |
| US7330188B1 (en) | 1999-03-22 | 2008-02-12 | Nvidia Corp | Texture caching arrangement for a computer graphics accelerator |
| US8018467B2 (en) | 1999-03-22 | 2011-09-13 | Nvidia Corporation | Texture caching arrangement for a computer graphics accelerator |
| JP2005310071A (ja) * | 2004-04-26 | 2005-11-04 | Nintendo Co Ltd | ゲーム装置及びゲームプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3203160B2 (ja) | ボリューム・レンダリング装置及び方法 | |
| US4975976A (en) | Image transformation method and device | |
| JP2612260B2 (ja) | テクスチヤマツピング装置 | |
| JPS6170666A (ja) | 図形シエ−デイング装置 | |
| JP3885262B2 (ja) | テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 | |
| WO1996031844A1 (fr) | Systeme graphique | |
| JPH0916806A (ja) | 立体画像処理装置 | |
| JPH11161819A (ja) | 画像処理装置、画像処理方法、及び画像処理プログラムを記録した記録媒体 | |
| JPH10295934A (ja) | ビデオゲーム装置及びモデルのテクスチャの変化方法 | |
| JPH05298456A (ja) | テクスチャ・マッピング方式 | |
| US6373494B1 (en) | Signal processing apparatus and image processing apparatus | |
| JPH10334269A (ja) | 画像処理装置、画像処理方法、及び画像処理プログラムを記録した記録媒体 | |
| JPH11185052A (ja) | ３次元コンピュータグラフィックスのテクスチャマッピング座標計算装置および方法 | |
| JPS63113785A (ja) | 図形表示方法 | |
| JPH07105404A (ja) | 立体画像処理装置及びその処理方法 | |
| JP3330841B2 (ja) | 三次元画像生成方法及びその装置 | |
| JP2766478B2 (ja) | 画像処理システム | |
| JP3358891B2 (ja) | Ｚ値の透視変換処理方法及び画像処理装置 | |
| JP4224887B2 (ja) | 信号処理装置および画像処理装置 | |
| JP3517982B2 (ja) | 図形描画装置 | |
| JP2915330B2 (ja) | グラフィック表示生成装置及び方法、レンダリングｌｓｉ | |
| JPH02127785A (ja) | 画像表示装置 | |
| JPH11339069A (ja) | 画像合成装置および画像合成方法 | |
| JPH0664621B2 (ja) | 画像生成方法 | |
| JP2668863B2 (ja) | 断面図描画装置 |