JPS63211075A - 画像処理システム - Google Patents
画像処理システムInfo
- Publication number
- JPS63211075A JPS63211075A JP62042963A JP4296387A JPS63211075A JP S63211075 A JPS63211075 A JP S63211075A JP 62042963 A JP62042963 A JP 62042963A JP 4296387 A JP4296387 A JP 4296387A JP S63211075 A JPS63211075 A JP S63211075A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- brightness
- pixel
- calculation means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title description 7
- 238000013507 mapping Methods 0.000 abstract description 5
- 238000006073 displacement reaction Methods 0.000 abstract description 3
- 238000005286 illumination Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 10
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 102100034049 Heat shock factor protein 2 Human genes 0.000 description 1
- 108050008354 Heat shock factor protein 2 Proteins 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、濃淡画像をディスプレイ上に表示する装置に
係り、特に、照明等の影響により、各画素によって明度
が異なる画像を高速にディスプレイ上に表示する装置に
関する。
係り、特に、照明等の影響により、各画素によって明度
が異なる画像を高速にディスプレイ上に表示する装置に
関する。
カラー画像を高速に処理するため、特願昭５９−３０２
７８号、「画像メモリのアクセス装置」に開示されてい
るように、フレームメモリのブレーン単位に演算器を設
け、並列に処理する方式が示されている。
７８号、「画像メモリのアクセス装置」に開示されてい
るように、フレームメモリのブレーン単位に演算器を設
け、並列に処理する方式が示されている。
上記従来技術は、濃淡画像の巾広い演算系について配慮
されておらず、このため、濃淡画像の濃度変換処理を行
なおうとすると、ホストプロセッサ（ＣＰ Ｕ）で画像
の再計算を行なう必要があり。
されておらず、このため、濃淡画像の濃度変換処理を行
なおうとすると、ホストプロセッサ（ＣＰ Ｕ）で画像
の再計算を行なう必要があり。
リアルタイムで表示を変更できない問題があった。
この問題点を明確化するためのアプリケーションの要求
について１図を泪いて、更に詳細に説明する。
について１図を泪いて、更に詳細に説明する。
第２図に示すように、左の画像データＡは、２次元平面
上に濃淡を持って定義されている。これを右のような直
立体の一面にはりつけるテクスチャマツピング処理を行
って画像Ｂを構成させた場合、面の後方と前方（又は視
界側からみて後方と手前）では濃度差を生じるようにマ
ツピング（画像変換）しないと、実際の事象のようには
見えない、そこで５例えば前方を濃く、後方を薄くする
。
上に濃淡を持って定義されている。これを右のような直
立体の一面にはりつけるテクスチャマツピング処理を行
って画像Ｂを構成させた場合、面の後方と前方（又は視
界側からみて後方と手前）では濃度差を生じるようにマ
ツピング（画像変換）しないと、実際の事象のようには
見えない、そこで５例えば前方を濃く、後方を薄くする
。
この処理を実現するには、例えば、後方にマツピングさ
れる画素については、２次平面上の濃淡画像の各画素の
値を０．６ 倍してマツピングを行い、前方については
１．０倍してマツピングを行い、その途中は、（０，６
−１，０）倍の中間の値をとるようにする必要がある。
れる画素については、２次平面上の濃淡画像の各画素の
値を０．６ 倍してマツピングを行い、前方については
１．０倍してマツピングを行い、その途中は、（０，６
−１，０）倍の中間の値をとるようにする必要がある。
これによって後方は元の二次元平面上の濃度に比して薄
くなる。
くなる。
かかる処理での濃度変換は、従来、ホストプロセッサで
行っており、リアルタイム処理は容易でなかった。
行っており、リアルタイム処理は容易でなかった。
本発明の目的は、各濃淡画素の明度情報を表示画面上の
異なる濃淡画像として演算処理によって得るようにした
表示装置を提供するにある。
異なる濃淡画像として演算処理によって得るようにした
表示装置を提供するにある。
本発明は、明度情報を線形補間して求める演算装置と、
その演算結果に従って各画素単位に１表示上の濃淡情報
を演算する乗算器等の演算器と。
その演算結果に従って各画素単位に１表示上の濃淡情報
を演算する乗算器等の演算器と。
を持つこととした。
線形補間の演算装置は、初期の明度値と、−回演算ごと
の差分値を与えることにより、次々と明度値を演算する
０乗算器は、この演算で求めた明度値を元の画像の各画
素単位に乗算する。これによってディスプレイ上に表示
すべき濃淡情報を求めることができる。この濃度情報は
、必要となる画素も含めたものであるため、必要な画素
のみをフレームメモリに書込めば、目的とする画像が得
られる。
の差分値を与えることにより、次々と明度値を演算する
０乗算器は、この演算で求めた明度値を元の画像の各画
素単位に乗算する。これによってディスプレイ上に表示
すべき濃淡情報を求めることができる。この濃度情報は
、必要となる画素も含めたものであるため、必要な画素
のみをフレームメモリに書込めば、目的とする画像が得
られる。
第３図は１本発明の表示システム何回である。
第１図は本発明の最も特徴となるＤＤＡ回路部の実施例
図である。
図である。
第３図で、ＣＰＵＩは、ホットプロセッサであり、表示
制御プロセッサ２に対して、イメージの変換や、図形の
描画をバス５を介して指示する。
制御プロセッサ２に対して、イメージの変換や、図形の
描画をバス５を介して指示する。
表示制御プロセッサ２は、バス５を介して指令された内
容をＤＤＡ回路部３が処理できる単位に分割し、バス６
を介してＤＤＡ回路部３へ指令する。
容をＤＤＡ回路部３が処理できる単位に分割し、バス６
を介してＤＤＡ回路部３へ指令する。
ＤＤＡ回路部３は、各画素毎の濃淡値を計算し、バス７
を介してフレームメモリ（ＦＭ）４へ書込む。
を介してフレームメモリ（ＦＭ）４へ書込む。
ＦＭ４の内容は、常にディスプレイに対してリフレッシ
ュ表示される（図示せず）、従って作業者は作成された
画像を常にリアルタイムで見ることができる。
ュ表示される（図示せず）、従って作業者は作成された
画像を常にリアルタイムで見ることができる。
以上の第３図による処理例を、第４図の図形例をもとに
簡単に説明する。
簡単に説明する。
第４図は左側のＡ図形を右側の８図形に変換する例を示
した。へ図形は２次元図形、８図形は３次元図であり、
Ａ図形を８図形の一つの側面にはりつける処理を行わせ
ることとした。
した。へ図形は２次元図形、８図形は３次元図であり、
Ａ図形を８図形の一つの側面にはりつける処理を行わせ
ることとした。
この処理に際して、先ず、ＣＰＵＩは、左側のＡ画像し
、右側のようにＢ図形上の一部に構成すべくマツピング
処理の指示を行う、この指示がバス５を介して表示制御
プロセッサ２に送られる。
、右側のようにＢ図形上の一部に構成すべくマツピング
処理の指示を行う、この指示がバス５を介して表示制御
プロセッサ２に送られる。
表示制御プロセッサ２は、画像Ａをラスタスキャンする
。各ラスク走査線にあっては、第４図の走査線Ｑで示す
ように、その走査線ａの始点（ＳＸ 。
。各ラスク走査線にあっては、第４図の走査線Ｑで示す
ように、その走査線ａの始点（ＳＸ 。
ＳＹ）を指示し、この始点（ＳＸ、ＳＹ）に対応するデ
ィスティネーションの座標（ＤＸ、ＤＹ）を指示し、且
つ明度情報Ｉ （０≦工≦１）を指示し、且つ、ＳＸ、
ＤＸ、ＤＹ、Ｉの次の点との変位ΔＳｘ、ΔＸ、ΔＹ、
ΔＩを指示する。
ィスティネーションの座標（ＤＸ、ＤＹ）を指示し、且
つ明度情報Ｉ （０≦工≦１）を指示し、且つ、ＳＸ、
ＤＸ、ＤＹ、Ｉの次の点との変位ΔＳｘ、ΔＸ、ΔＹ、
ΔＩを指示する。
ここで、ディスティネーションの座標（ＤＸ。
ＤＹ）とは、Ｂ図形上のＡ図形座標の対応値、ＳＸ、Ｄ
Ｘ、ＤＹ、Ｉ（７）次の点とは、走査線Ｑ上での横方向
（Ｘ方向）での次のスキャン点（例えば始点を現在のス
キャン点とすれば、その始点の次のスキャン点となる。
Ｘ、ＤＹ、Ｉ（７）次の点とは、走査線Ｑ上での横方向
（Ｘ方向）での次のスキャン点（例えば始点を現在のス
キャン点とすれば、その始点の次のスキャン点となる。
一般に、Ｘ方向のスキャンピッチは一定である）、ΔＳ
ＸがあってΔＳＹが不要なのは、１つの走査線ａにあっ
ては、Ｙ座標の変化がないためであり、ＤＸ、ＤＹが存
在するのはＢ図形上では、走査ＩＩＡΩは、直線ｒとな
り。
ＸがあってΔＳＹが不要なのは、１つの走査線ａにあっ
ては、Ｙ座標の変化がないためであり、ＤＸ、ＤＹが存
在するのはＢ図形上では、走査ＩＩＡΩは、直線ｒとな
り。
この直ｌｉｒ上では、Ｘのみならず、Ｙの値も変化する
ためである。また、始点ａはａｌとなり、始点すはｂｌ
となる。更に走査１ｉＡＱは、図形上部から図形下部に
一定のＹ！１１変位で変化する。その本数は、事前に決
まっている。
ためである。また、始点ａはａｌとなり、始点すはｂｌ
となる。更に走査１ｉＡＱは、図形上部から図形下部に
一定のＹ！１１変位で変化する。その本数は、事前に決
まっている。
表示制御プロセッサ２は、以上の各データＳＸ。
ＳＹ、Ｉ、ＤＸ、ＤＹ、ＡＳＸ、ΔＸ、ΔＹ。
Δ工をＤＤＡ回路部３で送る。
ＤＤＡ回路部３は、これらの各データを元に、直線ｒ上
での座標及び濃度を各画素毎に計算する。
での座標及び濃度を各画素毎に計算する。
かくして得た座標及び濃度をフレームメモリ４に格納し
１次いで表示すると、第４図のＢ＠形上での一つの側面
にはりつけた状態での図形が得られる。
１次いで表示すると、第４図のＢ＠形上での一つの側面
にはりつけた状態での図形が得られる。
第１図の実施例を説明する。
ＤＤＡ３１・・・このＤＤＡ３１は、対称形ＤＤＡを使
用した。対称形ＤＤＡの機能図を第５図に示す、ある数
値を始点として次々に微小値Δを加算し、各加算値毎に
、その整数部分を次々に出力させる。この出力整数値が
始点から終点に至る変換値となる。第５図はその機能を
示す、小数部分に対して微小値Δを加算して、前回の小
数値に代って埋め込む、各埋め込み毎に、その際の整数
値を出力する。尚、埋込みによって整数部分が更新され
る場合と、更新されない場合とがある。更新される場合
とは、小数部分にΔを加算した結果、１なる整数値が得
られる場合であり、更新されない場合とは、小数部分に
Δを加算しても１なる整数値に達していない場合である
。前者は、キャリー発生であり、後者はキャリー発生し
ない例である。
用した。対称形ＤＤＡの機能図を第５図に示す、ある数
値を始点として次々に微小値Δを加算し、各加算値毎に
、その整数部分を次々に出力させる。この出力整数値が
始点から終点に至る変換値となる。第５図はその機能を
示す、小数部分に対して微小値Δを加算して、前回の小
数値に代って埋め込む、各埋め込み毎に、その際の整数
値を出力する。尚、埋込みによって整数部分が更新され
る場合と、更新されない場合とがある。更新される場合
とは、小数部分にΔを加算した結果、１なる整数値が得
られる場合であり、更新されない場合とは、小数部分に
Δを加算しても１なる整数値に達していない場合である
。前者は、キャリー発生であり、後者はキャリー発生し
ない例である。
ここで、始点とは、ＳＸ、ＤＸ、ＤＹ、Ｉ（７）多値を
云い、微小値Δとは、ΔＳＸ、ΔＸ、ΔＹ。
云い、微小値Δとは、ΔＳＸ、ΔＸ、ΔＹ。
Δ工の多値を云う、ＳＹについては、１つの任意の走査
線ａに関しては、変化なしであり、Δ＝０であり、上記
演算は不用である。上記ＳＸ、ＤＸ。
線ａに関しては、変化なしであり、Δ＝０であり、上記
演算は不用である。上記ＳＸ、ＤＸ。
ＤＹ、Ｉの５つのデータに対して第５図の処理が個別に
行われ、終点へのデータ更新が５つのデータそれぞれに
ついて、個別に行われてゆく。
行われ、終点へのデータ更新が５つのデータそれぞれに
ついて、個別に行われてゆく。
レジスタ３２・・・・・・ｎ個のプレーンレジスタ３２
１゜３２２〜３２ｎより成る。各レジスタ３２１〜３２
ｎは、それぞれＦＩＦＯ形のレジスタである。
１゜３２２〜３２ｎより成る。各レジスタ３２１〜３２
ｎは、それぞれＦＩＦＯ形のレジスタである。
各レジスタ３２１〜３２ｎは、それぞれ１６ビツト×ｍ
の容量を持つ。
の容量を持つ。
ここで、ｎとは、一画素を構成するビット数であり、１
６ビツトとは１回に転送されてくるビット数であり１ｍ
とはＦＩＦＯとしての個別レジスタの数である。従って
１ｍはＦＩＦＯレジスタとしての容量を決める値である
。ｎは、４とか８とか１６とかをとる例が多い、ｎの数
が大きい程、階調数は多くとれる。１６ビツトの代りに
８ビツトや３２ビツトの例もある。
６ビツトとは１回に転送されてくるビット数であり１ｍ
とはＦＩＦＯとしての個別レジスタの数である。従って
１ｍはＦＩＦＯレジスタとしての容量を決める値である
。ｎは、４とか８とか１６とかをとる例が多い、ｎの数
が大きい程、階調数は多くとれる。１６ビツトの代りに
８ビツトや３２ビツトの例もある。
このレジスタ３２にはバス６を介して画像データがＦＩ
入入力る。
入入力る。
選択器３３・・・・・・ｎ個の選択器３３１〜３３ｎよ
り成る。この選択器３３は、レジスタ３２の出力かフレ
ームメモリ（ＦＭ）４からの読出しデータかのいずれか
１つを選択する。この選択は、選択信号で行う、この選
択信号は、（ｓｘ、ｓｙ）のアドレスが、メインメモリ
のアドレスを指示するときはレジスタ３２のＦＯ出力を
選択し、（Ｓ Ｘ。
り成る。この選択器３３は、レジスタ３２の出力かフレ
ームメモリ（ＦＭ）４からの読出しデータかのいずれか
１つを選択する。この選択は、選択信号で行う、この選
択信号は、（ｓｘ、ｓｙ）のアドレスが、メインメモリ
のアドレスを指示するときはレジスタ３２のＦＯ出力を
選択し、（Ｓ Ｘ。
ＳＹ）のアドレスがフレームメモリのアドレスを指示す
るときはフレームメモリの出力（バス７−２を介しての
ＦＭ ＤＡＴＡ）を選択する。この選択Ｉａ３３の選
択器３３１〜３３ｎは、レジスタ３２１〜３２ ｎに対
応する。また、選択８１３３１〜３３ ｎはバス７−２
からのＦＭ ＤＡＴＡ出力の１６×ｎに対応する。
るときはフレームメモリの出力（バス７−２を介しての
ＦＭ ＤＡＴＡ）を選択する。この選択Ｉａ３３の選
択器３３１〜３３ｎは、レジスタ３２１〜３２ ｎに対
応する。また、選択８１３３１〜３３ ｎはバス７−２
からのＦＭ ＤＡＴＡ出力の１６×ｎに対応する。
ソースレジスタ３４，３５・・・・・・それぞれｎ個の
レジスタ３４１〜３４ｎ、３５１〜３５ｎより成る。こ
の２つのソースレジスタ３４．３５は。
レジスタ３４１〜３４ｎ、３５１〜３５ｎより成る。こ
の２つのソースレジスタ３４．３５は。
３２画素用であり、それぞれ１６画素のバッファリング
を行う、３２画素としたのは、１６画素のシフトしたデ
ータを発生させるためである。そこで、先ずレジスタ３
４にデータをラッチし、次にこのデータをレジスタ３５
に送ってラッチさせ、レジスタ３４には新しいデータを
ラッチさせるとの動作をさせる。
を行う、３２画素としたのは、１６画素のシフトしたデ
ータを発生させるためである。そこで、先ずレジスタ３
４にデータをラッチし、次にこのデータをレジスタ３５
に送ってラッチさせ、レジスタ３４には新しいデータを
ラッチさせるとの動作をさせる。
バレルシフター３６・・・・・・ｎ個のバレルシフター
３６１〜３６’ｎより成る。このバレルシブター３６は
複数ビットを一度にシフトさせる機能を持つ。
３６１〜３６’ｎより成る。このバレルシブター３６は
複数ビットを一度にシフトさせる機能を持つ。
乗算器３７・・・・・・１６個の乗算器３７１．〜３７
−１６より成る。各乗算１１３７１〜３７−１６の各各
は、一画素に対応している０乗算は、情報夏と各画素デ
ータとの間で行う。
−１６より成る。各乗算１１３７１〜３７−１６の各各
は、一画素に対応している０乗算は、情報夏と各画素デ
ータとの間で行う。
書込みデータバッファ３８・・・・・・ｎ個のバッファ
３８１〜３８ｎより成る。この書込み制御はＤＸの下位
４ビツトのデコード結果によって行う、このデコードは
、デコーダ７０が行う。
３８１〜３８ｎより成る。この書込み制御はＤＸの下位
４ビツトのデコード結果によって行う、このデコードは
、デコーダ７０が行う。
演算器３９・・・・・・ｎ個の演算１ｌ（ＡＬＵ）より
成る。
成る。
制御回路７１・・・・・・ＤＤＡ制御を行う、第５図に
示した機能中のループ数の指定り、及び開始コマンドＣ
ＯＭがセットされ、もし、ＣＯＭがスタートであれば、
Ｌ＝０になるまでＤＤＡ演算を続行させ、もしＦＭ読出
し／書込みであればＦＭからの読出し又はＦＭへの書込
みを行う。ここで、ＦＭ書込みの条件は、（ＤＹの整数
部分が変化したこと）■ （ＤＹの値がメモリ境界を越
えた、：と）である、更に、ＤＸの値がメモリ境界を越
えたこととは、ＤＸの下位４ビツトから５ビツト目にキ
ャリーが発生したこと、１６画素単位がフレームメモリ
の境界時であること、を云う。
示した機能中のループ数の指定り、及び開始コマンドＣ
ＯＭがセットされ、もし、ＣＯＭがスタートであれば、
Ｌ＝０になるまでＤＤＡ演算を続行させ、もしＦＭ読出
し／書込みであればＦＭからの読出し又はＦＭへの書込
みを行う。ここで、ＦＭ書込みの条件は、（ＤＹの整数
部分が変化したこと）■ （ＤＹの値がメモリ境界を越
えた、：と）である、更に、ＤＸの値がメモリ境界を越
えたこととは、ＤＸの下位４ビツトから５ビツト目にキ
ャリーが発生したこと、１６画素単位がフレームメモリ
の境界時であること、を云う。
ディスティネーションレジスタ（ＤＳＴＲＥＧ） ４０
・・・・・・ｎ個のレジスタ４０１〜４０ｎより成る。
・・・・・・ｎ個のレジスタ４０１〜４０ｎより成る。
以上の第３図の構成で、構成要素３２，３３゜３４．３
５，３６，３８，３９，４０を０枚のプレーン構成とし
たのは９画像が一画素ｎビットとした場合にそのｎビッ
トのプレーンをプレーン単位に共通に処理できるように
したためである。これによって、並列処理される。但し
５乗算器３７に関しては、プレーン間のキャリイ伝播を
発生させるため、一画素単位に個別に乗算器を設けた。
５，３６，３８，３９，４０を０枚のプレーン構成とし
たのは９画像が一画素ｎビットとした場合にそのｎビッ
トのプレーンをプレーン単位に共通に処理できるように
したためである。これによって、並列処理される。但し
５乗算器３７に関しては、プレーン間のキャリイ伝播を
発生させるため、一画素単位に個別に乗算器を設けた。
第１図の動作を説明する。
バス６を介して与えられた前記パラメータ（ＳＸ 。
ＳＹ、ＤＸ、ＤＹ、Ｉ、ＡＸ、ＡＹ、ＡＳＸ。
Δ工）は、ＤＤＡ回路３１内のレジスタにセットされる
。
。
（ＳＸ、ＳＹ）で始まるラスターがフレームメモリ４上
にある場合は５選択器５４によって。
にある場合は５選択器５４によって。
ｓｘ、ｓｙのアドレスがフレームメモリ４用のアドレス
としてバス７−１を介して出力され、ＦＭ４をアクセス
する。ＦＭ４からのこのアドレス内からの読出しデータ
は、へスフ−２を介して送られ。
としてバス７−１を介して出力され、ＦＭ４をアクセス
する。ＦＭ４からのこのアドレス内からの読出しデータ
は、へスフ−２を介して送られ。
選択器３３はこのバス７−２上の読出しデータを選択し
て取込む。
て取込む。
一方、ｓｘ、ｓｙで始まるラスターがＣＰＵＩ側のメイ
ンメモリ上にある場合は、バス６を介してＦＩＦＯレジ
スタ３２にその読出しデータを順次書込み１選択器３３
はこのレジスタ３２内のデータをＦｏ方式に従って取込
む。
ンメモリ上にある場合は、バス６を介してＦＩＦＯレジ
スタ３２にその読出しデータを順次書込み１選択器３３
はこのレジスタ３２内のデータをＦｏ方式に従って取込
む。
選択器３３を介して得たデータは、１６画素のデータで
ある。一画素ｎビット構成であるから、１６画素のデー
タとは、１６×ｎビツトのデータとなる。
ある。一画素ｎビット構成であるから、１６画素のデー
タとは、１６×ｎビツトのデータとなる。
選択器３３で選択したデータはソースレジスタ（ＳＯＲ
ＣＥ ＲＥＧ）３４にラッチされ５次いで、レジスタ
３５に送られる。このレジスタ３４と３５とで、２Ｘ１
６Ｘｎビツトの情報をラッチする。
ＣＥ ＲＥＧ）３４にラッチされ５次いで、レジスタ
３５に送られる。このレジスタ３４と３５とで、２Ｘ１
６Ｘｎビツトの情報をラッチする。
バレルシフタ３６は、ＤＤＡ内のＳＸレジスタ内の下位
４ビツト（１６ビツトバス巾のどの位置にあたるかが示
されている）の内容によって、レジスタ３４．３５から
受けたデータをシフ１〜する。
４ビツト（１６ビツトバス巾のどの位置にあたるかが示
されている）の内容によって、レジスタ３４．３５から
受けたデータをシフ１〜する。
その結果が、乗算！ａ３７によって各画素単位に明度情
報のＤＤＡ内の格納値Ｉと乗算される。この乗算結果は
、一度、ライトデータバッファ３８に格納される。−回
に１６画素分のデータを格納する。
報のＤＤＡ内の格納値Ｉと乗算される。この乗算結果は
、一度、ライトデータバッファ３８に格納される。−回
に１６画素分のデータを格納する。
尚、一般にＦＭ４等はワード単位のアドレスであるため
、ソースデータと対応するディスティネーションデータ
との間は、αビット（０≦α≦１５．１ワ一ド１６ビツ
ト時）のずれを生じている。これを合わせる回路が要素
３４，３５，３６である。即ち、αビットのシフトを行
うのがシフター３６であり、αシフトしても１ワードの
データが生成できるようにソースデータを２ワード保持
するのがレジスタ３４．３５である。
、ソースデータと対応するディスティネーションデータ
との間は、αビット（０≦α≦１５．１ワ一ド１６ビツ
ト時）のずれを生じている。これを合わせる回路が要素
３４，３５，３６である。即ち、αビットのシフトを行
うのがシフター３６であり、αシフトしても１ワードの
データが生成できるようにソースデータを２ワード保持
するのがレジスタ３４．３５である。
一方、書込むフレームメモリアドレスは、ＤＸ。
ＤＹのＤＤＡ３１の出力５０によって与えられるため、
そのアドレスが選択器５４によって、 ＦＭ４へのアド
レス７−１として出力されてＦＭ４をアクセスし、この
アクセスによって読み出されたデータは、バス７−２を
介してディスティネーションレジスタ４０にセットされ
る（１６画素分）。
そのアドレスが選択器５４によって、 ＦＭ４へのアド
レス７−１として出力されてＦＭ４をアクセスし、この
アクセスによって読み出されたデータは、バス７−２を
介してディスティネーションレジスタ４０にセットされ
る（１６画素分）。
最終的な書込みデータはライトデータバッファ３８とデ
ィスティネーションレジスタ４０との内容が、演算器３
９によって１６画画素時に演算されることによって得ら
れる。この結果は、バス７−２を介してＦＭ４へ書込ま
れる。
ィスティネーションレジスタ４０との内容が、演算器３
９によって１６画画素時に演算されることによって得ら
れる。この結果は、バス７−２を介してＦＭ４へ書込ま
れる。
以上の演算結果のＦＭ４への書込みに関しては、基本的
にソースデータの書込みパターンはビット境界であるの
に対し、ＦＭ４はワード単位のアクセスであるため、そ
のまま書込んでしまうと、元のデータをこわしてしまう
。このため、ディスティネーションの元のデータを読出
すレジスタ４０と、書込むべきデータ３８との間をマー
ジする処理が必要である。このための演算器が演算器３
９である。
にソースデータの書込みパターンはビット境界であるの
に対し、ＦＭ４はワード単位のアクセスであるため、そ
のまま書込んでしまうと、元のデータをこわしてしまう
。このため、ディスティネーションの元のデータを読出
すレジスタ４０と、書込むべきデータ３８との間をマー
ジする処理が必要である。このための演算器が演算器３
９である。
尚、ＤＤＡ３１での処理は、前述したが、数式で示すと
、１回の指令ごとに下記の演算を実行する。
、１回の指令ごとに下記の演算を実行する。
ＤＸ←ＤＸ＋ΔＸ
ＤＹ４−ＤＹ＋ΔＹ
工←工＋Δ丁
５Ｘ４−８Ｘ＋ＡＳＸ
ｓｙ・・・一定値
これによって書込むべき次の画素のアドレスや明度情報
、書込まれるべきソース画素のアドレスを画素単位で演
算できる。
、書込まれるべきソース画素のアドレスを画素単位で演
算できる。
本実施例によれば、１６画素まで一度に乗算を行うこと
ができるため、ソース画像とディスティネーション画像
のサイズが不変で、且つ明度情報も一定の場合は、１６
画素一度に演算を実行することができ、更に高速化も達
成できる。
ができるため、ソース画像とディスティネーション画像
のサイズが不変で、且つ明度情報も一定の場合は、１６
画素一度に演算を実行することができ、更に高速化も達
成できる。
尚、１６画素とは一例であり、８画素、３２画素等の扱
いも可能である。
いも可能である。
以上示したように、本発明によれば、濃淡情報を有する
イメージデータを、逐次演算した明度情報によって変換
することができるため、表示ディスプレイ上に照明度で
明度を異なって表示する画像を作成することができる。
イメージデータを、逐次演算した明度情報によって変換
することができるため、表示ディスプレイ上に照明度で
明度を異なって表示する画像を作成することができる。
第１図は、本発明の一実施例図、第２図は従来での図形
変換処理側図、第３図は１本発明の全体構成側図、第４
図は本発明の図形変換処理側図、第５図はＤＤＡでの処
理側図である。 ３１・・・ＤＤＡ、３６・・・バレルシフター、３７・
・・乗算器。
変換処理側図、第３図は１本発明の全体構成側図、第４
図は本発明の図形変換処理側図、第５図はＤＤＡでの処
理側図である。 ３１・・・ＤＤＡ、３６・・・バレルシフター、３７・
・・乗算器。
Claims (1)
- 【特許請求の範囲】 １、濃淡情報を表示する表示装置において、各画素のＸ
、Ｙアドレスを演算する第１の演算手段と、各画素の明
度情報を逐次演算する第２の演算手段と、該第２の演算
手段の出力に従つて書込むべき画素の濃淡情報を、元の
画像の濃淡情報から演算して求める第３の演算手段と、
該第３の演算手段で求めた濃淡情報を上記第１の演算手
段で求めたアドレスに従つて書込み格納するフレームメ
モリと、該フレームメモリの内容を表示する表示部と、
より成る濃淡情報の明度変換を行う表示装置。 ２、上記第３の演算手段は、複数のラスター画素に対し
て並列に演算実行させるように構成した複数の乗算器よ
り成る特許請求の範囲第１項記載の表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62042963A JP2766478B2 (ja) | 1987-02-27 | 1987-02-27 | 画像処理システム |
| US07/634,818 US5371839A (en) | 1987-02-27 | 1991-01-02 | Rendering processor |
| US08/715,472 US6088037A (en) | 1987-02-27 | 1996-09-18 | Rendering processor |
| US09/584,498 US6292196B1 (en) | 1987-02-27 | 2000-06-01 | Rendering processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62042963A JP2766478B2 (ja) | 1987-02-27 | 1987-02-27 | 画像処理システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34515297A Division JP3159431B2 (ja) | 1987-02-27 | 1997-12-15 | 画像処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63211075A true JPS63211075A (ja) | 1988-09-01 |
| JP2766478B2 JP2766478B2 (ja) | 1998-06-18 |
Family
ID=12650688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62042963A Expired - Fee Related JP2766478B2 (ja) | 1987-02-27 | 1987-02-27 | 画像処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766478B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05298456A (ja) * | 1992-04-22 | 1993-11-12 | Mitsubishi Electric Corp | テクスチャ・マッピング方式 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60125682U (ja) * | 1984-02-01 | 1985-08-24 | 日立電子株式会社 | 図形表示用ラインメモリ |
| JPS60250479A (ja) * | 1984-05-25 | 1985-12-11 | Hitachi Ltd | 面のテクスチヤ表示方式 |
| JPS60256880A (ja) * | 1984-06-04 | 1985-12-18 | Yokogawa Hokushin Electric Corp | ３次元図形表示装置 |
| JPS6190275A (ja) * | 1984-10-09 | 1986-05-08 | Sharp Corp | 画像処理装置 |
| JPS61237171A (ja) * | 1985-04-12 | 1986-10-22 | Sony Corp | 画像変換装置 |
-
1987
- 1987-02-27 JP JP62042963A patent/JP2766478B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60125682U (ja) * | 1984-02-01 | 1985-08-24 | 日立電子株式会社 | 図形表示用ラインメモリ |
| JPS60250479A (ja) * | 1984-05-25 | 1985-12-11 | Hitachi Ltd | 面のテクスチヤ表示方式 |
| JPS60256880A (ja) * | 1984-06-04 | 1985-12-18 | Yokogawa Hokushin Electric Corp | ３次元図形表示装置 |
| JPS6190275A (ja) * | 1984-10-09 | 1986-05-08 | Sharp Corp | 画像処理装置 |
| JPS61237171A (ja) * | 1985-04-12 | 1986-10-22 | Sony Corp | 画像変換装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05298456A (ja) * | 1992-04-22 | 1993-11-12 | Mitsubishi Electric Corp | テクスチャ・マッピング方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2766478B2 (ja) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184903B1 (en) | Apparatus and method for parallel rendering of image pixels | |
| US5973705A (en) | Geometry pipeline implemented on a SIMD machine | |
| US4967392A (en) | Drawing processor for computer graphic system using a plurality of parallel processors which each handle a group of display screen scanlines | |
| US6456284B1 (en) | Graphics processor, system and method for generating screen pixels in raster order utilizing a single interpolator | |
| EP0360155B1 (en) | Image transformation method and device | |
| US6919895B1 (en) | Texture caching arrangement for a computer graphics accelerator | |
| US5877769A (en) | Image processing apparatus and method | |
| US6864892B2 (en) | Graphics data synchronization with multiple data paths in a graphics accelerator | |
| US6437781B1 (en) | Computer graphics system having per pixel fog blending | |
| JPH0916806A (ja) | 立体画像処理装置 | |
| US6219062B1 (en) | Three-dimensional graphic display device | |
| GB2343601A (en) | Shading and texturing 3-dimensional computer generated images | |
| US20030169277A1 (en) | Pipelined 2D viewport clip circuit | |
| US6778188B2 (en) | Reconfigurable hardware filter for texture mapping and image processing | |
| US5892516A (en) | Perspective texture mapping circuit having pixel color interpolation mode and method thereof | |
| US6867778B2 (en) | End point value correction when traversing an edge using a quantized slope value | |
| US5771046A (en) | Image processing system and method including perspective transformation of three-dimensional objects utilizing clipping plane positions | |
| US5657436A (en) | Preprocessing apparatus and method for line scan conversion in a computer graphics system | |
| US4945497A (en) | Method and apparatus for translating rectilinear information into scan line information for display by a computer system | |
| JPS63211075A (ja) | 画像処理システム | |
| US6847378B2 (en) | System and method for performing scale and bias operations by preclamping input image data | |
| JPH05249953A (ja) | 画像表示装置 | |
| GB2388288A (en) | Improving magnified texture-mapped pixel performance in a single-pixel pipeline | |
| US6885375B2 (en) | Stalling pipelines in large designs | |
| EP0568360B1 (en) | Graphics system using quadratic polynomial fragments |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |