JPH05297409A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH05297409A JPH05297409A JP10464292A JP10464292A JPH05297409A JP H05297409 A JPH05297409 A JP H05297409A JP 10464292 A JP10464292 A JP 10464292A JP 10464292 A JP10464292 A JP 10464292A JP H05297409 A JPH05297409 A JP H05297409A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- crystal silicon
- drain
- silicon film
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アルカリ金属の混入された安価なガラス基板
を使用して、大画面、高密度を達成することを目的とす
る。 【構成】 アルカリ金属の混入したガラス基板（５１）
の上には、表面が陽極酸化されたＡｌ電極（５２）が形
成され、この上には、ＳＦ6ガスのストッパーとなる液
相成長法でなるシリコン酸化膜（５５）が形成され、更
にはこのシリコン酸化膜のＴＦＴ形成領域の上にシリコ
ン窒化膜（５８）が設けられ、この上にａ−Ｓｉ（５
９）、（６０）が形成される。
を使用して、大画面、高密度を達成することを目的とす
る。 【構成】 アルカリ金属の混入したガラス基板（５１）
の上には、表面が陽極酸化されたＡｌ電極（５２）が形
成され、この上には、ＳＦ6ガスのストッパーとなる液
相成長法でなるシリコン酸化膜（５５）が形成され、更
にはこのシリコン酸化膜のＴＦＴ形成領域の上にシリコ
ン窒化膜（５８）が設けられ、この上にａ−Ｓｉ（５
９）、（６０）が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置およびそ
の製造方法であって、特に低融点のガラス基板と液相成
長法によるゲート絶縁膜を使用し、大画面になっても安
価な物が供給できる技術に関するものである。
の製造方法であって、特に低融点のガラス基板と液相成
長法によるゲート絶縁膜を使用し、大画面になっても安
価な物が供給できる技術に関するものである。
【０００２】
【従来の技術】一般にａ−Ｓｉやｐ−ＳｉのＴＦＴを用
いた液晶表示装置は、低コスト化を達成することが重要
な課題の１つである。一方、ゲート材料としては、Ｃ
ｒ、Ｃｕ、ＡｕおよびＡｌ等が色々と採用または実験さ
れている。しかし今後パネルが大画面になることを考え
ると、抵抗の大きいＣｒは好ましくなく、また安定性を
考えるとＡｌやＡｕしか残らなくなる。特にＡｌはＡｕ
に比べて非常に低価格であるので、今後Ａｌをゲートに
採用した液晶表示装置が研究されるであろう。
いた液晶表示装置は、低コスト化を達成することが重要
な課題の１つである。一方、ゲート材料としては、Ｃ
ｒ、Ｃｕ、ＡｕおよびＡｌ等が色々と採用または実験さ
れている。しかし今後パネルが大画面になることを考え
ると、抵抗の大きいＣｒは好ましくなく、また安定性を
考えるとＡｌやＡｕしか残らなくなる。特にＡｌはＡｕ
に比べて非常に低価格であるので、今後Ａｌをゲートに
採用した液晶表示装置が研究されるであろう。
【０００３】例えばＡｌをゲートとして採用したものに
は、特開平３−２３２２７４号公報がある。まず図９の
ように、ガラス基板（１）にＣｒによるゲート端子
（２）を形成し、ゲート（３）、補助容量電極（４）を
Ａｌにより形成する。ここでゲートと一体でゲートライ
ンが形成され、補助容量電極と一体で補助容量ラインが
形成される。
は、特開平３−２３２２７４号公報がある。まず図９の
ように、ガラス基板（１）にＣｒによるゲート端子
（２）を形成し、ゲート（３）、補助容量電極（４）を
Ａｌにより形成する。ここでゲートと一体でゲートライ
ンが形成され、補助容量電極と一体で補助容量ラインが
形成される。
【０００４】続いてゲート端子（２）等の非陽極酸化部
分にホトレジスト（５）を残し、図１０のように、Ａｌ
電極（３）、（４）を陽極酸化する。この結果、Ａｌ電
極の表面には、酸化アルミニウム（６）が形成される。
更にプラズマＣＶＤによりシリコン窒化膜（７）膜を形
成している。続いて、図１１のように、プラズマＣＶＤ
により、ノンドープのａ−Ｓｉ（７）およびＰがドープ
されたＮ+型ａ−Ｓｉ（８）が連続して形成され、続い
てエッチングにより少なくともＴＦＴ部が残される。ま
た酸化インジウム等の透明電極材料により表示電極
（９）が形成されるとともに、ゲート端子の部分に被着
される。
分にホトレジスト（５）を残し、図１０のように、Ａｌ
電極（３）、（４）を陽極酸化する。この結果、Ａｌ電
極の表面には、酸化アルミニウム（６）が形成される。
更にプラズマＣＶＤによりシリコン窒化膜（７）膜を形
成している。続いて、図１１のように、プラズマＣＶＤ
により、ノンドープのａ−Ｓｉ（７）およびＰがドープ
されたＮ+型ａ−Ｓｉ（８）が連続して形成され、続い
てエッチングにより少なくともＴＦＴ部が残される。ま
た酸化インジウム等の透明電極材料により表示電極
（９）が形成されるとともに、ゲート端子の部分に被着
される。
【０００５】最後に、図１２のように、ドレインライン
を兼ねるドレイン電極（１０）およびソース領域と表示
電極（９）を電気的に接続するソース電極（１１）が形
成される。またここでは図を省略したが、パシベーショ
ン膜、配向膜が形成される。一方対向基板には、カラー
フィルター、遮光膜、対向電極および配向膜が設けら
れ、２つのガラス基板がスペーサを介して所定間隔に設
定され、周辺をシールするとともに中に液晶が注入され
て形成されている。
を兼ねるドレイン電極（１０）およびソース領域と表示
電極（９）を電気的に接続するソース電極（１１）が形
成される。またここでは図を省略したが、パシベーショ
ン膜、配向膜が形成される。一方対向基板には、カラー
フィルター、遮光膜、対向電極および配向膜が設けら
れ、２つのガラス基板がスペーサを介して所定間隔に設
定され、周辺をシールするとともに中に液晶が注入され
て形成されている。
【０００６】
【発明が解決しようとする課題】前述の工程で、ガラス
基板（１）は、液晶材料やＴＦＴの劣化等が考慮されて
高価なノンアルカリガラスが使われ、しかもプラズマＣ
ＶＤでシリコン窒化膜（７）が形成されているために、
スループットが低下しコスト高になる問題を有してい
た。
基板（１）は、液晶材料やＴＦＴの劣化等が考慮されて
高価なノンアルカリガラスが使われ、しかもプラズマＣ
ＶＤでシリコン窒化膜（７）が形成されているために、
スループットが低下しコスト高になる問題を有してい
た。
【０００７】またノンアルカリガラスの代わりに、アル
カリ金属の混入された低融点のガラス基板を使用し、こ
の表面にシリカ膜を形成したあとで、表面にＴＦＴを形
成してゆくものがある。例えば特開昭５８−１６１９４
４号公報がその例である。しかし両者の場合、ゲートと
ａ−Ｓｉの間にはプラズマＣＶＤで形成されたシリコン
窒化膜のみが存在しており、ゲート短絡を防止するため
には、従来通りの厚さのシリコン窒化膜を必要としてい
た。
カリ金属の混入された低融点のガラス基板を使用し、こ
の表面にシリカ膜を形成したあとで、表面にＴＦＴを形
成してゆくものがある。例えば特開昭５８−１６１９４
４号公報がその例である。しかし両者の場合、ゲートと
ａ−Ｓｉの間にはプラズマＣＶＤで形成されたシリコン
窒化膜のみが存在しており、ゲート短絡を防止するため
には、従来通りの厚さのシリコン窒化膜を必要としてい
た。
【０００８】またプラズマＣＶＤでも温度が高いため、
低融点ガラス基板の反りや特性劣化を生じる問題があっ
た。
低融点ガラス基板の反りや特性劣化を生じる問題があっ
た。
【０００９】
【課題を解決するための手段】本発明は前述の課題を鑑
みて成され、まず第１に、ガラス基板上に形成されたゲ
ートおよびこのゲートと一体でなるゲートラインと、こ
のゲートラインを含むガラス基板全面に液相成長法で形
成されたシリコン酸化膜と、前記ゲートを一構成とする
ＴＦＴの形成領域に設けられたシリコン窒化膜とで解決
するものである。
みて成され、まず第１に、ガラス基板上に形成されたゲ
ートおよびこのゲートと一体でなるゲートラインと、こ
のゲートラインを含むガラス基板全面に液相成長法で形
成されたシリコン酸化膜と、前記ゲートを一構成とする
ＴＦＴの形成領域に設けられたシリコン窒化膜とで解決
するものである。
【００１０】第２に、前記構成の他に、ガラス基板上の
ゲートおよびこのゲートと一体のゲートラインはＡｌを
主成分とし、このゲートおよびゲートライン上に、陽極
酸化法により形成された酸化アルミニウム層とを設ける
ことで解決するものである。第３に、アルカリ金属が混
入された低融点のガラス基板を用意する工程と、このガ
ラス基板に金属を被着し、エッチングによりゲートおよ
びこれと一体のゲートラインを形成する工程と、このゲ
ートおよびこれと一体のゲートラインを含むガラス基板
全面に液層成長によりシリコン酸化膜を形成する工程
と、前記ゲートを一構成とするＴＦＴの形成領域近傍に
透明電極材料よりなる表示電極を形成する工程と、少な
くとも前記ＴＦＴの形成領域にシリコン窒化膜を形成す
る工程とにより解決するものである。
ゲートおよびこのゲートと一体のゲートラインはＡｌを
主成分とし、このゲートおよびゲートライン上に、陽極
酸化法により形成された酸化アルミニウム層とを設ける
ことで解決するものである。第３に、アルカリ金属が混
入された低融点のガラス基板を用意する工程と、このガ
ラス基板に金属を被着し、エッチングによりゲートおよ
びこれと一体のゲートラインを形成する工程と、このゲ
ートおよびこれと一体のゲートラインを含むガラス基板
全面に液層成長によりシリコン酸化膜を形成する工程
と、前記ゲートを一構成とするＴＦＴの形成領域近傍に
透明電極材料よりなる表示電極を形成する工程と、少な
くとも前記ＴＦＴの形成領域にシリコン窒化膜を形成す
る工程とにより解決するものである。
【００１１】第４に、前記工程において、ゲートおよび
ゲートラインの材料としてＡｌを使用し、シリコン酸化
膜を形成する前に陽極酸化することで解決するものであ
る。
ゲートラインの材料としてＡｌを使用し、シリコン酸化
膜を形成する前に陽極酸化することで解決するものであ
る。
【００１２】
【作用】まずアルカリ金属が混入された安価な低融点ガ
ラスを採用し、またコストの低下、アルカリ金属のゲッ
ターおよびドライエッチングのストッパーとして液相成
長法で形成されたシリコン酸化膜を使用する。その結
果、プラズマＣＶＤによるシリコン窒化膜の厚さを減少
できる。ここでプラズマＣＶＤによるシリコン窒化膜は
ａ−Ｓｉを形成するために必要であるが、ゲートライン
とドレインライン、補助容量電極と表示電極の短絡を考
慮した十分厚い膜厚を必要とせず、ａ−Ｓｉを特性良く
形成するに必要な必要最小限の膜厚でよい。従ってその
分熱が加わらず、熱による劣化を防止できる。ここで通
常のノンアルカリガラス基板上に液相成長法でシリコン
酸化膜を形成するだけでもスループットが改善され、コ
スト低下を達成できる。
ラスを採用し、またコストの低下、アルカリ金属のゲッ
ターおよびドライエッチングのストッパーとして液相成
長法で形成されたシリコン酸化膜を使用する。その結
果、プラズマＣＶＤによるシリコン窒化膜の厚さを減少
できる。ここでプラズマＣＶＤによるシリコン窒化膜は
ａ−Ｓｉを形成するために必要であるが、ゲートライン
とドレインライン、補助容量電極と表示電極の短絡を考
慮した十分厚い膜厚を必要とせず、ａ−Ｓｉを特性良く
形成するに必要な必要最小限の膜厚でよい。従ってその
分熱が加わらず、熱による劣化を防止できる。ここで通
常のノンアルカリガラス基板上に液相成長法でシリコン
酸化膜を形成するだけでもスループットが改善され、コ
スト低下を達成できる。
【００１３】またＡｌを使用することでゲートラインの
抵抗値を小さくでき、また陽極酸化膜を形成するために
前記短絡を更に防止できる。また液相成長を採用してい
るため、低温処理が可能となり、反りの少ない安価で大
画面しかも低抵抗を達成できる。
抵抗値を小さくでき、また陽極酸化膜を形成するために
前記短絡を更に防止できる。また液相成長を採用してい
るため、低温処理が可能となり、反りの少ない安価で大
画面しかも低抵抗を達成できる。
【００１４】
【実施例】以下に本発明の実施例を説明する前に、本発
明のポイントを説明する。第１のポイントは、アルカリ
金属の混入された低融点のガラス基板上には、ゲートと
してＡｌを使用し、この表面を陽極酸化する点である。
第２のポイントは、ノンアルカリまたはアルカリガラス
上のゲートを覆うように液相成長法でシリコン酸化膜を
覆う点である。
明のポイントを説明する。第１のポイントは、アルカリ
金属の混入された低融点のガラス基板上には、ゲートと
してＡｌを使用し、この表面を陽極酸化する点である。
第２のポイントは、ノンアルカリまたはアルカリガラス
上のゲートを覆うように液相成長法でシリコン酸化膜を
覆う点である。
【００１５】液晶パネルは、コンピューター、ワープロ
およびテレビ等のデイスプレイとして採用され、大画面
でも低価格のものが要求されている。そのため、高価な
ノンアルカリガラスを使用することは逆行しており、例
えばソーダーガラス等の低融点ガラス基板を使用する技
術が重要なテーマとして考えられている。一方、ゲート
電極は、ＴａやＣｒ等が通常画面サイズでは主流であ
る。しかし１３インチ以上の大画面の場合、抵抗値が高
いため、Ａｌ、ＣｕおよびＡｕ等が好ましい。Ｃｕは酸
化しやすくしかもこの酸化膜自身が不安定である。また
Ａｕは高価なために使用は避ける必要がある。一方、Ａ
ｌは、低価格、低抵抗であり、更に酸化膜も安定してい
る。また低融点のガラス基板を使用するため、また低コ
ストを達成するために、陽極酸化および液相成長は、重
要な技術となる。この両者の技術は、低温度処理が可能
で、しかもプラズマＣＶＤ装置と異なりスループットを
大きくできる。従って益々低価格で基板の反りのないも
のを達成できる。
およびテレビ等のデイスプレイとして採用され、大画面
でも低価格のものが要求されている。そのため、高価な
ノンアルカリガラスを使用することは逆行しており、例
えばソーダーガラス等の低融点ガラス基板を使用する技
術が重要なテーマとして考えられている。一方、ゲート
電極は、ＴａやＣｒ等が通常画面サイズでは主流であ
る。しかし１３インチ以上の大画面の場合、抵抗値が高
いため、Ａｌ、ＣｕおよびＡｕ等が好ましい。Ｃｕは酸
化しやすくしかもこの酸化膜自身が不安定である。また
Ａｕは高価なために使用は避ける必要がある。一方、Ａ
ｌは、低価格、低抵抗であり、更に酸化膜も安定してい
る。また低融点のガラス基板を使用するため、また低コ
ストを達成するために、陽極酸化および液相成長は、重
要な技術となる。この両者の技術は、低温度処理が可能
で、しかもプラズマＣＶＤ装置と異なりスループットを
大きくできる。従って益々低価格で基板の反りのないも
のを達成できる。
【００１６】また液相成長法は、例えばＨ2ＳｉＦ6の水
溶液にＳｉＯ2を飽和させ、析出温度（約３５度）に加
温して、Ｈ3ＢＯ3やＣａＣｌ2等の開始剤でＳｉＯ2を過
飽和状態とする。ここでガラス基板を浸漬し、この上に
ＳｉＯ2を成長させるものである。しかしこのシリコン
酸化膜の上にａ−Ｓｉを形成すると、ガラス基板は一旦
外部雰囲気に露出されるため、ａ−Ｓｉとの界面が汚染
されたり、膜の緻密性等により劣化したＴＦＴしか形成
できず、問題が残る。そのため、特性を得るために必要
な最小膜厚のシリコン窒化膜を形成する必要があること
が分かった。従って必要最小限のＳｉＮXの膜厚約５０
０Å〜２０００Å、ノンドープのａ−Ｓｉ、Ｎ+型ａ−
Ｓｉを密閉された雰囲気（プラズマＣＶＤ装置内）で形
成することで満足のゆくＴＦＴが達成できる。
溶液にＳｉＯ2を飽和させ、析出温度（約３５度）に加
温して、Ｈ3ＢＯ3やＣａＣｌ2等の開始剤でＳｉＯ2を過
飽和状態とする。ここでガラス基板を浸漬し、この上に
ＳｉＯ2を成長させるものである。しかしこのシリコン
酸化膜の上にａ−Ｓｉを形成すると、ガラス基板は一旦
外部雰囲気に露出されるため、ａ−Ｓｉとの界面が汚染
されたり、膜の緻密性等により劣化したＴＦＴしか形成
できず、問題が残る。そのため、特性を得るために必要
な最小膜厚のシリコン窒化膜を形成する必要があること
が分かった。従って必要最小限のＳｉＮXの膜厚約５０
０Å〜２０００Å、ノンドープのａ−Ｓｉ、Ｎ+型ａ−
Ｓｉを密閉された雰囲気（プラズマＣＶＤ装置内）で形
成することで満足のゆくＴＦＴが達成できる。
【００１７】従って、これらの構成および方法により大
画面で低価格の液晶パネルが達成できる。まず図５に本
液晶表示装置の構成を示す。全ての図面が統一されてい
るが、波線で破断された左側は、ＴＦＴの部分を示した
断面図であり、右側は、ゲート端子の部分である。また
補助容量端子の部分も右側と基本的には同一である。
画面で低価格の液晶パネルが達成できる。まず図５に本
液晶表示装置の構成を示す。全ての図面が統一されてい
るが、波線で破断された左側は、ＴＦＴの部分を示した
断面図であり、右側は、ゲート端子の部分である。また
補助容量端子の部分も右側と基本的には同一である。
【００１８】まずソーダーガラス等のアルカリ金属が混
入された低融点ガラス基板（５１）があり、この上には
Ａｌを使ったゲート（５２）、これと一体のゲートライ
ン（５３）、補助容量電極（５４）、これと一体の補助
容量ラインがある。またこれらのＡｌ電極は、陽極酸化
法により表面に酸化アルミニウムによる絶縁層（７１）
が設けられている。
入された低融点ガラス基板（５１）があり、この上には
Ａｌを使ったゲート（５２）、これと一体のゲートライ
ン（５３）、補助容量電極（５４）、これと一体の補助
容量ラインがある。またこれらのＡｌ電極は、陽極酸化
法により表面に酸化アルミニウムによる絶縁層（７１）
が設けられている。
【００１９】また、これらを含むガラス基板（５１）全
面には、液相成長法によりシリコン酸化膜（５５）が約
２０００Å〜約３０００Åの厚さで設けられる。前記補
助容量電極（５４）と一部が重畳し、ゲートライン（５
３）と後述するドレインラインで囲まれた領域には、透
明電極材料、例えば酸化インジウム、酸化インジウムス
ズ等よりなる表示電極（５６）があり、この表示電極の
近傍にＴＦＴ（５７）が設けられている。
面には、液相成長法によりシリコン酸化膜（５５）が約
２０００Å〜約３０００Åの厚さで設けられる。前記補
助容量電極（５４）と一部が重畳し、ゲートライン（５
３）と後述するドレインラインで囲まれた領域には、透
明電極材料、例えば酸化インジウム、酸化インジウムス
ズ等よりなる表示電極（５６）があり、この表示電極の
近傍にＴＦＴ（５７）が設けられている。
【００２０】ＴＦＴは、ゲート（５２）を一構成とし、
構成領域に対応するシリコン酸化膜（５５）の上には、
まず約５００Å〜約２０００Å、好ましくは１０００Å
以下のシリコン窒化膜（５８）が設けられ、この上にノ
ンドープのａ−Ｓｉ（５９）およびＮ+型にドープされ
たａ−Ｓｉ（６０）が設けられる。このａ−Ｓｉは、シ
リコン窒化膜（５８）と一緒に島状にエッチングされて
おり、Ｎ+型ａ−Ｓｉ（６０）は、チャンネル領域がエ
ッチングされソース領域とドレイン領域に分離されてい
る。またソース領域に対応するＮ+型ａ−Ｓｉ（６０）
と表示電極（５６）を電気的に接続するソース電極（６
１）があり、ドレイン領域に対応するＮ +型ａ−Ｓｉ
（６０）からドレインラインおよびドレイン端子に延在
するドレイン電極（６２）が設けられている。
構成領域に対応するシリコン酸化膜（５５）の上には、
まず約５００Å〜約２０００Å、好ましくは１０００Å
以下のシリコン窒化膜（５８）が設けられ、この上にノ
ンドープのａ−Ｓｉ（５９）およびＮ+型にドープされ
たａ−Ｓｉ（６０）が設けられる。このａ−Ｓｉは、シ
リコン窒化膜（５８）と一緒に島状にエッチングされて
おり、Ｎ+型ａ−Ｓｉ（６０）は、チャンネル領域がエ
ッチングされソース領域とドレイン領域に分離されてい
る。またソース領域に対応するＮ+型ａ−Ｓｉ（６０）
と表示電極（５６）を電気的に接続するソース電極（６
１）があり、ドレイン領域に対応するＮ +型ａ−Ｓｉ
（６０）からドレインラインおよびドレイン端子に延在
するドレイン電極（６２）が設けられている。
【００２１】ここでゲート端子（６３）の手前には、陽
極酸化されたＡｌによりなるゲートライン（５３）が延
在されており、ゲート端子（６３）とゲートライン（５
３）を接続するためにコンタクトホール（６４）が開け
られている。このホール（６４）は、Ａｌが露出されて
おり、この露出部からゲート端子が形成される領域ま
で、表示電極と同一材料、同一工程で形成されたライン
が設けられている。またこのホールには、ソース、ドレ
イン電極と同一工程で形成された電極が設けられてお
り、前記ラインの断線を防止している。
極酸化されたＡｌによりなるゲートライン（５３）が延
在されており、ゲート端子（６３）とゲートライン（５
３）を接続するためにコンタクトホール（６４）が開け
られている。このホール（６４）は、Ａｌが露出されて
おり、この露出部からゲート端子が形成される領域ま
で、表示電極と同一材料、同一工程で形成されたライン
が設けられている。またこのホールには、ソース、ドレ
イン電極と同一工程で形成された電極が設けられてお
り、前記ラインの断線を防止している。
【００２２】また図面では省略をしたが、全面にはパシ
ベーション膜が必要によっては設けられ、この上に配向
膜が設けられている。一方、このガラス基板との間に液
晶を注入するために、対向基板が設けられ、カラーフィ
ルター、遮光膜、対向電極および配向膜が設けられる。
また両基板を所定間隔に設定するためにスペーサが設け
られ、中には液晶が注入されている。
ベーション膜が必要によっては設けられ、この上に配向
膜が設けられている。一方、このガラス基板との間に液
晶を注入するために、対向基板が設けられ、カラーフィ
ルター、遮光膜、対向電極および配向膜が設けられる。
また両基板を所定間隔に設定するためにスペーサが設け
られ、中には液晶が注入されている。
【００２３】本発明の特徴は、アルカリ金属の混入され
た低融点基板（５１）、陽極酸化されたＡｌよりなるゲ
ート（５２）、液相成長法によるシリコン酸化膜（５
５）およびＴＦＴ（５７）の領域に設けられたシリコン
窒化膜（５８）にある。低融点基板および液相成長法に
よるシリコン酸化膜による低コスト化が達成でき、しか
も液相成長法によるシリコン酸化膜の上に直接形成する
のではなく、プラズマＣＶＤ法によりシリコン窒化膜を
形成することにより、外部雰囲気に一度も出さずに、シ
リコン窒化膜、ノンドープのａ−ＳｉおよびＮ+型ａ−
Ｓｉを形成でき、安定したＴＦＴ特性を得られる。
た低融点基板（５１）、陽極酸化されたＡｌよりなるゲ
ート（５２）、液相成長法によるシリコン酸化膜（５
５）およびＴＦＴ（５７）の領域に設けられたシリコン
窒化膜（５８）にある。低融点基板および液相成長法に
よるシリコン酸化膜による低コスト化が達成でき、しか
も液相成長法によるシリコン酸化膜の上に直接形成する
のではなく、プラズマＣＶＤ法によりシリコン窒化膜を
形成することにより、外部雰囲気に一度も出さずに、シ
リコン窒化膜、ノンドープのａ−ＳｉおよびＮ+型ａ−
Ｓｉを形成でき、安定したＴＦＴ特性を得られる。
【００２４】特に、安価なＡｌを用い、この表面を陽極
酸化することで、大画面のゲート抵抗を小さくでき、し
かも低温処理が可能であるため、低融点のガラス基板に
最適な抵抗値のゲートライン、補助容量ラインが達成で
きる。次に図１乃至図５を用いて第１の製造方法を説明
してゆく。まず図１のように、アルカリ金属の混入され
た低融点のガラス基板（５１）を用意し、ゲート（５
２）、このゲートと一体のゲートライン（５３）、補助
容量電極（５４）、この補助容量電極と一体の補助容量
ラインを形成する。ここでゲートラインおよびドレイン
ラインは、図５からも判るように、ガラス基板の周辺に
形成されるゲート端子および補助容量端子の手前まで延
在される。
酸化することで、大画面のゲート抵抗を小さくでき、し
かも低温処理が可能であるため、低融点のガラス基板に
最適な抵抗値のゲートライン、補助容量ラインが達成で
きる。次に図１乃至図５を用いて第１の製造方法を説明
してゆく。まず図１のように、アルカリ金属の混入され
た低融点のガラス基板（５１）を用意し、ゲート（５
２）、このゲートと一体のゲートライン（５３）、補助
容量電極（５４）、この補助容量電極と一体の補助容量
ラインを形成する。ここでゲートラインおよびドレイン
ラインは、図５からも判るように、ガラス基板の周辺に
形成されるゲート端子および補助容量端子の手前まで延
在される。
【００２５】続いて、図２のように、前記コンタクトホ
ール（６４）に対応する領域にレジスト（７０）を形成
した後に、前記ラインを陽極酸化し、ラインの表面に酸
化アルミニウム（７１）を形成する。この段階では、こ
のコンタクトホールに対応するゲート表面には、このレ
ジストが形成されているために酸化膜は形成されない。
方法としては、ゲートラインおよび補助容量ラインの一
端と水溶液内に入ったＰｔ電極間に直流電圧を印加し、
水溶液としては、酒石酸、アンモニウムおよびエチレン
グリコールが混ぜ合わされているものが使われる。。こ
の酸化アルミニウムの膜厚は、最低約５００Å程度形成
される。また膜質の改善のために２００℃程度で熱処理
してもよい。
ール（６４）に対応する領域にレジスト（７０）を形成
した後に、前記ラインを陽極酸化し、ラインの表面に酸
化アルミニウム（７１）を形成する。この段階では、こ
のコンタクトホールに対応するゲート表面には、このレ
ジストが形成されているために酸化膜は形成されない。
方法としては、ゲートラインおよび補助容量ラインの一
端と水溶液内に入ったＰｔ電極間に直流電圧を印加し、
水溶液としては、酒石酸、アンモニウムおよびエチレン
グリコールが混ぜ合わされているものが使われる。。こ
の酸化アルミニウムの膜厚は、最低約５００Å程度形成
される。また膜質の改善のために２００℃程度で熱処理
してもよい。
【００２６】次に図２のように、前記レジスト（７０）
をつけたまま液相成長させてシリコン酸化膜（５５）を
約２０００Å〜約３０００Å形成する。液相成長は、疎
水性材料で基板を覆うと、シリコン酸化膜の選択成長が
可能である。一般にレジストは、疎水性であるためにや
はり選択成長が達成できる。また方法としては、例えば
Ｈ2ＳｉＦ6の水溶液にＳｉＯ2を飽和させ、析出温度
（約３５℃）に加温して、Ｈ3ＢＯ3やＣａＣｌ2等の開
始剤でＳｉＯ2を過飽和状態として、ガラス基板を浸漬
し、この上にＳｉＯ2を成長させる。
をつけたまま液相成長させてシリコン酸化膜（５５）を
約２０００Å〜約３０００Å形成する。液相成長は、疎
水性材料で基板を覆うと、シリコン酸化膜の選択成長が
可能である。一般にレジストは、疎水性であるためにや
はり選択成長が達成できる。また方法としては、例えば
Ｈ2ＳｉＦ6の水溶液にＳｉＯ2を飽和させ、析出温度
（約３５℃）に加温して、Ｈ3ＢＯ3やＣａＣｌ2等の開
始剤でＳｉＯ2を過飽和状態として、ガラス基板を浸漬
し、この上にＳｉＯ2を成長させる。
【００２７】ここではガラス基板は、この液相成長を行
うために、外部雰囲気に露出される。従ってこのガラス
基板は、大小の差はあるが汚染されている。従ってこの
上にＴＦＴのａ−Ｓｉを形成すると、シリコン酸化膜と
ａ−Ｓｉの界面が汚染され満足のゆく特性のＴＦＴが得
られない。そのために以下の工程が重要となる。図３に
示すように、前記レジスト（７０）を除去することでコ
ンタクトホール（６４）が形成される。この後に透明電
極材料を全面に被着し、表示電極（５６）と端子領域へ
延在されるライン（７１）が形成される。このライン
は、ゲートラインと電気的に接続されゲート端子として
シリコン酸化膜（５５）の上を延在される。
うために、外部雰囲気に露出される。従ってこのガラス
基板は、大小の差はあるが汚染されている。従ってこの
上にＴＦＴのａ−Ｓｉを形成すると、シリコン酸化膜と
ａ−Ｓｉの界面が汚染され満足のゆく特性のＴＦＴが得
られない。そのために以下の工程が重要となる。図３に
示すように、前記レジスト（７０）を除去することでコ
ンタクトホール（６４）が形成される。この後に透明電
極材料を全面に被着し、表示電極（５６）と端子領域へ
延在されるライン（７１）が形成される。このライン
は、ゲートラインと電気的に接続されゲート端子として
シリコン酸化膜（５５）の上を延在される。
【００２８】続いて、図４に示すように全面にシリコン
窒化膜（５８）、ノンドープのａ−Ｓｉ（５９）および
Ｎ+型にドープされたａ−Ｓｉ（６０）をプラズマＣＶ
Ｄ法で連続して形成する。その後に、エッチングガスと
してＳＦ6を使用してドライエッチングする。ここで
は、シリコン酸化膜（５５）の上にａ−Ｓｉ（５９）を
形成すると、一旦ガラス基板は外部雰囲気に露出される
のでその界面は汚染されるが、シリコン窒化膜（５８）
およびａ−Ｓｉ（５９）、（６０）を連続してＣＶＤ装
置内で連続形成できるので従来通り界面汚染の心配が無
い良好なＴＦＴ特性を得られる。
窒化膜（５８）、ノンドープのａ−Ｓｉ（５９）および
Ｎ+型にドープされたａ−Ｓｉ（６０）をプラズマＣＶ
Ｄ法で連続して形成する。その後に、エッチングガスと
してＳＦ6を使用してドライエッチングする。ここで
は、シリコン酸化膜（５５）の上にａ−Ｓｉ（５９）を
形成すると、一旦ガラス基板は外部雰囲気に露出される
のでその界面は汚染されるが、シリコン窒化膜（５８）
およびａ−Ｓｉ（５９）、（６０）を連続してＣＶＤ装
置内で連続形成できるので従来通り界面汚染の心配が無
い良好なＴＦＴ特性を得られる。
【００２９】またＣＣｌ4ガスの使用が不可能となる情
勢であるため、ＳＦ6ガス単独使用をしても、シリコン
酸化膜（５５）のエッチングレートが非常に小さいた
め、シリコン酸化膜のエッチングがされず、さらに満足
のゆく特性が得られる。最後に図５に示すように、全面
に電極材料を被着し、ソース電極（６１）、ドレイン電
極（６２）と一体のドレインライン、およびコンタクト
ホール（６４）を埋めた電極（７２）がパターン化され
る。
勢であるため、ＳＦ6ガス単独使用をしても、シリコン
酸化膜（５５）のエッチングレートが非常に小さいた
め、シリコン酸化膜のエッチングがされず、さらに満足
のゆく特性が得られる。最後に図５に示すように、全面
に電極材料を被着し、ソース電極（６１）、ドレイン電
極（６２）と一体のドレインライン、およびコンタクト
ホール（６４）を埋めた電極（７２）がパターン化され
る。
【００３０】以下の工程の詳細な説明は、特に特徴がな
いため簡略するが、全面にパシベーション膜が必要によ
り設けられ、配向膜が設けられる。また対向基板には、
カラーフィルター、遮光膜、対向電極および配向膜が形
成される。対向基板に形成されるこれらの積層順は、特
にないが、配向膜が一番外側になったほうがよい。また
以上の工程のみに限定されることなく色々考えられる。
例えば図６は、図２の工程において、陽極酸化膜（７
１）を形成した後にレジスト（７０）を形成した例であ
る。この場合、透明電極材料でコンタクトホールを埋め
る際、酸化アルミニウムを除去して、Ａｌを露出させる
エッチング工程が付加される。
いため簡略するが、全面にパシベーション膜が必要によ
り設けられ、配向膜が設けられる。また対向基板には、
カラーフィルター、遮光膜、対向電極および配向膜が形
成される。対向基板に形成されるこれらの積層順は、特
にないが、配向膜が一番外側になったほうがよい。また
以上の工程のみに限定されることなく色々考えられる。
例えば図６は、図２の工程において、陽極酸化膜（７
１）を形成した後にレジスト（７０）を形成した例であ
る。この場合、透明電極材料でコンタクトホールを埋め
る際、酸化アルミニウムを除去して、Ａｌを露出させる
エッチング工程が付加される。
【００３１】また図７は、透明電極材料を形成する前
に、シリコン窒化膜を形成する例である。この場合、シ
リコン窒化膜、ａ−Ｓｉの連続形成ができなくなるが、
表示電極（５６）の下層にシリコン窒化膜（５８）が形
成されるために、補助容量電極との短絡が防止できる。
さらには図８のように、表示電極を形成した後で、全面
にシリコン窒化膜を形成し、図４のようにＴＦＴの部分
だけ残すのではなく、全面に残してもよいし、レジスト
をつかって表示電極の部分だけ取り除いてもよい。
に、シリコン窒化膜を形成する例である。この場合、シ
リコン窒化膜、ａ−Ｓｉの連続形成ができなくなるが、
表示電極（５６）の下層にシリコン窒化膜（５８）が形
成されるために、補助容量電極との短絡が防止できる。
さらには図８のように、表示電極を形成した後で、全面
にシリコン窒化膜を形成し、図４のようにＴＦＴの部分
だけ残すのではなく、全面に残してもよいし、レジスト
をつかって表示電極の部分だけ取り除いてもよい。
【００３２】
【発明の効果】以上の説明からも明らかなように、コス
トの低下およびドライエッチングのストッパーとして液
相成長法で形成されたシリコン酸化膜を使用する。その
結果、プラズマＣＶＤによるシリコン窒化膜の厚さを減
少できる。ここでプラズマＣＶＤによるシリコン窒化膜
はａ−Ｓｉを形成するために必要であるが、ゲートライ
ンとドレインライン、補助容量電極と表示電極の短絡を
考慮した十分厚い膜厚を必要とせず、ａ−Ｓｉを特性良
く形成するに必要な必要最小限の膜厚でよい。
トの低下およびドライエッチングのストッパーとして液
相成長法で形成されたシリコン酸化膜を使用する。その
結果、プラズマＣＶＤによるシリコン窒化膜の厚さを減
少できる。ここでプラズマＣＶＤによるシリコン窒化膜
はａ−Ｓｉを形成するために必要であるが、ゲートライ
ンとドレインライン、補助容量電極と表示電極の短絡を
考慮した十分厚い膜厚を必要とせず、ａ−Ｓｉを特性良
く形成するに必要な必要最小限の膜厚でよい。
【００３３】またアルカリ金属が混入された安価な低融
点ガラスを採用し、しかもアルカリガラスから生じるア
ルカリ金属のゲッターとして液相成長法によりシリコン
酸化膜を採用することで更なるコストの低下を達成でき
る。またＡｌを使用することでゲートラインの抵抗値を
小さくでき、また陽極酸化膜を形成するために前記短絡
を更に防止できる。また液相成長を採用しているため、
低温処理が可能となり、安価で大画面しかも基板の反り
の無いものを達成できる。
点ガラスを採用し、しかもアルカリガラスから生じるア
ルカリ金属のゲッターとして液相成長法によりシリコン
酸化膜を採用することで更なるコストの低下を達成でき
る。またＡｌを使用することでゲートラインの抵抗値を
小さくでき、また陽極酸化膜を形成するために前記短絡
を更に防止できる。また液相成長を採用しているため、
低温処理が可能となり、安価で大画面しかも基板の反り
の無いものを達成できる。
【図１】本発明の製造方法を説明する断面図である。
【図２】本発明の製造方法を説明する断面図である。
【図３】本発明の製造方法を説明する断面図である。
【図４】本発明の製造方法を説明する断面図である。
【図５】本発明の製造方法を説明する断面図である。
【図６】本発明の他の製造方法を説明する断面図であ
る。
る。
【図７】本発明の他の製造方法を説明する断面図であ
る。
る。
【図８】本発明の他の製造方法を説明する断面図であ
る。
る。
【図９】従来の製造方法を説明する断面図である。
【図１０】従来の製造方法を説明する断面図である。
【図１１】従来の製造方法を説明する断面図である。
【図１２】従来の製造方法を説明する断面図である。
５１ 低融点ガラス基板 ５２ ゲート ５３ ゲートライン ５５ 液相成長法によるシリコン酸化膜 ５６ 表示電極 ５８ シリコン窒化膜 ５９ ノンドープのａ−Ｓｉ ６０ Ｎ+型のａ−Ｓｉ ６１ ソース電極 ６２ ドレイン電極 ７１ 陽極酸化膜
Claims (4)
- 【請求項１】 ガラス基板上に形成されたゲートおよび
このゲートと一体でなるゲートラインと、 このゲートラインを含むガラス基板全面に液相成長法で
形成されたシリコン酸化膜と、 前記ゲートを一構成とするＴＦＴの形成領域に設けられ
たシリコン窒化膜と、 このシリコン窒化膜上に設けられたノンドープの第１の
非単結晶シリコン膜と、 前記ＴＦＴのソースおよびドレインに対応するこの第１
の非単結晶シリコン膜上に設けられた高濃度にドープさ
れた第２の非単結晶シリコン膜と、 前記ＴＦＴの形成領域の近傍に設けられた透明電極材料
よりなる表示電極と、 前記ソースに対応する第２の非単結晶シリコン膜と前記
表示電極とを電気的に接続するソース電極と、 前記ドレインに対応する第２の非単結晶シリコン膜に設
けられたドレイン電極と、 このドレイン電極と一体で、前記ゲートラインと交差す
る方向に延在されたドレインラインとを少なくとも有す
ることを特徴とした液晶表示装置。 - 【請求項２】 アルカリ金属が混入された低融点のガラ
ス基板と、 このガラス基板上に形成されたＡｌを主成分とするゲー
トおよびこのゲートと一体でなるゲートラインと、 このゲートおよびゲートライン上に、陽極酸化法により
形成された酸化アルミニウム層と、 このゲートラインを含むガラス基板全面に液相成長法で
形成されたシリコン酸化膜と、 前記ゲートを一構成とするＴＦＴの形成領域に設けられ
たシリコン窒化膜と、 このシリコン窒化膜上に設けられたノンドープの第１の
非単結晶シリコン膜と、 前記ＴＦＴのソースおよびドレインに対応するこの第１
の非単結晶シリコン膜上に設けられた高濃度にドープさ
れた第２の非単結晶シリコン膜と、 前記ＴＦＴの形成領域の近傍に設けられた透明電極材料
よりなる表示電極と、 前記ソースに対応する第２の非単結晶シリコン膜と前記
表示電極とを電気的に接続するソース電極と、 前記ドレインに対応する第２の非単結晶シリコン膜に設
けられたドレイン電極と、 このドレイン電極と一体で、前記ゲートラインと交差す
る方向に延在されたドレインラインとを少なくとも有す
ることを特徴とした液晶表示装置。 - 【請求項３】 アルカリ金属が混入された低融点のガラ
ス基板を用意する工程と、 このガラス基板に金属を被着し、エッチングによりゲー
トおよびこれと一体のゲートラインを形成する工程と、 このゲートおよびこれと一体のゲートラインを含むガラ
ス基板全面に液層成長によりシリコン酸化膜を形成する
工程と、 前記ゲートを一構成とするＴＦＴの形成領域近傍に透明
電極材料よりなる表示電極を形成する工程と、 少なくとも前記ＴＦＴの形成領域にシリコン窒化膜を形
成する工程と、 このシリコン窒化膜上にノンドープの第１の非単結晶シ
リコン膜および不純物がドープされた第２の非単結晶シ
リコン膜を形成し、第２の非単結晶シリコン膜はソース
およびドレイン、第１の非単結晶シリコン膜は活性領域
を残すようにエッチングする工程と、 前記ソースに対応する第２の非単結晶シリコン膜と前記
表示電極を接続するソース電極、前記ドレインに対応す
る第２の非単結晶シリコン膜と接続するドレイン電極お
よびこれと一体のドレインラインを形成する工程とを少
なくとも有することを特徴とした液晶表示装置の製造方
法。 - 【請求項４】 アルカリ金属が混入された低融点のガラ
ス基板を用意する工程と、 このガラス基板にＡｌを主成分とする金属を被着し、エ
ッチングによりゲートおよびこれと一体のゲートライン
を形成する工程と、 このゲートおよびこれと一体のゲートラインを陽極酸化
する工程と、 このゲートおよびこれと一体のゲートラインを含むガラ
ス基板全面に液層成長によりシリコン酸化膜を形成する
工程と、 前記ゲートを一構成とするＴＦＴの形成領域近傍に透明
電極材料よりなる表示電極を形成する工程と、 少なくとも前記ＴＦＴの形成領域にシリコン窒化膜を形
成する工程と、 このシリコン窒化膜上にノンドープの第１の非単結晶シ
リコン膜および不純物がドープされた第２の非単結晶シ
リコン膜を形成し、第２の非単結晶シリコン膜はソース
およびドレイン、第１の非単結晶シリコン膜は活性領域
を残すようにエッチングする工程と、 前記ソースに対応する第２の非単結晶シリコン膜と前記
表示電極を接続するソース電極、前記ドレインに対応す
る第２の非単結晶シリコン膜と接続するドレイン電極お
よびこれと一体のドレインラインを形成する工程とを少
なくとも有することを特徴とした液晶表示装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10464292A JPH05297409A (ja) | 1992-04-23 | 1992-04-23 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10464292A JPH05297409A (ja) | 1992-04-23 | 1992-04-23 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05297409A true JPH05297409A (ja) | 1993-11-12 |
Family
ID=14386111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10464292A Pending JPH05297409A (ja) | 1992-04-23 | 1992-04-23 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05297409A (ja) |
-
1992
- 1992-04-23 JP JP10464292A patent/JPH05297409A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188452B1 (en) | Active matrix liquid crystal display and method of manufacturing same | |
| US5825437A (en) | Structure of a liquid crystal display device and a method of manufacturing same | |
| US5644370A (en) | Liquid crystal display apparatus with a plural layer connection between the TFT drains and the pixel electrodes | |
| US6649933B2 (en) | Method of manufacturing thin film transistor liquid crystal display | |
| JPH03274029A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 | |
| JPH06188422A (ja) | 薄膜トランジスタ | |
| JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
| JPS6086863A (ja) | 絶縁ゲ−ト型薄膜トランジスタ | |
| JPH05297409A (ja) | 液晶表示装置およびその製造方法 | |
| JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
| JPH05297408A (ja) | 液晶表示装置の製造方法 | |
| JPH05297410A (ja) | 液晶表示装置の製造方法 | |
| KR100590918B1 (ko) | 액정표시소자의 제조방법 | |
| JPS598376A (ja) | トランジスタの製造方法 | |
| JPH0697197A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0567786A (ja) | 薄膜トランジスタの製造方法 | |
| KR20000039802A (ko) | 박막 트랜지스터 액정표시소자의 하부기판 제조방법 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JP3157325B2 (ja) | 液晶表示装置の製造方法 | |
| JPS61164267A (ja) | 薄膜トランジスタの製造方法 | |
| KR20010004020A (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR960016487B1 (ko) | 액정용 박막트랜지스터 및 그 제조방법 | |
| JP2716106B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH04309928A (ja) | 薄膜トランジスタとその製造方法 | |
| KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 |