JPH0529413A - 半導体ウエハ - Google Patents

半導体ウエハ

Info

Publication number
JPH0529413A
JPH0529413A JP3178372A JP17837291A JPH0529413A JP H0529413 A JPH0529413 A JP H0529413A JP 3178372 A JP3178372 A JP 3178372A JP 17837291 A JP17837291 A JP 17837291A JP H0529413 A JPH0529413 A JP H0529413A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor wafer
burn
semiconductor
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3178372A
Other languages
English (en)
Other versions
JP3484705B2 (ja
Inventor
Tomonori Nishino
友規 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17837291A priority Critical patent/JP3484705B2/ja
Priority to KR1019920011218A priority patent/KR930003237A/ko
Priority to US07/910,763 priority patent/US5897193A/en
Publication of JPH0529413A publication Critical patent/JPH0529413A/ja
Application granted granted Critical
Publication of JP3484705B2 publication Critical patent/JP3484705B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】半導体潜在不良を除去するバーンイン試験をウ
エハ状態で行い、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）へ実装した後やトランスファモールド
パッケージに組み立てた後のバーンイン試験を省略でき
るようにする 【構成】パッド電極３、１１と同一材料を主配線とする
金属膜配線４を介して、半導体ウエハ１上の全ての半導
体チップ２のバーンイン試験に必要なパッド電極３、１
１と半導体ウエハ１周辺部に形成された外部端子パッド
電極１０、１２とを結線し、金属膜配線４の途中にはヒ
ューズの機能を有する高抵抗ポリシリコン薄膜配線５
や、ダイシング時に切断部分となる低抵抗ポリシリコン
薄膜配線８を設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体ウエハ上の全ての
半導体チップのバーンイン試験に必要なパッド電極と半
導体ウエハ周縁部に形成された外部端子パッド電極とを
電気的に結線させた半導体ウエハに関する。
【０００２】
【従来の技術】近年、半導体素子の高集積化、微細化が
進み、それにともなって半導体素子が薄膜化、および金
属膜配線の細線化されることにより半導体素子の信頼性
の確保、とくに初期不良モードを示す潜在不良の除去は
重要な課題になってきており、このために半導体素子に
温度、電圧等のストレスを与えることにより潜在不良を
顕在不良へ加速させて除去するバーンイン試験を行うこ
とが一般的になっている。このバーンイン試験の形態と
しては、通常半導体チップを１個１個に分離させてトラ
ンスファモールド成形法により樹脂封止された単独の完
成状態の半導体装置を、バーンイン試験用プリント配線
板上に実装されたソケットに挿入して行う第１の試験方
法、また別の形態として、ＴＣＰ（Tape Carrier Packa
ge）に実装された半導体チップをバーンイン試験にかけ
るために、ＴＡＢ（Tape AutomatedBonding)テープ上に
バーンイン試験用パターンを形成して行なうという第２
の試験方法がある。
【０００３】
【発明が解決しようとする課題】前述したプリント配線
板上に実装されたソケットに半導体装置を挿入してバー
ンイン試験を行う従来技術の第１の試験方法によれば、
次のような各種の課題が発生した。半導体装置の生産数
量の増大にともない、プリント配線板上にソケットを実
装させたバーンインボードと呼ばれるバーンイン用基板
の費用は膨大となり、かつ、バーンイン用基板への半導
体装置への着脱に多大な工数を必要とし、多くの場合こ
の着脱用の専用装置が新たに必要となるという第１の課
題を有していた。さらに、半導体装置の着脱の際に外部
端子リードの変形を誘発させるおそれがあり、プリント
配線板へ半導体装置を表面実装技術により半田リフロー
させて半田接合を得るときの主要不良要因となる半田末
接合をひきおこすという第２の課題を有していた。そし
て、個々の半導体装置には、半導体ウエハ上の半導体チ
ップが分割されて搭載されているため、半導体ウエハ状
態におけるバーンイン不良の傾向が把握できず、半導体
ウエハ製造技術の改善に役立つデータが把握されないた
めに、半導体ウエハ歩留まりおよび信頼性を早期に向上
させることが困難であるという第３の課題を有してい
た。
【０００４】一方、従来技術の第２の試験方法であるＴ
ＣＰのバーンイン試験についても、次のような各種の課
題が発生した。長尺のＴＡＢテープは約２０ｍにおよぶ
長さになり、バーンイン用装置はこの長尺のＴＡＢテー
プを格納できる大きさが要求され非常に大型となる。バ
ーンイン用装置を小型化するためにはＴＡＢテープを数
個単位の短冊状に分断する必要があるが、このようにＴ
ＡＢテープを分断しては、ＴＡＢ技術の特徴である実装
工程の自動化ができないという第１の課題を有してい
た。ＴＣＰ用のソケットを用いるにしても、カスタム仕
様のＴＣＰ外形の種類が多いことによりソケットの汎用
化が難しく、かつ、約２０ｍにわたり精度良くソケット
端子とＴＡＢリードとの位置合わせを行うことは、バー
ンイン試験中の加熱状態におけるＴＡＢテープの膨張も
考慮に入れると非常に難しくなるという第２の課題を有
していた。ＴＡＢテープ上に新たにバーンイン用の電源
パターンを配設してバーンイン試験が行えるようにして
も、ダイナミックに被試験体となる半導体装置を作動さ
せるダイナミックバーンインの際に入力クロックを供給
できず、このためバーンイン試験がスタティックバーン
インのみに限定されるため、完全なバーンイン効果が期
待できないという第３の課題を有していた。
【０００５】本発明は、半導体チップの潜在不良を除去
するためのバーンイン試験をトランスファモールドパッ
ケージに組立てた後やＴＣＰへ実装した後に行うことを
省略し、バーンイン試験にかかわる組立て工程や実装工
程で行われていたバーンイン費用を削減し、かつ、潜在
不良率を同程度に抑制させることであり、また半導体ウ
エハ状態でバーンイン不良（潜在不良）の発生傾向を把
握できるようにすることを目的としている。
【０００６】
【課題を解決するための手段】本発明の半導体ウエハは
前述の課題を解決したものであって、その概要を説明す
れば次の通りである。すなわち、パッド電極と同一材料
を主配線とする金属膜配線を介して半導体ウエハ上の全
ての半導体チップの同一種の信号または電圧を供給する
パッド電極と、半導体ウエハ周縁部に形成された外部端
子パッド電極とを結線させ、金属膜配線から成る電源供
給配線および接地配線の主配線から各半導体チップ上の
電源供給用パッド電極および接地用パッド電極へ分岐さ
れた分岐配線の少なくとも１つの配線上に過電流により
切断されるヒューズ機構を配設し、一方、金属膜配線が
隣り合う半導体チップの分離帯をまたぐ部位においては
主配線となる金属膜配線を分断させた２つの端部を異な
る材料で結線させ、かつ、金属膜配線の交差部において
は異なる金属膜配線で交差させ、そして、金属膜配線の
端部となる外部端子パッド電極はその周囲部が絶縁さ
れ、半導体ウエハ周縁部の完全形状の半導体チップを形
成し得ない領域に形成されるように構成したものであ
る。
【０００７】
【作用】前述の手段によれば半導体ウエハ状態でバーン
イン試験ができるようになり、半導体チップの潜在不良
を除去するためにトランスファモールドパッケージに組
立てた後やＴＣＰへ実装した後に行われるバーンイン試
験が省略され、この結果組立て工程や実装工程で行われ
ていたバーンイン試験にかかわるバーンイン費用が削減
され、かつ潜在不良率を従来と同程度に抑制させること
ができる。またこれと同時に、半導体ウエハ状態でバー
ンイン不良（潜在不良）の発生傾向を把握することがで
きるようになり、半導体ウエハ歩留りおよび信頼性を早
期に向上させ安定させることができ、バーンイン試験の
ときの半導体装置の外部端子リードの変形も回避するこ
とができる。
【０００８】
【実施例】本発明の第１の実施例を図１、図２および図
３にもとづいて説明する。図１は第１の実施例の半導体
ウエハ上の半導体チップおよびその周辺についての上面
図であり、図２は図１のＡ部の詳細を示す一部拡大斜視
図であり、図３は第１の実施例の半導体ウエハ上の外部
から信号または電圧を供給するための外部端子パッド電
極部分の詳細を示す一部拡大斜視図を示している。図１
に示すように、第１の実施例の半導体チップ２上の電源
供給用パッド電極３からひき出されたＡｌ合金系の金属
膜配線４は、比較的高抵抗の高抵抗ポリシリコン薄膜配
線５を経由させて、半導体チップ２と半導体チップ２と
を分離するためのスクライブライン６と呼ばれる分離帯
の端部近傍を、このスクライブライン６に平行にして形
成された、電源供給用パッド電極３と同一材料からなる
電源供給用バスライン７として機能する金属膜配線４に
接合されている。
【０００９】そして、電源供給用バスライン７が直交す
る他のスクライブライン６をまたぐ部分においては比較
的低抵抗の低抵抗ポリシリコン薄膜配線８を介在させて
結線し、この電源供給用バスライン７は図１および図３
に示すように、その端部となる電源供給用外部端子パッ
ド電極１０へ接続されており、この電源供給用外部端子
パッド電極１０は半導体ウエハ１周縁部の完全形状の半
導体チップ２を形成し得ない領域の任意の箇所に形成さ
れており、電源供給用外部端子パッド電極１０はその周
囲部からはＳｉＯ2 の酸化膜により絶縁されている。一
方、半導体チップ２上の接地用パッド電極１１について
も同様に、半導体ウエハ１周縁部に形成された接地用外
部端子パッド電極１２と各接地用パッド電極１１とは、
電源供給用バスライン７と相対してスクライブライン６
の端部近傍に形成された、接地用パッド電極１１と同一
材料からなる接地用バスライン９により結線され、接地
用バスライン９が直交する他のスクライブライン６をま
たぐ部分においては低抵抗ポリシリコン薄膜８を介在さ
せている。然しながら、接地用パッド電極１１から引き
出された金属膜配線４には、後述する理由により高抵抗
ポリシリコン薄膜配線５は不要なので配線されていな
い。
【００１０】高抵抗ポリシリコン薄膜配線５および低抵
抗ポリシリコン薄膜配線８は図２に示すようになってお
り、前者の高抵抗ポリシリコン薄膜配線５は、過電流が
流れたときそのジュール熱により切断されるヒューズ機
能を有している。この機能はバーンイン試験中に半導体
チップ２が故障に到り大電流が流れた場合にヒューズの
ように作用してバーンイン試験回路から故障となった部
分を切り離す効果や、バーンイン試験前に行うウエハプ
ロービングテストにて不良と判定された半導体チップ２
はこのウエハプロービングテストの最後にに過電流を強
制的に流して高抵抗ポリシリコン薄膜配線５を切断さ
せ、バーンイン試験回路上から故障となっている部分を
予め切り離しておく効果をもたらしている。後者の低抵
抗ポリシリコン薄膜配線８は前者の高抵抗ポリシリコン
薄膜配線５のようにヒューズ機能は有しておらず、その
効果はスクライブライン６にＡｌ合金系の金属膜配線４
が横切っている場合、個々の半導体チップ２に分離する
ために半導体ウエハ１をスクライブライン６の中心部で
ダイシングブレード（図示せず）により切断したとき
に、延伸性を有するＡｌ合金はダイシングブレードでは
切断されにくいのでＡｌ合金にヒゲが生じてしまい、こ
のＡｌ合金のヒゲが後のワイヤボンディング時にボンデ
ィングワイヤと接触してショートを起こしてしまうこと
を回避するものである。つまり、低抵抗ポリシリコン薄
膜配線８は延伸性を有しておらず、かつ、もろくてダイ
シングブレードによりきれいに切断されるために、前述
のヒゲが生じないということを利用している。
【００１１】このスクライブライン６をまたぐ部分の高
抵抗ポリシリコン薄膜配線５は図１のＢ部のようなジャ
ンパー線としても用いられ、図３に示すように接地用バ
スライン９と電源供給用バスライン７の交点におけるジ
ャンパー線としても用いられる。また、スクライブライ
ン６をまたぐ部分に用いられる高抵抗ポリシリコン薄膜
配線５のかわりに、ネイルヘッドタイプのワイヤボンデ
ィングやウェッジタイプのボンディング、さらには拡散
層を経由させて結線させるということも機能的にはまっ
たく同一である。
【００１２】次に本発明の第２の実施例を図４にもとづ
いて説明する。図４は第２の実施例の半導体ウエハ上の
半導体チップおよびその周辺部についての上面図であ
り、スクライブライン６を中心にして、線対称となるパ
ターンを有する一対の半導体チップ２を半導体ウエハ１
上に形成させたものである。この例によれば、図１と比
べてスクライブライン６上のパターンは削減されてお
り、スクライブライン６の幅の縮小に有効となる。
【００１３】最後に本発明の半導体チップ２の測定方法
をそれぞれ図５，図６にもとづいて説明する。図５はス
タティックバーンイン試験を半導体ウエハの状態で行っ
ていることを示す状態図であり、恒温恒湿槽１３内に収
納されたウエハホルダーに半導体ウエハ１がセットさ
れ、半導体ウエハ１のファセット部に設けられた電源供
給用外部端子パッド電極１０および接地用外部端子パッ
ド１２に裏側が絶縁されたワニ口クリップ１４が接続さ
れ、このワニ口クリップ１４へ恒温恒湿槽１３の外側か
ら配線コードを経由させて電源が供給されている例を示
している。図６はダイナミックバーンイン試験を半導体
ウエハ状態で行っていることを示す状態図であり、外部
から入力クロック１５を印加し半導体チップ２を動作状
態にしてバーンイン試験を行っている。図６ではこのダ
イナミックバーンインを行うために、恒温恒湿槽１３の
外部から電源の他に入力クロックの配線コードを半導体
ウエハ１に接続し、半導体ウエハ１上には入力クロック
用外部端子パッド電極１６、および入力すべき半導体チ
ップ２上の入力クロック用パッド電極１７に接続された
入力クロック用バスライン１８の金属膜配線が形成され
ている。
【００１４】以上説明してきたように、本発明によれば
半導体チップ２は半導体ウエハ１から分割される以前の
状態で、複数枚の半導体ウエハ１のバーンイン試験を行
うことができ、多数の半導体チップ２を同時に効率よく
バーンイン試験を行うことができる。
【００１５】
【発明の効果】本発明により得られる効果を簡単に説明
すれば、半導体ウエハ状態でバーンイン試験ができるよ
うになり、以下に説明するような各種の効果が得られ
る。半導体チップの潜在不良を除去するためにトランス
ファモールドパッケージに組立てた後やＴＣＰへ実装し
た後に行われるバーンイン試験が省略され、この結果組
立て工程や実装工程で行われていたバーンイン試験にか
かわるバーンイン費用が削減され、かつ、潜在不良率を
従来と同程度に抑制することができる。半導体ウエハ状
態でバーンイン不良の発生傾向を把握することができる
ようになり、半導体ウエハ歩留りおよび信頼性を早期に
向上させ安定させることができるようになるとともに、
バーンイン試験時の半導体装置の外部端子リードの変形
も回避できる。多数の半導体ウエハ、すなわち、多数の
半導体チップのバーンイン試験を同時に行うことがで
き、バーンイン試験の効率を著しく高めることができ
る。
【図面の簡単な説明】
【図１】第１の実施例の半導体ウエハ上の半導体チップ
およびその周辺についての上面図。
【図２】図１のＡ部の詳細を示す一部拡大斜視図。
【図３】第１の実施例の半導体ウエハ上の外部から信号
または電源電圧を供給するための外部端子パッド電極の
詳細を示す一部拡大斜視図。
【図４】第２の実施例の半導体ウエハ上の半導体チップ
およびその周辺についての上面図。
【図５】スタティックバーンイン試験を半導体ウエハ状
態で行っていることを示す状態図。
【図６】ダイナミックバーンイン試験を半導体ウエハ状
態で行っていることを示す状態図である。
【符号の説明】
１ 半導体ウエハ ２ 半導体チップ ３ 電源供給用パッド電極 ４ 金属膜配線 ５ 高抵抗ポリシリコン薄膜配線 ６ スクライブライン ７ 電源供給用バスライン ８ 低抵抗ポリシリコン薄膜配線 ９ 接地用バスライン １０ 電源供給用外部端子パッド電極 １１ 接地用パッド電極 １２ 接地用外部端子パッド電極 １３ 恒温恒湿槽 １４ ワニ口クリップ １５ 入力クロック １６ 入力クロック用外部端子パッド電極 １７ 入力クロック用パッド電極 １８ 入力クロック用バスライン
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年９月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】
【発明が解決しようとする課題】前述したプリント配線
板上に実装されたソケットに半導体装置を挿入してバー
ンイン試験を行う従来技術の第１の試験方法によれば、
次のような各種の課題が発生した。半導体装置の生産数
量の増大にともない、プリント配線板上にソケットを実
装させたバーンインボードと呼ばれるバーンイン用基板
の費用は膨大となり、かつ、バーンイン用基板への半導
体装置の着脱に多大な工数を必要とし、多くの場合この
着脱用の専用装置が新たに必要となるという第１の課題
を有していた。さらに、半導体装置の着脱の際に外部端
子リードの変形を誘発させるおそれがあり、プリント配
線板へ半導体装置を表面実装技術により半田リフローさ
せて半田接合を得るときの主要不良要因となる半田未接
合をひきおこすという第２の課題を有していた。そし
て、個々の半導体装置には、半導体ウエハ上の半導体チ
ップが分割されて搭載されているため、半導体ウエハ状
態におけるバーンイン不良の傾向が把握できず、半導体
ウエハ製造技術の改善に役立つデータが把握されないた
めに、半導体ウエハ歩留まりおよび信頼性を早期に向上
させることが困難であるという第３の課題を有してい
た。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】このスクライブライン６をまたぐ部分の低
抵抗ポリシリコン薄膜配線８は図１のＢ部のようなジャ
ンパー線としても用いられ、図３に示すように接地用バ
スライン９と電源供給用バスライン７の交点におけるジ
ャンパー線としても用いられる。また、スクライブライ
ン６をまたぐ部分に用いられる高抵抗ポリシリコン薄膜
配線５のかわりに、ネイルヘッドタイプのワイヤボンデ
ィングやウェッジタイプのボンディング、さらには拡散
層を経由させて結線させるということも機能的にはまっ
たく同一である。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 パッド電極と同一材料を主配線とする金
    属膜配線を介して、半導体ウエハ上の全ての半導体チッ
    プの同一種の信号または電圧を供給する前記パッド電極
    と、前記半導体ウエハ周縁部に形成された外部端子パッ
    ド電極とを結線されたことを特徴とする半導体ウエハ。
  2. 【請求項２】 前記金属膜配線から成る電源供給配線、
    および接地配線の主配線から各半導体チップ上の電源供
    給用パッド電極、および接地用パッド電極へ分岐された
    分岐配線の少なくとも１つの配線上に、過電流により切
    断されるヒューズ機構を配設したことを特徴とする請求
    項１記載の半導体ウエハ。
  3. 【請求項３】 前記金属膜配線のうち、隣り合う半導体
    チップの分離帯をまたぐ部位において主配線となる前記
    金属膜配線を分断させた２つの端部間を前記金属膜配線
    と異なる配線材料で結線し、前記金属膜配線が交差する
    部位において交差配線の一部に前記配線材料と異なる配
    線材料で交差配線させたことを特徴とする請求項１記載
    の半導体ウエハ。
  4. 【請求項４】 前記金属膜配線の端部となる外部端子電
    極パッドは、その周囲部が絶縁され、かつ、半導体ウエ
    ハ周縁部の完全形状の半導体チップを形成し得ない領域
    に形成されたことを特徴とする請求項１記載の半導体ウ
    エハ。
JP17837291A 1991-07-18 1991-07-18 半導体ウエハ Expired - Fee Related JP3484705B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17837291A JP3484705B2 (ja) 1991-07-18 1991-07-18 半導体ウエハ
KR1019920011218A KR930003237A (ko) 1991-07-18 1992-06-26 반도체 웨이퍼
US07/910,763 US5897193A (en) 1991-07-18 1992-07-08 Semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17837291A JP3484705B2 (ja) 1991-07-18 1991-07-18 半導体ウエハ

Publications (2)

Publication Number Publication Date
JPH0529413A true JPH0529413A (ja) 1993-02-05
JP3484705B2 JP3484705B2 (ja) 2004-01-06

Family

ID=16047342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17837291A Expired - Fee Related JP3484705B2 (ja) 1991-07-18 1991-07-18 半導体ウエハ

Country Status (3)

Country Link
US (1) US5897193A (ja)
JP (1) JP3484705B2 (ja)
KR (1) KR930003237A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390974B1 (ko) * 2000-12-29 2003-07-12 주식회사 하이닉스반도체 반도체 디바이스
US8158505B2 (en) 2009-06-17 2012-04-17 Renesas Electronics Corporation Method for manufacturing a semiconductor device, semiconductor chip and semiconductor wafer
US8193038B2 (en) 2009-06-17 2012-06-05 Renesas Electronics Corporation Method for manufacturing semiconductor device, semiconductor chip, and semiconductor wafer

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404660B1 (en) * 1999-12-23 2002-06-11 Rambus, Inc. Semiconductor package with a controlled impedance bus and method of forming same
US7183623B2 (en) * 2001-10-02 2007-02-27 Agere Systems Inc. Trimmed integrated circuits with fuse circuits
US7208776B2 (en) * 2004-01-30 2007-04-24 Broadcom Corporation Fuse corner pad for an integrated circuit
US7471098B2 (en) * 2004-10-28 2008-12-30 Seagate Technology Llc Testing device and method for an integrated circuit
JP2007287770A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 半導体集積回路
EP2324499B1 (en) * 2008-08-07 2012-01-18 STMicroelectronics Srl Circuit for the parallel supplying of power during testing of a plurality of electronic devices integrated on a semiconductor wafer
WO2010032350A1 (ja) * 2008-09-17 2010-03-25 パナソニック株式会社 半導体装置及びその製造方法
EP2290686A3 (en) * 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices
CN111653548A (zh) * 2020-06-18 2020-09-11 京东方科技集团股份有限公司 一种显示基板、显示面板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4381602A (en) * 1980-12-29 1983-05-03 Honeywell Information Systems Inc. Method of mounting an I.C. chip on a substrate
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
US4722060A (en) * 1984-03-22 1988-01-26 Thomson Components-Mostek Corporation Integrated-circuit leadframe adapted for a simultaneous bonding operation
KR900003772B1 (ko) * 1984-11-28 1990-05-31 가부시끼가이샤 도시바 이미지 센서(image sensor)
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
EP0339154B1 (en) * 1988-04-26 1994-11-17 Citizen Watch Co. Ltd. Memory card
JPH02198154A (ja) * 1989-01-27 1990-08-06 Hitachi Ltd 配線の形成方法及びこれを利用した半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390974B1 (ko) * 2000-12-29 2003-07-12 주식회사 하이닉스반도체 반도체 디바이스
US8158505B2 (en) 2009-06-17 2012-04-17 Renesas Electronics Corporation Method for manufacturing a semiconductor device, semiconductor chip and semiconductor wafer
US8193038B2 (en) 2009-06-17 2012-06-05 Renesas Electronics Corporation Method for manufacturing semiconductor device, semiconductor chip, and semiconductor wafer
US8581368B2 (en) 2009-06-17 2013-11-12 Renesas Electronics Corporation Method for manufacturing semiconductor device, semiconductor chip, and semiconductor wafer

Also Published As

Publication number Publication date
JP3484705B2 (ja) 2004-01-06
US5897193A (en) 1999-04-27
KR930003237A (ko) 1993-02-24

Similar Documents

Publication Publication Date Title
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US6204074B1 (en) Chip design process for wire bond and flip-chip package
US5844317A (en) Consolidated chip design for wire bond and flip-chip package technologies
KR900002689B1 (ko) 반도체 장치 및 그 제조방법과, 그 반도체 장치의 제법에 사용되는 테이프 캐리어
US4977441A (en) Semiconductor device and tape carrier
JP3484705B2 (ja) 半導体ウエハ
US20020196037A1 (en) Method and apparatus to prevent damage to probe card
JPH08504036A (ja) エリアアレイ配線チップのｔａｂテスト
JPH04261035A (ja) 集積回路実装装置
JPS6149432A (ja) 半導体装置の製造方法
JP3007497B2 (ja) 半導体集積回路装置、その製造方法、及びその実装方法
JPH11265916A (ja) 半導体ウェーハの構造及び半導体チップの製造方法
JP3689154B2 (ja) 電子回路の製造方法、半導体材料ウエハー及び集積回路
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JP4220586B2 (ja) プローブカード
JPH08227921A (ja) プローブ試験用の電源パッドを有する半導体チップ及び半導体ウエハ
JPS59172243A (ja) Ｉｃウエハ
JPH1079466A (ja) 半導体装置
JPH08335616A (ja) 半導体装置及びその検査方法
JP2002280428A (ja) 半導体装置の製造方法
JP3674052B2 (ja) Ｉｃウェハおよびそれを用いたバーンイン方法
JPH01307243A (ja) 半導体集積回路装置
JP2839686B2 (ja) フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置
JP3324770B2 (ja) 半導体デバイスのバーンイン及びテスト用半導体ウェーハ
JPS6331130A (ja) プロ−ブカ−ド

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees