JPH0529248A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0529248A JPH0529248A JP18618991A JP18618991A JPH0529248A JP H0529248 A JPH0529248 A JP H0529248A JP 18618991 A JP18618991 A JP 18618991A JP 18618991 A JP18618991 A JP 18618991A JP H0529248 A JPH0529248 A JP H0529248A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- opening
- emitter
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 露光機の解像限界以下に微細化され、高速動
作が可能でかつ信頼性の高い半導体装置を製造する。 【構成】 半導体装置の表面に形成された絶縁膜７の所
定の個所に基体表面に対してほぼ垂直な角度を有する開
孔を形成して金属電極引出し窓とする工程と、多結晶シ
リコンを開孔内および絶縁膜上に堆積する工程と、堆積
された多結晶シリコンを酸化して酸化シリコン膜とする
工程と、酸化シリコン膜を開孔の側壁部９を残してエッ
チングする工程とを有する。
作が可能でかつ信頼性の高い半導体装置を製造する。 【構成】 半導体装置の表面に形成された絶縁膜７の所
定の個所に基体表面に対してほぼ垂直な角度を有する開
孔を形成して金属電極引出し窓とする工程と、多結晶シ
リコンを開孔内および絶縁膜上に堆積する工程と、堆積
された多結晶シリコンを酸化して酸化シリコン膜とする
工程と、酸化シリコン膜を開孔の側壁部９を残してエッ
チングする工程とを有する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
バイボーラトランジスタが組込まれた半導体装置および
その製造方法に関するものである。
バイボーラトランジスタが組込まれた半導体装置および
その製造方法に関するものである。
【０００２】
【従来の技術】集積回路の高密度化，高速化に伴って、
素子の微細化が求められている。
素子の微細化が求められている。
【０００３】バイポーラトランジスタのエミッタサイズ
を例にとると、通常の方法で１．０〜１．５μｍ、セル
フアライメントを用いて０．５〜１．０μｍ程度まで微
細化は進んでいる。そのため、エミッタ上に形成される
コンタクトサイズも０．５〜０．８μｍ程度になり、露
光機の解像限界で使用されるに至っている。また、その
コンタクトホールに接続される金属電極も被覆性，コン
タクト性等の面で限界に近づいている。
を例にとると、通常の方法で１．０〜１．５μｍ、セル
フアライメントを用いて０．５〜１．０μｍ程度まで微
細化は進んでいる。そのため、エミッタ上に形成される
コンタクトサイズも０．５〜０．８μｍ程度になり、露
光機の解像限界で使用されるに至っている。また、その
コンタクトホールに接続される金属電極も被覆性，コン
タクト性等の面で限界に近づいている。
【０００４】図４にウォッシュドエミッタタイプのエミ
ッタ部の構造を示す。この構造は半導体基板４０１上に
エピタキシャル成長によりＮ- 領域４０２を形成し、さ
らにコレクタ抵抗低減のため形成されるＮ型の埋め込み
領域（コレクタ電極引出し用に形成されるＮ型領域）４
０３，Ｐ型のベース領域４０４，Ｎ型エミッタ領域４０
５，酸化膜による素子分離領域４０６，絶縁膜４０７お
よび金属電極４０８，４０９，４１０を設けたものであ
る。ウォッシュドエミッタタイプは、エミッタ開口部か
らの不純物を拡散させ、その開口部を洗浄後、その部分
に電極を設ける。このタイプは従来の方法に比較し、マ
スク枚数が１枚増加するが、エミッタサイズとエミッタ
コンタクトサイズが同値となり、微細化について優位で
ある。
ッタ部の構造を示す。この構造は半導体基板４０１上に
エピタキシャル成長によりＮ- 領域４０２を形成し、さ
らにコレクタ抵抗低減のため形成されるＮ型の埋め込み
領域（コレクタ電極引出し用に形成されるＮ型領域）４
０３，Ｐ型のベース領域４０４，Ｎ型エミッタ領域４０
５，酸化膜による素子分離領域４０６，絶縁膜４０７お
よび金属電極４０８，４０９，４１０を設けたものであ
る。ウォッシュドエミッタタイプは、エミッタ開口部か
らの不純物を拡散させ、その開口部を洗浄後、その部分
に電極を設ける。このタイプは従来の方法に比較し、マ
スク枚数が１枚増加するが、エミッタサイズとエミッタ
コンタクトサイズが同値となり、微細化について優位で
ある。
【０００５】ただし、この方式の問題点として以下のも
のがある。（１）絶縁膜４０７のエッチング後に不純物
導入（イオン注入）を行い、その後不純物の活性化を行
うため熱処理が必要となる。この時、不純物の外方拡散
が生じ、エミッタ４０５の不純物濃度を不安定なものに
し、そのためトランジスタ特性を不安定なものとさせ
る。（２）高集積化（微細化）に伴い、エミッタの拡散
深さは浅くなっているため、不純物の横方向への拡散距
離は短く、エミッタ電極４０８とベース拡散層４０４が
短絡してしまい、トランジスタの製造歩留りを低下させ
ることになる。
のがある。（１）絶縁膜４０７のエッチング後に不純物
導入（イオン注入）を行い、その後不純物の活性化を行
うため熱処理が必要となる。この時、不純物の外方拡散
が生じ、エミッタ４０５の不純物濃度を不安定なものに
し、そのためトランジスタ特性を不安定なものとさせ
る。（２）高集積化（微細化）に伴い、エミッタの拡散
深さは浅くなっているため、不純物の横方向への拡散距
離は短く、エミッタ電極４０８とベース拡散層４０４が
短絡してしまい、トランジスタの製造歩留りを低下させ
ることになる。
【０００６】図５にＤＯＰＯＳ（ドープトポリシリコ
ン）タイプのエミッタ部の構造を示す。この構造は半導
体基板５０１にＮ- 領域５０２，コレクタ抵抗低減のた
めのＮ型の埋め込み領域（コレクタ電極引出し用に形成
されるＮ型領域）５０３を形成し、さらにＰ型のベース
領域５０４，Ｎ型エミッタ領域５０５，酸化膜による素
子分離領域５０６，絶縁膜５０７，ポリシリコン電極５
０８および金属電極５０９，５１０，５１１を設けたも
のである。このタイプもエミッタサイズとエミッタコン
タクトサイズが同値となり微細化のためにすぐれた構造
である。
ン）タイプのエミッタ部の構造を示す。この構造は半導
体基板５０１にＮ- 領域５０２，コレクタ抵抗低減のた
めのＮ型の埋め込み領域（コレクタ電極引出し用に形成
されるＮ型領域）５０３を形成し、さらにＰ型のベース
領域５０４，Ｎ型エミッタ領域５０５，酸化膜による素
子分離領域５０６，絶縁膜５０７，ポリシリコン電極５
０８および金属電極５０９，５１０，５１１を設けたも
のである。このタイプもエミッタサイズとエミッタコン
タクトサイズが同値となり微細化のためにすぐれた構造
である。
【０００７】しかし、この方式の問題点として以下のも
のがある。
のがある。
【０００８】（１）微細化に伴なってエミッタのアニー
ル温度も、より低温になってきている。９５０℃以下の
低温の熱処理では、エミッタ部のポリシリコン／シリコ
ン基板界面の自然酸化膜の影響を受けて良好なエミッタ
を安定して形成することができない。
ル温度も、より低温になってきている。９５０℃以下の
低温の熱処理では、エミッタ部のポリシリコン／シリコ
ン基板界面の自然酸化膜の影響を受けて良好なエミッタ
を安定して形成することができない。
【０００９】（２）ポリシリコンはエミッタコンタクト
に対して０．５μｍ以上大きな寸法で形成されるので、
同じ寸法の通常のエミッッタと比べると、ベース・エミ
ッタ間のキャパシタンスＣbeが大きくなる。これはトラ
ンジスタの高速化の妨げとなる。
に対して０．５μｍ以上大きな寸法で形成されるので、
同じ寸法の通常のエミッッタと比べると、ベース・エミ
ッタ間のキャパシタンスＣbeが大きくなる。これはトラ
ンジスタの高速化の妨げとなる。
【００１０】
【発明が解決しようとする課題】上述したように、従来
方法によれば、良好なエミッタを安定に製造することが
困難で、そのためにエミッタ構造が安定に形成できかつ
高速なトランジスタ動作が可能な半導体装置を歩留りよ
く製造することは困難であった。
方法によれば、良好なエミッタを安定に製造することが
困難で、そのためにエミッタ構造が安定に形成できかつ
高速なトランジスタ動作が可能な半導体装置を歩留りよ
く製造することは困難であった。
【００１１】本発明の目的は、前述した技術課題を解決
すべくなされたものであり、露光機の解像限界以下に微
細化され、かつ信頼性の高い半導体装置が可能な製造方
法を提供することである。
すべくなされたものであり、露光機の解像限界以下に微
細化され、かつ信頼性の高い半導体装置が可能な製造方
法を提供することである。
【００１２】本発明の他の目的は前述の製造方法を用い
て解像限界以下の微細化を行い高速駆動の可能な半導体
装置を提供することである。
て解像限界以下の微細化を行い高速駆動の可能な半導体
装置を提供することである。
【００１３】
【課題を解決するための手段】上述した目的を達成する
ために、本発明による半導体装置の製造方法は半導体装
置の表面に形成された絶縁膜の所定の個所に基体表面に
対してほぼ垂直な角度を有する開孔を形成して金属電極
引出し窓とする工程と、多結晶シリコンを前記開孔内お
よび前記絶縁膜上に堆積する工程と、堆積された該多結
晶シリコンを酸化して酸化シリコン膜とする工程と、該
酸化シリコン膜を前記開孔の側壁部を残してエッチング
する工程とを有することを特徴とする。
ために、本発明による半導体装置の製造方法は半導体装
置の表面に形成された絶縁膜の所定の個所に基体表面に
対してほぼ垂直な角度を有する開孔を形成して金属電極
引出し窓とする工程と、多結晶シリコンを前記開孔内お
よび前記絶縁膜上に堆積する工程と、堆積された該多結
晶シリコンを酸化して酸化シリコン膜とする工程と、該
酸化シリコン膜を前記開孔の側壁部を残してエッチング
する工程とを有することを特徴とする。
【００１４】本発明による半導体装置はエミッタ電極引
出しのための開孔の面積が、該開孔側壁に形成された酸
化シリコン膜によって狭められていることを特徴とす
る。
出しのための開孔の面積が、該開孔側壁に形成された酸
化シリコン膜によって狭められていることを特徴とす
る。
【００１５】
【作用】本発明においては、半導体装置において垂直な
段差を有する金属電極引出し窓に対しポリシリコン膜を
被覆し、これを酸化，エッチングすることにより金属電
極引出し窓を絶縁膜の厚さ分小さく形成することができ
る。
段差を有する金属電極引出し窓に対しポリシリコン膜を
被覆し、これを酸化，エッチングすることにより金属電
極引出し窓を絶縁膜の厚さ分小さく形成することができ
る。
【００１６】さらに、このポリシリコン膜より、あるい
はポリシリコン膜をとおして不純物の導入を行う。その
ために、不純物を導入した拡散層の金属電極引出し窓を
拡散層に対し自己整合的に形成することができる。
はポリシリコン膜をとおして不純物の導入を行う。その
ために、不純物を導入した拡散層の金属電極引出し窓を
拡散層に対し自己整合的に形成することができる。
【００１７】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１８】（実施例１）図１は本発明の好ましい実施
態様例を示し、図１（ａ）はＮＰＮバイポーラトランジ
スタの断面図、図１（ｂ）はそのエミッタ電極部の拡大
図である。図１において、１はＰ型半導体基板、２はＮ
- 領域、３はコレクタ抵抗低減のため形成されるＮ型の
埋め込み領域であり、コレクタ電極引出し用のＮ型領域
でもある。４はＰ型のベース領域、５はＮ型エミッタ領
域、６は酸化膜による素子分離領域、７は絶縁膜、８は
被覆性の高いＣＶＤ法によって形成した金属電極、９は
本発明により形成したエミッタコンタクトのための絶縁
膜のサイドウォール領域、１０は金属電極とＳｉの反応
を防止するためのＴｉＮなどのバリアメタル、１２はア
ルミニウム配線である。
態様例を示し、図１（ａ）はＮＰＮバイポーラトランジ
スタの断面図、図１（ｂ）はそのエミッタ電極部の拡大
図である。図１において、１はＰ型半導体基板、２はＮ
- 領域、３はコレクタ抵抗低減のため形成されるＮ型の
埋め込み領域であり、コレクタ電極引出し用のＮ型領域
でもある。４はＰ型のベース領域、５はＮ型エミッタ領
域、６は酸化膜による素子分離領域、７は絶縁膜、８は
被覆性の高いＣＶＤ法によって形成した金属電極、９は
本発明により形成したエミッタコンタクトのための絶縁
膜のサイドウォール領域、１０は金属電極とＳｉの反応
を防止するためのＴｉＮなどのバリアメタル、１２はア
ルミニウム配線である。
【００１９】この電極構造はどのような素子の金属電極
引出し窓においても適用可能であるが、特に異種導電形
の不純物を導入する時に有効である。例えば、バイポー
ラトランジスタのベース中に形成されるエミッタの場
合、本発明を利用することにより微細化されることは当
然であるが、エミッタベース間の耐圧も十分に確保でき
る。
引出し窓においても適用可能であるが、特に異種導電形
の不純物を導入する時に有効である。例えば、バイポー
ラトランジスタのベース中に形成されるエミッタの場
合、本発明を利用することにより微細化されることは当
然であるが、エミッタベース間の耐圧も十分に確保でき
る。
【００２０】図２は図１に示した半導体装置を得るため
の工程を示す断面図である。Ｐ型半導体基板１の所望の
場所にＮ型領域３を形成した後、Ｎ型のエピタキシャル
領域２を形成する。続いて所望の場所のシリコンをエッ
チングし、選択的にこの部分のみを酸化することにより
素子分離領域６を形成する。
の工程を示す断面図である。Ｐ型半導体基板１の所望の
場所にＮ型領域３を形成した後、Ｎ型のエピタキシャル
領域２を形成する。続いて所望の場所のシリコンをエッ
チングし、選択的にこの部分のみを酸化することにより
素子分離領域６を形成する。
【００２１】この後、所望の場所にＰ型の不純物を導入
しＰ型ベース領域４を形成する。次に絶縁膜７を形成し
図２（ａ）の構造を得ることができる。
しＰ型ベース領域４を形成する。次に絶縁膜７を形成し
図２（ａ）の構造を得ることができる。
【００２２】続いてレジストパターニングを施し、平行
平板型のエッチング装置を用い絶縁膜７をエッチングす
る。得られた断面は異方性エッチングのため垂直な形状
となる。
平板型のエッチング装置を用い絶縁膜７をエッチングす
る。得られた断面は異方性エッチングのため垂直な形状
となる。
【００２３】続いてＬＰ−ＣＶＤ法によって、Ａｓ+ ，
Ｐ+ などのＮ型不純物を含んだポリシリコン膜１１を絶
縁膜７および前述したエッチングによって露出したベー
ス領域４上に堆積する（図２（ｂ））。その後Ｎ2 雰囲
気中で熱処理を行い、ついで酸化を行いポリシリコン１
１をすべて酸化膜９にする。この時ポリシリコンから不
純物が拡散し、Ｎ+エミッタ領域５が形成される（図２
（ｃ））。
Ｐ+ などのＮ型不純物を含んだポリシリコン膜１１を絶
縁膜７および前述したエッチングによって露出したベー
ス領域４上に堆積する（図２（ｂ））。その後Ｎ2 雰囲
気中で熱処理を行い、ついで酸化を行いポリシリコン１
１をすべて酸化膜９にする。この時ポリシリコンから不
純物が拡散し、Ｎ+エミッタ領域５が形成される（図２
（ｃ））。
【００２４】ポリシリコン膜中の不純物濃度は２×１０
20〜１０21［ｃｍ-3］となるように、ポリシリコン中の
不純物濃度および拡散条件を設定する。
20〜１０21［ｃｍ-3］となるように、ポリシリコン中の
不純物濃度および拡散条件を設定する。
【００２５】堆積させるポリシリコン膜１１の厚さは５
００Å〜１０００Åであり、これを酸化することによっ
て１１００Å〜２２００Åの酸化膜９を得る。
００Å〜１０００Åであり、これを酸化することによっ
て１１００Å〜２２００Åの酸化膜９を得る。
【００２６】また、拡散深さの浅いエミッタを形成する
場合は、上述したポリシリコン堆積後、Ｎ2 アニールを
省いて酸化を行う。酸化処理の間に加わる熱によって浅
いエミッタが形成される。
場合は、上述したポリシリコン堆積後、Ｎ2 アニールを
省いて酸化を行う。酸化処理の間に加わる熱によって浅
いエミッタが形成される。
【００２７】続いて、再び異方性エッチングを施すこと
により、図２（ｄ）に示すようなサイドウォール９が形
成される。
により、図２（ｄ）に示すようなサイドウォール９が形
成される。
【００２８】ＬＰ−ＣＶＤ法によって堆積したポリシリ
コン膜は段差の被覆性が良いため、これを酸化した酸化
膜は金属電極引出し窓付近においてもほぼ均一な厚さと
なる。このため、異方性エッチングした後のサイドウォ
ールの厚さはエッチング前の酸化膜の膜厚に対して約
０．９倍となる。よって５００Åのポリシリコンを堆積
することによって、厚さ約１０００Åのサイドウォール
が形成できることになる。
コン膜は段差の被覆性が良いため、これを酸化した酸化
膜は金属電極引出し窓付近においてもほぼ均一な厚さと
なる。このため、異方性エッチングした後のサイドウォ
ールの厚さはエッチング前の酸化膜の膜厚に対して約
０．９倍となる。よって５００Åのポリシリコンを堆積
することによって、厚さ約１０００Åのサイドウォール
が形成できることになる。
【００２９】この後、ベースおよびコレクタ電極引出し
用のコンタクトホールを形成し、これらコンタクトホー
ル内に金属電極を堆積する。エミッタの接合が０．２μ
ｍ以下であり、金属電極とＳｉの反応がデバイスの特性
に非常に大きく作用するような場合は、ＴｉＮなどのバ
リアメタルの層１０を金属電極とシリコンとの間に形成
する。金属電極の形成には、有機金属ＣＶＤ法によっ
て、コンタクトホール内に金属電極８を形成することが
好ましい。さらにスパッタなどの非選択的堆積法によっ
て基体全面にアルミニウム膜１２を形成する（図２
（ｅ））。
用のコンタクトホールを形成し、これらコンタクトホー
ル内に金属電極を堆積する。エミッタの接合が０．２μ
ｍ以下であり、金属電極とＳｉの反応がデバイスの特性
に非常に大きく作用するような場合は、ＴｉＮなどのバ
リアメタルの層１０を金属電極とシリコンとの間に形成
する。金属電極の形成には、有機金属ＣＶＤ法によっ
て、コンタクトホール内に金属電極８を形成することが
好ましい。さらにスパッタなどの非選択的堆積法によっ
て基体全面にアルミニウム膜１２を形成する（図２
（ｅ））。
【００３０】この後金属配線をパターニングすることに
より図１に示したような構造の半導体装置が作製でき
る。
より図１に示したような構造の半導体装置が作製でき
る。
【００３１】金属電極の形成にはスパッタ法を使用する
ことも可能であるが、微細なコンタクトホールを埋め込
むのには金属ＣＶＤ法がもっとも適当である。ここで金
属ＣＶＤ法について説明する。
ことも可能であるが、微細なコンタクトホールを埋め込
むのには金属ＣＶＤ法がもっとも適当である。ここで金
属ＣＶＤ法について説明する。
【００３２】（成膜方法）本発明に好適なＡｌを主成分
とする金属膜（純Ａｌも含む）の成膜方法（Ａｌ−ＣＶ
Ｄ法）について以下に説明する。
とする金属膜（純Ａｌも含む）の成膜方法（Ａｌ−ＣＶ
Ｄ法）について以下に説明する。
【００３３】この方法は、例えばアスペクト比が１以上
の微細かつ深い開孔（コンタクトホール，スルーホー
ル）内への金属材料を埋め込みに適した方法であり、ま
た選択性に優れた堆積方法である。
の微細かつ深い開孔（コンタクトホール，スルーホー
ル）内への金属材料を埋め込みに適した方法であり、ま
た選択性に優れた堆積方法である。
【００３４】そしてこの方法により形成された金属膜は
単結晶Ａｌが形成されるように極めて結晶性に優れ、炭
素等の含有もほとんどない。
単結晶Ａｌが形成されるように極めて結晶性に優れ、炭
素等の含有もほとんどない。
【００３５】同様に、この金属は、０．７ないし３．４
μΩｃｍの低い抵抗率をもち、８５ないし９５％の高い
反射率を有し、１μｍ以上のヒロック密度が１ないし１
００ｃｍ-2程の表面性に優れたものとなる。
μΩｃｍの低い抵抗率をもち、８５ないし９５％の高い
反射率を有し、１μｍ以上のヒロック密度が１ないし１
００ｃｍ-2程の表面性に優れたものとなる。
【００３６】また、シリコンと界面におけるアロイスパ
イクの発生確率についても、０．１５μｍの半導体接合
の破壊確率をとってみればほぼ０に等しくなる。
イクの発生確率についても、０．１５μｍの半導体接合
の破壊確率をとってみればほぼ０に等しくなる。
【００３７】この方法とは、アルキルアルミニウムハイ
ドライドのガスと水素ガスとを用いて、電子供与性の基
体上に表面反応により堆積膜を形成するものである。特
に、原料ガスとしてモノメチルアルミニウムハイドライ
ド（ＭＭＡＨ）またはジメチルアルミニウムハイドライ
ド（ＤＭＡＨ）等のメチル基を含むアルキルアルミニウ
ムハイドライドを用い、反応ガスとしてＨ2 ガスを用
い、これらの混合ガスの下で基体表面を加熱すれば良質
のＡｌ膜を堆積することができる。
ドライドのガスと水素ガスとを用いて、電子供与性の基
体上に表面反応により堆積膜を形成するものである。特
に、原料ガスとしてモノメチルアルミニウムハイドライ
ド（ＭＭＡＨ）またはジメチルアルミニウムハイドライ
ド（ＤＭＡＨ）等のメチル基を含むアルキルアルミニウ
ムハイドライドを用い、反応ガスとしてＨ2 ガスを用
い、これらの混合ガスの下で基体表面を加熱すれば良質
のＡｌ膜を堆積することができる。
【００３８】ここで、Ａｌ選択堆積の際には直接加熱ま
たは間接加熱により基体の表面温度をアルキルアルミニ
ウムハイドライドの分解温度以上４５０℃未満に保持す
ることが好ましく、より好ましくは２６０℃以上４４０
℃以下、最適には２６０℃以上３５０℃以下がよい。
たは間接加熱により基体の表面温度をアルキルアルミニ
ウムハイドライドの分解温度以上４５０℃未満に保持す
ることが好ましく、より好ましくは２６０℃以上４４０
℃以下、最適には２６０℃以上３５０℃以下がよい。
【００３９】基体を上記温度範囲になるべく加熱する方
法としては直接加熱と間接加熱とがあるが、特に直接加
熱により基体を上記温度に保持すれば高堆積速度で良質
のＡｌ膜を形成することができる。例えば、Ａｌ膜形成
時の基体表面温度をより好ましい温度範囲である２６０
℃〜４４０℃とした時、３０００Å〜５０００Å／分と
いう抵抗加熱の場合よりも高い堆積速度で良質な膜が得
られるのである。このような直接加熱（加熱手段からの
エネルギーが直接基体に伝達されて基体自体を加熱す
る）の方法としては、例えば、ハロゲンランプ，キセノ
ンランプ等によるランプ加熱があげられる。また、間接
加熱の方法としては抵抗加熱があり、堆積膜を形成すべ
き基体を支持するための堆積膜形成用の空間に配設され
た基体支持部材に設けられた発熱体等を用いて行うこと
ができる。
法としては直接加熱と間接加熱とがあるが、特に直接加
熱により基体を上記温度に保持すれば高堆積速度で良質
のＡｌ膜を形成することができる。例えば、Ａｌ膜形成
時の基体表面温度をより好ましい温度範囲である２６０
℃〜４４０℃とした時、３０００Å〜５０００Å／分と
いう抵抗加熱の場合よりも高い堆積速度で良質な膜が得
られるのである。このような直接加熱（加熱手段からの
エネルギーが直接基体に伝達されて基体自体を加熱す
る）の方法としては、例えば、ハロゲンランプ，キセノ
ンランプ等によるランプ加熱があげられる。また、間接
加熱の方法としては抵抗加熱があり、堆積膜を形成すべ
き基体を支持するための堆積膜形成用の空間に配設され
た基体支持部材に設けられた発熱体等を用いて行うこと
ができる。
【００４０】この方法により電子供与性の表面部分と非
電子供与性の表面部分とが共存する基体にＣＶＤ法を適
用すれば電子供与性の基体表面部分にのみ良好な選択性
のもとにＡｌの単結晶が形成される。
電子供与性の表面部分とが共存する基体にＣＶＤ法を適
用すれば電子供与性の基体表面部分にのみ良好な選択性
のもとにＡｌの単結晶が形成される。
【００４１】電子供与性の材料とは、基体中に自由電子
が存在しているか、もしくは自由電子を意図的に生成せ
しめたかしたもので、基体表面上に付着した原料ガス分
子との電子授受により化学反応が促進される表面を有す
る材料をいう。例えば一般に金属や半導体がこれに相当
する。また、金属もしくは半導体表面に薄い酸化膜が存
在しているものも基体と付着原料分子間で電子授受によ
り化学反応が生じ得るため、本発明の電子供与性材料に
含まれる。
が存在しているか、もしくは自由電子を意図的に生成せ
しめたかしたもので、基体表面上に付着した原料ガス分
子との電子授受により化学反応が促進される表面を有す
る材料をいう。例えば一般に金属や半導体がこれに相当
する。また、金属もしくは半導体表面に薄い酸化膜が存
在しているものも基体と付着原料分子間で電子授受によ
り化学反応が生じ得るため、本発明の電子供与性材料に
含まれる。
【００４２】電子供与性材料の具体例としては、例え
ば、ＩＩＩ族元素としてのＧａ，Ｉｎ，Ａｌ等とＶ族元
素としてのＰ，Ａｓ，Ｎ等とを組み合わせて成る二元系
もしくは三元系もしくはそれ以上の多元系のＩＩＩ−Ｖ
族化合物半導体、または、単結晶シリコン，非晶質シリ
コンなどの半導体材料。あるいは以下に示す金属，合
金，シリサイド，ナイトライド等であり、例えば、タン
グステン，モリブデン，タンタル，銅，チタン，アルミ
ニウム，チタンアルミニウム，チタンナイトライド，ア
ルミニウムシリコン銅，アルミニウムパラジウム，タン
グステンシリサイド，チタンシリサイド，アルミニウム
シリサイド，モリブデンシリサイド，タンタルシリサイ
ド，チタンナイトライド等が挙げられる。
ば、ＩＩＩ族元素としてのＧａ，Ｉｎ，Ａｌ等とＶ族元
素としてのＰ，Ａｓ，Ｎ等とを組み合わせて成る二元系
もしくは三元系もしくはそれ以上の多元系のＩＩＩ−Ｖ
族化合物半導体、または、単結晶シリコン，非晶質シリ
コンなどの半導体材料。あるいは以下に示す金属，合
金，シリサイド，ナイトライド等であり、例えば、タン
グステン，モリブデン，タンタル，銅，チタン，アルミ
ニウム，チタンアルミニウム，チタンナイトライド，ア
ルミニウムシリコン銅，アルミニウムパラジウム，タン
グステンシリサイド，チタンシリサイド，アルミニウム
シリサイド，モリブデンシリサイド，タンタルシリサイ
ド，チタンナイトライド等が挙げられる。
【００４３】これに対して、Ａｌあるいは、Ａｌ−Ｓｉ
が選択的に堆積しない表面を形成する材料、すなわち非
電子供与性材料としては、熱酸化，ＣＶＤ等により形成
された酸化シリコン，ＢＳＧ，ＰＳＧ，ＢＰＳＧ等のガ
ラスまたは酸化膜，熱窒化膜や、プラズマＣＶＤ法，減
圧ＣＶＤ法，ＥＣＲ−ＣＶＤ法などにより形成されたシ
リコン窒化膜等が挙げられる。
が選択的に堆積しない表面を形成する材料、すなわち非
電子供与性材料としては、熱酸化，ＣＶＤ等により形成
された酸化シリコン，ＢＳＧ，ＰＳＧ，ＢＰＳＧ等のガ
ラスまたは酸化膜，熱窒化膜や、プラズマＣＶＤ法，減
圧ＣＶＤ法，ＥＣＲ−ＣＶＤ法などにより形成されたシ
リコン窒化膜等が挙げられる。
【００４４】このＡｌ−ＣＶＤ法によれば以下のような
Ａｌを主成分とする金属膜をも選択的に堆積でき、その
膜質も優れた特性を示すのである。
Ａｌを主成分とする金属膜をも選択的に堆積でき、その
膜質も優れた特性を示すのである。
【００４５】たとえば、アルキルアルミニウムハイドラ
イドのガスと水素とに加えて、ＳｉＨ4 ，Ｓｉ2 Ｈ6 ，
Ｓｉ3 Ｈ8 ，Ｓｉ（ＣＨ3 ）4 ，ＳｉＣｌ4，ＳｉＨ2
Ｃｌ2 ，ＳｉＨＣｌ3 等のＳｉ原子を含むガスや、Ｔｉ
Ｃｌ4 ，ＴｉＢｒ4 ，Ｔｉ（ＣＨ3 ）4 等のＴｉ原子を
含むガスや、ビスアセチルアセトナト銅Ｃｕ（Ｃ5 Ｈ7
Ｏ2 ）2 ，ビスジピバロイルメタナイト銅Ｃｕ（Ｃ11Ｈ
19Ｏ2 ）2 ，ビスヘキサフルオロアセチルアセトナト銅
Ｃｕ（Ｃ5 ＨＦ6 Ｏ2 ）2 等のＣｕ原子を含むガスを適
宜組み合わせて導入して混合ガス雰囲気として、例えば
Ａｌ−Ｓｉ，Ａｌ−Ｔｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｔ
ｉ，Ａｌ−Ｓｉ−Ｃｕ等の導電材料を選択的に堆積させ
て電極を形成してもよい。
イドのガスと水素とに加えて、ＳｉＨ4 ，Ｓｉ2 Ｈ6 ，
Ｓｉ3 Ｈ8 ，Ｓｉ（ＣＨ3 ）4 ，ＳｉＣｌ4，ＳｉＨ2
Ｃｌ2 ，ＳｉＨＣｌ3 等のＳｉ原子を含むガスや、Ｔｉ
Ｃｌ4 ，ＴｉＢｒ4 ，Ｔｉ（ＣＨ3 ）4 等のＴｉ原子を
含むガスや、ビスアセチルアセトナト銅Ｃｕ（Ｃ5 Ｈ7
Ｏ2 ）2 ，ビスジピバロイルメタナイト銅Ｃｕ（Ｃ11Ｈ
19Ｏ2 ）2 ，ビスヘキサフルオロアセチルアセトナト銅
Ｃｕ（Ｃ5 ＨＦ6 Ｏ2 ）2 等のＣｕ原子を含むガスを適
宜組み合わせて導入して混合ガス雰囲気として、例えば
Ａｌ−Ｓｉ，Ａｌ−Ｔｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｔ
ｉ，Ａｌ−Ｓｉ−Ｃｕ等の導電材料を選択的に堆積させ
て電極を形成してもよい。
【００４６】また、上記Ａｌ−ＣＶＤ法は、選択性に優
れた成膜方法であり、かつ堆積した膜の表面性が良好で
あるために、次に堆積工程に非選択性の成膜方法を適用
して、上述の選択堆積したＡｌ膜および絶縁膜としての
ＳｉＯ2 等の上にもＡｌまたはＡｌを主成分とする金属
膜を形成することにより、半導体装置の配線として汎用
性の高い好適な金属膜を得ることができる。
れた成膜方法であり、かつ堆積した膜の表面性が良好で
あるために、次に堆積工程に非選択性の成膜方法を適用
して、上述の選択堆積したＡｌ膜および絶縁膜としての
ＳｉＯ2 等の上にもＡｌまたはＡｌを主成分とする金属
膜を形成することにより、半導体装置の配線として汎用
性の高い好適な金属膜を得ることができる。
【００４７】このような金属膜とは、具体的には以下の
とおりである。選択堆積したＡｌ，Ａｌ−Ｓｉ，Ａｌ−
Ｔｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｔｉ，Ａｌ−Ｓｉ−Ｃ
ｕと非選択的に堆積したＡｌ，ｌ−Ｓｉ，Ａｌ−Ｔｉ，
Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｔｉ，Ａｌ−Ｓｉ−Ｃｕとの
組み合わせ等である。
とおりである。選択堆積したＡｌ，Ａｌ−Ｓｉ，Ａｌ−
Ｔｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｔｉ，Ａｌ−Ｓｉ−Ｃ
ｕと非選択的に堆積したＡｌ，ｌ−Ｓｉ，Ａｌ−Ｔｉ，
Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｔｉ，Ａｌ−Ｓｉ−Ｃｕとの
組み合わせ等である。
【００４８】非選択堆積のための成膜方法としては上述
したＡｌ−ＣＶＤ法以外のＣＶＤ法やスパッタリング法
等がある。
したＡｌ−ＣＶＤ法以外のＣＶＤ法やスパッタリング法
等がある。
【００４９】（実施例２）実施例１ではドープトポリシ
リコンを堆積し、これをエミッタへの不純物拡散源とし
て用いた。本実施例ではドープトポリシリコンのかわり
にノンドープトポリシリコンを堆積し、これにイオン注
入を行い、さらにアニール，酸化を行ってエミッタを形
成する場合について説明する。
リコンを堆積し、これをエミッタへの不純物拡散源とし
て用いた。本実施例ではドープトポリシリコンのかわり
にノンドープトポリシリコンを堆積し、これにイオン注
入を行い、さらにアニール，酸化を行ってエミッタを形
成する場合について説明する。
【００５０】実施例１と同様にして図２（ｂ）のような
構造を作る。ただしここでは堆積したポリシリコンは不
純物を含んでいない。
構造を作る。ただしここでは堆積したポリシリコンは不
純物を含んでいない。
【００５１】ついで図３に示すように、Ｎ+ 不純物をイ
オン注入法によって注入する。その後、Ｎ2 雰囲気で熱
処理した後、酸化する。これによって実施例１と同様に
図２（ｃ）に示すような構造を作ることができる。
オン注入法によって注入する。その後、Ｎ2 雰囲気で熱
処理した後、酸化する。これによって実施例１と同様に
図２（ｃ）に示すような構造を作ることができる。
【００５２】イオン注入時の加速エネルギーを不純物が
ポリシリコンの厚さよりもより深く侵入するように設定
すると、ベース領域４の中に図３中１３で示したような
Ｎ型不純物がイオン注入された領域が形成される。この
状態を有する基体を熱処理することによって、エミッタ
の深く拡散したバイポーラトランジスタを形成すること
ができる。
ポリシリコンの厚さよりもより深く侵入するように設定
すると、ベース領域４の中に図３中１３で示したような
Ｎ型不純物がイオン注入された領域が形成される。この
状態を有する基体を熱処理することによって、エミッタ
の深く拡散したバイポーラトランジスタを形成すること
ができる。
【００５３】以後の工程は実施例１と同様である。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
露光機の解像限界以下に微細化され、かつ信頼性の高い
半導体装置が作製できる。
露光機の解像限界以下に微細化され、かつ信頼性の高い
半導体装置が作製できる。
【図１】本発明実施例の模式的断面図である。
【図２】本発明実施例の製造工程を説明するための模式
的断面図である。
的断面図である。
【図３】本発明他の実施例を説明するための模式的断面
図である。
図である。
【図４】従来のバイポーラトランジスタの模式的断面図
である。
である。
【図５】他の従来のバイポーラトランジスタの模式的断
面図である。
面図である。
１ Ｐ型半導体基体
２ Ｎ- 領域
３ Ｎ型埋込み領域（コレクタ領域）
４ Ｐ型ベース領域
５ Ｎ型エミッタ領域
６ 素子分離領域
７ 絶縁膜
８ 金属電極
９ サイドウォール
１０ バリアメタル
１１ ポリシリコン膜
１２ 配線
１３ イオン注入領域
Claims (5)
- 【請求項１】 半導体装置の表面に形成された絶縁膜の
所定の個所に基体表面に対してほぼ垂直な角度を有する
開孔を形成して金属電極引出し窓とする工程と、 多結晶シリコンを前記開孔内および前記絶縁膜上に堆積
する工程と、 堆積された該多結晶シリコンを酸化して酸化シリコン膜
とする工程と、 該酸化シリコン膜を前記開孔の側壁部を残してエッチン
グする工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項２】 前記多結晶シリコン中に含まれている不
純物を拡散源として、基体中に不純物の導入を行う工程
をさらに有することを特徴とする請求項１に記載の半導
体装置の製造方法。 - 【請求項３】 前記多結晶シリコンを堆積する工程後に
不純物をイオン注入する工程をさらに有することを特徴
とする請求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記酸化シリコン膜のエッチング工程の
後に、前記金属電極引出し窓内に、アルキルアルミニウ
ムハイドライドのガスと水素ガスとを用いてアルミニウ
ムを主成分とする金属電極を形成する工程をさらに有す
ることを特徴とする請求項１に記載の半導体装置の製造
方法。 - 【請求項５】 エミッタ電極引出しのための開孔の面積
が、該開孔の側壁に形成された酸化シリコン膜によって
狭められていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18618991A JPH0529248A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18618991A JPH0529248A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529248A true JPH0529248A (ja) | 1993-02-05 |
Family
ID=16183952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18618991A Pending JPH0529248A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529248A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675969B2 (en) | 1996-10-11 | 2010-03-09 | Qualcomm Incorporated | Adaptive rate control for digital video compression |
-
1991
- 1991-07-25 JP JP18618991A patent/JPH0529248A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675969B2 (en) | 1996-10-11 | 2010-03-09 | Qualcomm Incorporated | Adaptive rate control for digital video compression |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3067263B2 (ja) | 半導体装置およびその製造方法 | |
| JP2861869B2 (ja) | 半導体装置の製造方法 | |
| US6562730B2 (en) | Barrier in gate stack for improved gate dielectric integrity | |
| US5316977A (en) | Method of manufacturing a semiconductor device comprising metal silicide | |
| US5599741A (en) | Method for making semiconductor device with metal deposited on electron donating surface of gate electrode | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| KR19980053694A (ko) | Mosfet 제조 방법 | |
| US6218276B1 (en) | Silicide encapsulation of polysilicon gate and interconnect | |
| US6329277B1 (en) | Method of forming cobalt silicide | |
| JP3061891B2 (ja) | 半導体装置の製造方法 | |
| JPH07321066A (ja) | 半導体装置の製造方法 | |
| US6037233A (en) | Metal-encapsulated polysilicon gate and interconnect | |
| KR100243906B1 (ko) | 반도체장치의 제조방법 | |
| US6054385A (en) | Elevated local interconnect and contact structure | |
| JPH05243555A (ja) | 半導体装置及びその製造方法 | |
| KR100402428B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0845878A (ja) | 半導体装置の製造方法 | |
| US6833300B2 (en) | Method of forming integrated circuit contacts | |
| JPH0529248A (ja) | 半導体装置およびその製造方法 | |
| JPH06151356A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4011434B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JP2895167B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2786313B2 (ja) | 半導体装置およびその製造方法 |