JPH05290121A - 論理シミュレーション装置 - Google Patents

論理シミュレーション装置

Info

Publication number
JPH05290121A
JPH05290121A JP4088472A JP8847292A JPH05290121A JP H05290121 A JPH05290121 A JP H05290121A JP 4088472 A JP4088472 A JP 4088472A JP 8847292 A JP8847292 A JP 8847292A JP H05290121 A JPH05290121 A JP H05290121A
Authority
JP
Japan
Prior art keywords
logic
node
verification
current
unnecessary current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4088472A
Other languages
English (en)
Other versions
JP2708314B2 (ja
Inventor
Hiroyuki Hamano
博之 浜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4088472A priority Critical patent/JP2708314B2/ja
Priority to US08/035,799 priority patent/US5410549A/en
Publication of JPH05290121A publication Critical patent/JPH05290121A/ja
Application granted granted Critical
Publication of JP2708314B2 publication Critical patent/JP2708314B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 論理回路に発生する貫通電流等の不要な電流
の有無を自動的に検証することができる論理シミュレー
ション装置を得る。 【構成】 論理回路検証部3は、論理シミュレーション
の実行中に、回路接続データD2に基づき、貫通電流検
証ノードデータD3で規定されたノードより得られる信
号に対するフローティング状態の発生及び終了時刻をフ
ローティング情報保持部4に記録し、論理シミュレーシ
ョンが終了すると、フローティング情報保持部4に蓄積
されたフローティングノード情報群D13内のフローテ
ィングノード情報d13それぞれと貫通電流発生危険期
間D12とを比較して貫通電流発生検証を実行する。 【効果】 論理回路における不要電流の発生の有無を精
度よく自動的に検証することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は論理回路の不要電流の
発生の有無を検証する論理シミュレーション装置に関す
る。
【0002】
【従来の技術】図7は従来の論理回路の動作を論理検証
する論理シミュレーション装置の構成を示すブロック図
である。同図に示すように、回路接続データ抽出部7
は、被シミュレーション回路の図面データである論理回
路データD1を取り込み、この論理回路データD1に基
づき、論理回路を形成する素子の接続関係を規定した回
路接続データD2を論理回路検証部6に出力する。一
方、論理検証ノード条件設定部8は、回路接続データD
2で規定された各素子間のノードのうち、論理検証対象
となるノード条件を規定する論理検証ノード条件データ
D3を論理回路検証部6に出力する。
【0003】論理回路検証部6は、回路接続データD2
に基づく論理シミュレーションを実行し、論理検証ノー
ド条件データD3で規定された条件を満足するノードよ
り得られる信号(論理検証信号)のみを論理シミュレー
ション結果D4として論理検証結果出力部9に出力す
る。論理検証結果出力部9は、論理シミュレーション結
果D4に基づき、図8に示すように、リスト形式で記述
された論理シミュレーション結果リストD5を出力す
る。なお、図8において、51は論理検証信号名を示
し、52はシミュレーション実行時間であるタイムユニ
ットの時間変化を示し、53は当該シミュレーション実
行時間における論理結果を示している。論理結果53
は、0,1,X(不確定値)、Z(フローティング状
態)と4種類の信号値がある。
【0004】
【発明が解決しようとする課題】従来の論理シミュレー
ション装置は以上のように構成されており、論理検証ノ
ード条件データD3で規定された条件を満足するノード
より得られる信号の論理シミュレーション結果を、最終
的に論理シミュレーション結果リストD5として出力し
ていた。
【0005】ところで、論理回路に発生する貫通電流等
の異常電流を検出するには、ノードのフローティング状
態に着目する必要がある。したがって、従来の論理シミ
ュレーション装置で貫通電流等の異常電流を検出する場
合、回路接続データD2で規定された各素子間のすべて
のノードを論理検証対象ノードとして、論理回路検証部
6で論理シミュレーションを実行し、その結果得られる
論理シミュレーション結果リストD5を専門家が観察す
るしか方法がなかった。
【0006】しかしながら、すべてのノードを論理検証
対象とした論理シミュレーション結果D4に基づき出力
される論理シミュレーション結果リストD5には、膨大
な量の信号に対する論理検証結果が得られることにな
り、このような論理シミュレーション結果リストD5を
観察して、貫通電流等の異常電流を検出するのは極めて
非現実的である。加えて、膨大な量の論理シミュレーシ
ョン結果D4をストアするためのメモリ容量も飛躍的に
増加してしまうという問題点があった。
【0007】この発明は上記問題点を解決するためにな
されたもので、論理回路に発生する貫通電流等の不要な
電流の有無を自動的に検証することができる論理シミュ
レーション装置を得ることを目的とする。
【0008】
【課題を解決するための手段】この発明にかかる論理シ
ミュレーション装置は、所定の論理回路における不要な
電流の発生の有無を検出する装置であって、前記論理回
路を形成する素子の接続関係を規定した回路接続データ
を付与する回路接続データ付与手段と、前記回路接続デ
ータを受け、前記論理回路を形成する素子間のノードの
うち、論理的に不安定な状態になると前記論理回路に不
要電流を発生させる危険性のあるノードを不要電流検証
対象ノードとして抽出する不要電流検証対象ノード抽出
手段と、前記回路接続データ及び前記不要電流検証対象
ノードを取り込み、前記論理回路に対する論理シミュレ
ーションを実行し、各前記不要電流検証対象ノードより
得られるそれぞれの信号の論理レベルの不安定状態の継
続期間である不安定状態継続期間を求め、前記不安定状
態継続期間に基づき、前記論理回路における不要電流の
発生の有無を検証する不要電流発生検証手段とを備えて
構成されている。
【0009】望ましくは、前記論理回路に不要な電流が
発生する危険性が生ずる長さに相当する前記不安定状態
継続期間を、不要電流発生危険期間として付与する不要
電流発生危険期間付与手段をさらに備え、前記不要電流
発生検証手段は、前記回路接続データ、前記不要電流検
証対象ノード及び前記不要電流発生危険期間を取り込
み、前記論理回路に対する論理シミュレーションを実行
し、各前記不要電流検証対象ノードより得られるそれぞ
れの信号について前記不安定状態継続期間を求め、前記
不安定状態継続期間それぞれと前記不要電流発生危険期
間との比較結果に基づき、前記論理回路における不要電
流の発生の有無を検証するように構成する。
【0010】そして、前記不要電流検出対象ノードとし
て、前記論理回路を形成するトランジスタのゲート入力
となるノードで、かつ電源電圧に直接接続されていない
ノードを選択する。
【0011】
【作用】この発明における不要電流発生検証手段は、論
理的に不安定な状態になると論理回路に不要電流を発生
させる危険性のあるノードである各不要電流検証対象ノ
ードより得られるそれぞれの信号の論理的な不安定状態
継続期間を求めている。したがって、不要電流検証対象
ノードにおける不安定状態継続期間の長さを検証するこ
とにより、論理回路における不要電流の発生の有無を精
度よく検証することが可能となる。
【0012】そして、不要電流発生検証手段の不安定状
態継続期間の長さ検証用に、不要電流発生検証手段か
ら、論理回路に不要な電流が発生する危険性が生ずる長
さに相当する不安定状態継続期間として不要電流発生危
険期間を不要電流検証手段に付与している。
【0013】また、不要電流検証対象素子として、論理
回路を形成するトランジスタのゲート入力となるノード
で、かつ電源電圧に直接接続されていないノードを選択
し、このノードが論理的に不安定状態になる場合に、こ
のノードをゲート入力としたトランジスタに貫通電流等
の異常電流が発生するか否かを検証することができる。
【0014】
【実施例】図1はこの発明の一実施例である論理シミュ
レーション装置の構成を示すブロック図である。同図に
示すように、回路接続データ抽出部7は、シミュレーシ
ョン対象の論理回路の図面データである論理回路データ
D1を取り込み、この論理回路データD1に基づき、論
理回路を形成する素子の接続関係を規定した回路接続デ
ータD2を抽出して、論理回路検証部3及び貫通電流検
証ノード抽出部1に出力する。
【0015】貫通電流検証ノード抽出部1は、回路接続
データD2で規定された各素子間のノードのうち、貫通
電流発生の有無を検証する目的で、フローティン状態の
有無を検証する必要のあるノードを規定する貫通電流検
証対象ノードデータD11を抽出して論理回路検証部3
に出力する。
【0016】一方、論理検証ノード条件設定部8は、回
路接続データD2で規定された各素子間のノードのう
ち、論理検証対象となるノード条件を規定する論理検証
ノード条件データD3を論理回路検証部6に出力する。
また、貫通電流発生危険期間設定部2は、トランジスタ
に貫通電流が流れる危険性のあるゲート入力フローティ
ング状態継続期間である貫通電流発生危険期間D12を
論理回路検証部3に出力する。
【0017】論理回路検証部3は、従来同様、回路接続
データD2に基づき論理シミュレーションを実行し、論
理検証ノード条件データD3を満足するノードより得ら
れる信号(論理検証信号)のみの経時変化を、論理シミ
ュレーション結果D4として論理検証結果出力部9に出
力する。
【0018】さらに、論理回路検証部3は、論理シミュ
レーションの実行中に、回路接続データD2に基づき、
貫通電流検証ノードデータD3で規定されたノードより
得られる信号(貫通電流発生検証信号)に対するフロー
ティング状態の発生及び終了時刻をフローティングノー
ド情報d13として、フローティング情報保持部4に逐
次出力する。
【0019】そして、論理回路検証部3は、論理シミュ
レーションが終了すると、フローティング情報保持部4
にフローティングノード情報d13の集合体であるフロ
ーティングノード情報群D13が蓄積されるが、このフ
ローティングノード情報群D13内の各フローティング
ノード情報d13と貫通電流発生危険期間D12とを比
較して貫通電流発生検証を実行し、その検証結果を貫通
電流発生検証結果D14として貫通電流発生検証結果出
力部5に出力する。
【0020】論理検証結果出力部9は、論理シミュレー
ション結果D4に基づき、従来同様、リスト形式で記述
された論理シミュレーション結果リストD5を出力す
る。
【0021】貫通電流発生検証結果出力部5は、貫通電
流発生検証結果D14に基づき、図6に示すように、リ
スト形式で記述された貫通電流発生検証結果リストD1
5を出力する。図6で示した貫通電流発生検証結果D1
5は、信号名がTBCLOCKである貫通電流発生検証
信号のフローティング期間が180(nsec)(700-520)と
なり、貫通電流発生危険期間D12である100(nsec)
を越えているというメッセージを発している。
【0022】図2は、本実施例における論理シミュレー
ション装置の論理検証及び貫通電流発生検証動作を示す
フローチャートである。以下、同図を参照しつつその動
作の説明を行う。
【0023】ステップS1で、回路接続データ抽出部7
は、論理回路データD1から論理シミュレーション用の
回路接続データD2を抽出して貫通電流検証ノード抽出
部1及び論理回路検証部3に出力する。
【0024】次に、ステップS2で、貫通電流検証ノー
ド抽出部1は、回路接続データD2から、貫通電流の有
無を検証するノードを規定する貫通電流検証対象ノード
データD11を抽出して論理回路検証部3に出力する。
以下、貫通電流検証ノード抽出部1による貫通電流検証
対象ノードデータD11の抽出動作を説明する。
【0025】図4に示すような回路において、トランジ
スタ31〜33の入力からインバータ34の入力に至る
信号経路で異なる信号が得られるノードはN1〜N7で
ある。これらのノードN1〜N7のうち、トランジスタ
のゲート端子に接続するノード(ノードN1,N2,N
3,N5が該当)で、かつ電源端子及び接地端子のいず
れにも直接接続されていないノード(ノードN1,N
2,N5が該当)が、貫通電流検証ノードとなる。すな
わち、ノードN1,N2,N5が所定期間以上フローテ
ィング状態になると、そのノードにゲートが接続された
トランジスタに貫通電流が流れる危険性があり、これら
のノードN1,N2,N5を規定するノードデータを貫
通電流検証対象ノードデータD11として抽出する。
【0026】そして、ステップS3で、貫通電流発生危
険期間設定部2は、トランジスタに貫通電流が流れる危
険性のあるゲート入力フローティング状態継続期間であ
る貫通電流発生危険期間D12を設定して論理回路検証
部3に出力する。
【0027】図5はPチャネルトランジスタのフローテ
ィング期間FTを示すグラフであり、同図に示すよう
に、L1がゲート入力信号、L2はゲート入力信号L1
に基づくドレイン出力信号を示しており、ゲート入力信
号L1が5Vのとき、Pチャネルトランジスタはオフす
るため、そのドレイン出力信号L2がフローティング状
態となる。
【0028】そして、ステップS4で、論理検証ノード
条件設定部8は、論理検証対象のノード条件を規定した
論理検証ノード条件データD3を論理回路検証部3に出
力する。
【0029】最後に、ステップS5において、論理回路
検証部3は、ステップS1〜S4で得られた回路接続デ
ータD2、貫通電流検証対象ノードデータD11、貫通
電流発生危険期間D12及び論理検証ノード条件データ
D3に基づき、貫通電流発生検証付き論理シミュレーシ
ョンを実行する。
【0030】図3は図2のステップS5の動作に相当す
る、論理回路検証部3による貫通電流発生検証付き論理
シミュレーション実行動作を示すフローチャートであ
る。以下、同図を参照しつつその動作の説明を行う。
【0031】ステップS11で、開始シミュレーション
時刻の設定等の初期設定を行った後、ステップS12
で、現在のシミュレーション時刻におけるシミュレーシ
ョン対象の論理回路の全ノードより得られる信号値をシ
ミュレートする。以下、この動作を「1単位論理シミュ
レーション」という。
【0032】そして、ステップS13で、ステップS1
2の1単位論理シミュレーションでフローティング状態
の発生あるいは終了が検出されたノード(以下、「フロ
ーティング状態変位ノード」という。)の存在の有無を
チェックし、フローティング状態変位ノードが存在すれ
ばステップS14に移行し、存在しなければステップS
15に移行する。なお、フローティング状態の発生とは
フローティング状態でなかったノードがフローティング
状態に変化することであり、フローティング状態の終了
とはフローティング状態であったノードがフローティン
グ状態でなくなる変化を示す。
【0033】ステップS14において、ステップS13
で検出されたフローティング状態変位ノードのフローテ
ィング情報保持部4へのデータ登録動作を行う。以下、
その登録動作を説明する。
【0034】まず、フローティング状態変位ノードが、
それぞれ貫通電流検証対象ノードデータD11で規定さ
れたノードである貫通電流検証ノードであるか否かをチ
ェックする。すなわち、フローティング状態変位ノード
がトランジスタのゲート端子に接続するノードで、かつ
電源端子及び接地端子のいずれにも直接接続されていな
いノードであるか否かをチェックする。そして、フロー
ティング状態変位ノードが貫通電流検証ノードであれ
ば、そのノード名、その時のシミュレーション時刻及び
フローティング状態の発生/終了の情報を組にしたフロ
ーティングノード情報d13をフローティング情報保持
部4に登録する。一方、フローティング状態変位ノード
が貫通電流検証ノードでなければ何もしない。
【0035】ステップS14が終了するとステップS1
5に移行する。ステップS15で、論理シミュレーショ
ンの終了の有無をチェックし、終了であればステップS
17以降の論理シミュレーション結果のリスト出力処理
に移行し、終了でなければステップS16に移行する。
【0036】ステップS16で、シミュレーション時刻
を進めることにより、シミュレーション時刻の更新処理
を行った後、ステップS12に戻る。以降、ステップS
12〜S14で、更新されたシミュレーション時刻にお
ける1単位論理シミュレーションの実行、フローティン
グ状態変位ノードのチェック、フローティングノード情
報の登録動作を行う。そして、最終的に、ステップS1
5でシミュレーションの終了を確認するまで、ステップ
S16,S11〜S14の処理を繰り返す。
【0037】一方、ステップS15でシミュレーション
の終了を確認すると、ステップS17に移行する。ステ
ップS17で、論理検証ノード条件データD3で規定さ
れた条件を満足するノードより得られる信号(論理検証
信号)のみの経時変化を論理シミュレーション結果D4
として論理検証結果出力部9に出力する。そして、論理
検証結果出力部9が、論理シミュレーション結果D4に
基づき、従来同様、リスト形式で記述された論理シミュ
レーション結果リストD5を出力する。
【0038】次に、ステップS18で、フローティング
情報保持部4に登録されたフローティングノード情報群
D13内のフローティングノード情報d13それぞれと
貫通電流発生危険期間D12とを比較して、フローティ
ングノード情報d13として記録された各貫通電流検証
ノードで発生したフローティング状態の継続期間が貫通
電流発生危険期間を越えたか否かをそれぞれ検証し、そ
の結果を貫通電流発生検証結果D14として貫通電流発
生検証結果出力部5に出力する。そして、貫通電流発生
検証結果出力部5が、図6に示すような、貫通電流発生
検証結果リストD15を出力する。
【0039】このように、本実施例の論理シミュレーシ
ョン装置は、通常の論理シミュレーション動作を実行す
るとともに、貫通電流発生検証動作も自動的に行い、貫
通電流等の異常電流の因となるフローティング状態が貫
通電流検証ノードに生じる場合は、貫通電流発生検証結
果リストD15として警告することができる。この際、
貫通電流検証ノードを前述した条件に従い絞り込んでい
るため、フローティング情報保持部4に必要なメモリ容
量はさ程大きくならない。
【0040】なお、貫通電流発生検証のみを目的とする
場合、論理検証ノード条件設定部8及び論理検証結果出
力部9は不用となる。
【0041】なお、この実施例では、貫通電流等の異常
電流を発生を予期するために、ノードのフローティング
状態を検証する例を示したが、ノードの不確定値を検証
することも考えられる。この場合、本実施例の構成に加
え、第2の貫通電流発生危険期間として、トランジスタ
に貫通電流が流れる危険性のあるゲート入力不確定値継
続期間を論理回路検証部3付与するとともに、論理回路
検証部3が、フローティング状態の検証動作と同様にし
て、不確定値の検証動作を行う構成にすればよい。な
お、不確定値を検証すべきノードは貫通電流検証ノード
をそのまま適用することができるため、貫通電流検証ノ
ード流出部1から出力される貫通電流検証対象ノードデ
ータD11を利用するだけですむ。また、貫通電流等の
異常電流を発生の予期するために、ノードのフローティ
ング状態を検証することなく、ノードの不確定値のみを
検証するように構成することも考えられる。
【0042】また、本実施例では、貫通電流の発生の有
無を検証を、論理シミュレーション終了後に一括して行
って貫通電流発生検証結果リストを出力する例を示した
が、各貫通電流発生検証ノードのフローティング状態の
終了を確認するごとに、そのフローティング期間が貫通
電流発生危険期間以内であるか否かを比較することによ
り、逐次的に貫通電流発生検証結果を出力するようにし
てもよい。同様のことが、ノードの不確定値を検証する
際にもあてはまる。
【0043】
【発明の効果】以上説明したように、この発明によれ
ば、不要電流発生検証手段により、論理的に不安定な状
態になると不要電流が発生する危険性のあるノードであ
る、各不要電流検証対象ノードより得られるそれぞれの
信号の論理的な不安定状態継続期間を自動的に求め、不
安定状態継続期間に基づき論理回路における不要電流の
発生の有無を検証を行っている。つまり、論理回路の不
要電流発生の有無と密接に関連している不要電流検証対
象ノードにおける不安定状態継続期間の長さに基づいて
検証しているため、論理回路における不要電流の発生の
有無を精度よく自動的に検証することができる効果があ
る。また、不要電流検証対象ノードに対してのみ、不安
定状態継続期間に基づく上記検証を行うため、効率的な
検証を行うことができる。
【0044】そして、不要電流発生検証手段の不安定状
態継続期間の長さ検証用に、不要電流発生検証手段から
不要電流発生危険期間を不要電流検証手段に付与してい
る。
【0045】また、不要電流検証対象素子として、論理
回路を形成するトランジスタのゲート入力となるノード
で、かつ電源電圧に直接接続されていないノードを選択
することにより、トランジスタの貫通電流等の異常電流
の有無を検証可能にしている。
【図面の簡単な説明】
【図1】この発明の一実施例である論理シミュレーショ
ン装置の構成を示すブロック図である。
【図2】本実施例の論理シミュレーション装置の動作を
示すフローチャートである。
【図3】本実施例の論理シミュレーション装置の動作を
示すフローチャートである。
【図4】貫通電流発生検証ノード抽出動作説明用の回路
図である。
【図5】Pチャネルトランジスタのフローティング期間
を示すグラフである。
【図6】貫通電流発生検証結果リストの一例を示す模式
図である。
【図7】従来の論理シミュレーション装置の構成を示す
ブロック図である。
【図8】論理シミュレーション結果リストの一例を示す
模式図である。
【符号の説明】 1 貫通電流検証ノード抽出部 2 貫通電流発生危険期間設定部 3 論理回路検証部 4 フローティング情報保持部 5 貫通電流発生検証結果出力部 7 回路接続データ抽出部 8 論理検証ノード条件設定部
【手続補正書】
【提出日】平成4年9月24日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】貫通電流検証ノード抽出部1は、回路接続
データD2で規定された各素子間のノードのうち、貫通
電流発生の有無を検証する目的で、フローティン状態
の有無を検証する必要のあるノードを規定する貫通電流
検証対象ノードデータD11を抽出して論理回路検証部
3に出力する。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0039
【補正方法】変更
【補正内容】
【0039】このように、本実施例の論理シミュレーシ
ョン装置は、通常の論理シミュレーション動作を実行す
るとともに、貫通電流発生検証動作も自動的に行い、貫
通電流等の異常電流の因となるフローティング状態が
貫通電流検証ノードに生じる場合は、貫通電流発生検証
結果リストD15として警告することができる。この
際、貫通電流検証ノードを前述した条件に従い絞り込ん
でいるため、フローティング情報保持部4に必要なメモ
リ容量はさ程大きくならない。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0041
【補正方法】変更
【補正内容】
【0041】なお、この実施例では、貫通電流等の異常
電流を発生を予期するために、ノードのフローティング
状態を検証する例を示したが、ノードの不確定値を検証
することも考えられる。この場合、本実施例の構成に加
え、第2の貫通電流発生危険期間として、トランジスタ
に貫通電流が流れる危険性のあるゲート入力不確定値継
続期間を論理回路検証部3付与するとともに、論理回路
検証部3が、フローティング状態の検証動作と同様にし
て、不確定値の検証動作を行う構成にすればよい。な
お、不確定値を検証すべきノードは貫通電流検証ノード
をそのまま適用することができるため、貫通電流検証ノ
ード流出部1から出力される貫通電流検証対象ノードデ
ータD11を利用するだけですむ。また、貫通電流等の
異常電流発生の予期するために、ノードのフローティ
ング状態を検証することなく、ノードの不確定値のみを
検証するように構成することも考えられる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0042
【補正方法】変更
【補正内容】
【0042】また、本実施例では、貫通電流の発生の有
検証を、論理シミュレーション終了後に一括して行
って貫通電流発生検証結果リストを出力する例を示した
が、各貫通電流発生検証ノードのフローティング状態の
終了を確認するごとに、そのフローティング期間が貫通
電流発生危険期間以内であるか否かを比較することによ
り、逐次的に貫通電流発生検証結果を出力するようにし
てもよい。同様のことが、ノードの不確定値を検証する
際にもあてはまる。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0043
【補正方法】変更
【補正内容】
【0043】
【発明の効果】以上説明したように、この発明によれ
ば、不要電流発生検証手段により、論理的に不安定な状
態になると不要電流が発生する危険性のあるノードであ
る、各不要電流検証対象ノードより得られるそれぞれの
信号の論理的な不安定状態継続期間を自動的に求め、不
安定状態継続期間に基づき論理回路における不要電流の
発生の有無検証を行っている。つまり、論理回路の不
要電流発生の有無と密接に関連している不要電流検証対
象ノードにおける不安定状態継続期間の長さに基づいて
検証しているため、論理回路における不要電流の発生の
有無を精度よく自動的に検証することができる効果があ
る。また、不要電流検証対象ノードに対してのみ、不安
定状態継続期間に基づく上記検証を行うため、効率的な
検証を行うことができる。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 所定の論理回路における不要な電流の発
    生の有無を検出する論理シミュレーション装置であっ
    て、 前記論理回路を形成する素子の接続関係を規定した回路
    接続データを付与する回路接続データ付与手段と、 前記回路接続データを受け、前記論理回路を形成する素
    子間のノードのうち、論理的に不安定な状態になると前
    記論理回路に不要電流を発生させる危険性のあるノード
    を不要電流検証対象ノードとして抽出する不要電流検証
    対象ノード抽出手段と、 前記回路接続データ及び前記不要電流検証対象ノードを
    取り込み、前記論理回路に対する論理シミュレーション
    を実行し、各前記不要電流検証対象ノードより得られる
    それぞれの信号の論理レベルの不安定状態の継続期間で
    ある不安定状態継続期間を求め、前記不安定状態継続期
    間に基づき、前記論理回路における不要電流の発生の有
    無を検証する不要電流発生検証手段とを備えた論理シミ
    ュレーション装置。
  2. 【請求項2】 前記論理回路に不要な電流が発生する危
    険性が生ずる長さに相当する前記不安定状態継続期間
    を、不要電流発生危険期間として付与する不要電流発生
    危険期間付与手段をさらに備え、 前記不要電流発生検証手段は、前記回路接続データ、前
    記不要電流検証対象ノード及び前記不要電流発生危険期
    間を取り込み、前記論理回路に対する論理シミュレーシ
    ョンを実行し、各前記不要電流検証対象ノードより得ら
    れるそれぞれの信号について前記不安定状態継続期間を
    求め、前記不安定状態継続期間それぞれと前記不要電流
    発生危険期間との比較結果に基づき、前記論理回路にお
    ける不要電流の発生の有無を検証する請求項1記載の論
    理シミュレーション装置。
  3. 【請求項3】 前記不要電流検出対象ノードは、前記論
    理回路を形成するトランジスタのゲート入力となるノー
    ドで、かつ電源電圧に直接接続されていないノードであ
    る請求項2記載の論理シミュレーション装置。
JP4088472A 1992-04-09 1992-04-09 論理シミュレーション装置 Expired - Lifetime JP2708314B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4088472A JP2708314B2 (ja) 1992-04-09 1992-04-09 論理シミュレーション装置
US08/035,799 US5410549A (en) 1992-04-09 1993-03-23 Logic simulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4088472A JP2708314B2 (ja) 1992-04-09 1992-04-09 論理シミュレーション装置

Publications (2)

Publication Number Publication Date
JPH05290121A true JPH05290121A (ja) 1993-11-05
JP2708314B2 JP2708314B2 (ja) 1998-02-04

Family

ID=13943719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4088472A Expired - Lifetime JP2708314B2 (ja) 1992-04-09 1992-04-09 論理シミュレーション装置

Country Status (2)

Country Link
US (1) US5410549A (ja)
JP (1) JP2708314B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013218591A (ja) * 2012-04-11 2013-10-24 Renesas Electronics Corp Lsi設計支援装置及びlsi設計方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090149A (en) * 1998-02-19 2000-07-18 Advanced Micro Devices, Inc. System and method for detecting floating nodes within a simulated integrated circuit
RU2361053C2 (ru) * 2003-07-16 2009-07-10 Хантер Дуглас Инк. Привод для закрывающих средств для архитектурных проемов

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8327753D0 (en) * 1983-10-17 1983-11-16 Robinson G D Test generation system
US4771428A (en) * 1986-04-10 1988-09-13 Cadic Inc. Circuit testing system
ATE87754T1 (de) * 1986-06-06 1993-04-15 Siemens Ag Verfahren zur simulation eines verzoegerungsfehlers in einer logikschaltung und anordnungen zur durchfuehrung des verfahrens.
US4937765A (en) * 1988-07-29 1990-06-26 Mentor Graphics Corporation Method and apparatus for estimating fault coverage
US5291495A (en) * 1991-07-12 1994-03-01 Ncr Corporation Method for designing a scan path for a logic circuit and testing of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013218591A (ja) * 2012-04-11 2013-10-24 Renesas Electronics Corp Lsi設計支援装置及びlsi設計方法

Also Published As

Publication number Publication date
JP2708314B2 (ja) 1998-02-04
US5410549A (en) 1995-04-25

Similar Documents

Publication Publication Date Title
JPH05290121A (ja) 論理シミュレーション装置
JPH0864681A (ja) 集積回路シミュレータ及び集積回路のシミュレーション方法
JP2001101250A (ja) 検証項目抽出方法、再利用コア検証方法、検証判断方法、および再利用テストベンチ編集方法
JP4417084B2 (ja) アナログ回路の故障検出シミュレーションシステム
JPH10340278A (ja) 論理等価性検証方法および論理等価性検証装置
JP2001014371A (ja) 回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読み取り可能な記録媒体
JP4130327B2 (ja) 電子回路の検証方法
JP2642147B2 (ja) 故障モード効果解析シミュレーション方法
JP3265384B2 (ja) 論理シミュレーション方法及びこれに用いる論理シミュレーション装置
JP2996293B2 (ja) 故障シミュレーション方法
JP2845478B2 (ja) 論理回路の遅延時間解析装置
CN117787916A (zh) 一种面向套期保值业务的审批配置方法及系统
JP2000200297A (ja) アナログ部品削除情報付与システム
JP3087319B2 (ja) タイミング検証システム
JPH06259495A (ja) 論理シミュレーション方式
JPH11110022A (ja) Nc制御装置
JP2978900B1 (ja) 擬似障害発生方法および擬似障害発生方式
JPH05159016A (ja) 集積回路の動作異常部の検証方法
JPH0545861A (ja) 集積回路マスクパターンの検証方法
JPH05266125A (ja) 論理シミュレーションにおける初期状態設定方式
JPH07160758A (ja) 集積回路パターンのテスト方法及びそのパターンの設計方法
JPH11110420A (ja) 回路シミュレーション方法、回路シミュレーション装置及び記録媒体
JPH052619A (ja) 回路シミユレーシヨン装置
JP2000241514A (ja) テストパターンの並列生成方法およびテストパターン生成装置
JPS5981741A (ja) オプシヨンハ−ドウエア制御方式