JPH05289108A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH05289108A JPH05289108A JP9559192A JP9559192A JPH05289108A JP H05289108 A JPH05289108 A JP H05289108A JP 9559192 A JP9559192 A JP 9559192A JP 9559192 A JP9559192 A JP 9559192A JP H05289108 A JPH05289108 A JP H05289108A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- layer
- liquid crystal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
- G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】本発明は、制御容量を付加して階調表示におけ
る視角依存性を改善すると共に、各副画素電極間の漏れ
光を遮光して開口率の損失を防ぎ、工程数等を増加させ
ることなく制御容量を形成することができる液晶表示装
置及びその製造方法を提供することを目的とする。 【構成】透明絶縁性基板上にＣｒ遮光膜層１２及びＣｒ
制御容量用電極１４が形成され、Ｃｒ遮光膜層１２上方
にはＳｉＮ絶縁膜を介してＴＦＴ２８が形成され、Ｓｉ
Ｎ絶縁膜上には、ＴＦＴ２８のドレインに接続する画素
電極３８が形成され、この画素電極３８はＩＴＯ副画素
電極３８ａ、３８ｂに分割されている。Ｃｒ制御容量用
電極１４が、ＳｉＮ絶縁膜を介してＩＴＯ副画素電極３
８ａ、３８ｂの周辺部及びＩＴＯ副画素電極３８ａ、３
８ｂの隙間と重なって、制御容量を形成している。
る視角依存性を改善すると共に、各副画素電極間の漏れ
光を遮光して開口率の損失を防ぎ、工程数等を増加させ
ることなく制御容量を形成することができる液晶表示装
置及びその製造方法を提供することを目的とする。 【構成】透明絶縁性基板上にＣｒ遮光膜層１２及びＣｒ
制御容量用電極１４が形成され、Ｃｒ遮光膜層１２上方
にはＳｉＮ絶縁膜を介してＴＦＴ２８が形成され、Ｓｉ
Ｎ絶縁膜上には、ＴＦＴ２８のドレインに接続する画素
電極３８が形成され、この画素電極３８はＩＴＯ副画素
電極３８ａ、３８ｂに分割されている。Ｃｒ制御容量用
電極１４が、ＳｉＮ絶縁膜を介してＩＴＯ副画素電極３
８ａ、３８ｂの周辺部及びＩＴＯ副画素電極３８ａ、３
８ｂの隙間と重なって、制御容量を形成している。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置及びその製
造方法に係り、特にフルカラー表示の際の階調表示を行
うアクティブマトリクス液晶表示装置及びその製造方法
に関する。液晶ディスプレイは、ＣＲＴ（Cathod Ray T
ube ）に比べて軽量・薄型・低消費電力等の利点を有
し、既に小型テレビ等では実用化されているが、更に大
型テレビ、ラップトップ型パソコンのディスプレイ等に
も需要が見込まれている。
造方法に係り、特にフルカラー表示の際の階調表示を行
うアクティブマトリクス液晶表示装置及びその製造方法
に関する。液晶ディスプレイは、ＣＲＴ（Cathod Ray T
ube ）に比べて軽量・薄型・低消費電力等の利点を有
し、既に小型テレビ等では実用化されているが、更に大
型テレビ、ラップトップ型パソコンのディスプレイ等に
も需要が見込まれている。
【０００２】近年においては、低価格化、大画面化、高
画質化が求められており、その開発が急速に進められて
いるが、特にＴＦＴ（薄膜トランジスタ）を用いた液晶
ディスプレイでは、フルカラー表示の際の階調表示にお
ける視角依存性を改善し、より高い画質の表示を得るこ
とが課題となっている。
画質化が求められており、その開発が急速に進められて
いるが、特にＴＦＴ（薄膜トランジスタ）を用いた液晶
ディスプレイでは、フルカラー表示の際の階調表示にお
ける視角依存性を改善し、より高い画質の表示を得るこ
とが課題となっている。
【０００３】
【従来の技術】従来のアクティブマトリクス液晶表示装
置を図１０を用いて説明する。図１１（ａ）は従来のア
クティブマトリクス液晶表示装置の画素部を示す模式
図、図１１（ｂ）はその画素部の制御容量を示す等価回
路図である。ソース６０と、ドレイン６２と、これらの
間に挟まれた活性層上に絶縁膜を介して形成されたゲー
ト６４からなるＴＦＴ６６が形成されている。また、こ
のＴＦＴ６６のドレイン６２に接続して面積Ｓ１、Ｓ
２、Ｓ３、Ｓ４のＩＴＯ（Indium Tin Oxide）層からな
るＩＴＯ制御容量用電極６８ａ、６８ｂ、６８ｃ、６８
ｄが設けられている。
置を図１０を用いて説明する。図１１（ａ）は従来のア
クティブマトリクス液晶表示装置の画素部を示す模式
図、図１１（ｂ）はその画素部の制御容量を示す等価回
路図である。ソース６０と、ドレイン６２と、これらの
間に挟まれた活性層上に絶縁膜を介して形成されたゲー
ト６４からなるＴＦＴ６６が形成されている。また、こ
のＴＦＴ６６のドレイン６２に接続して面積Ｓ１、Ｓ
２、Ｓ３、Ｓ４のＩＴＯ（Indium Tin Oxide）層からな
るＩＴＯ制御容量用電極６８ａ、６８ｂ、６８ｃ、６８
ｄが設けられている。
【０００４】そしてこれらのＩＴＯ制御容量用電極６８
ａ、６８ｂ、６８ｃ、６８ｄは、ＴＦＴ６６のドレイン
６２に接続するＩＴＯ第１層をそれぞれの面積Ｓ１、Ｓ
２、Ｓ３、Ｓ４をもつ形状にパターニングして形成され
る。また、これらのＩＴＯ制御容量用電極６８ａ、６８
ｂ、６８ｃ、６８ｄ上には、絶縁膜７０を介して、それ
ぞれ重なり合うＩＴＯ副画素電極（サブピクセル）７２
ａ、７２ｂ、７２ｃ、７２ｄが形成されている。このＩ
ＴＯ副画素電極７２ａ、７２ｂ、７２ｃ、７２ｄの形成
も、絶縁膜７０上に堆積されたＩＴＯ第２層をパターニ
ングして行う。そしてこれら互いに分割されたＩＴＯ副
画素電極７２ａ、７２ｂ、７２ｃ、７２ｄが合成され
て、１ドットのセルの画素電極（ピクセル）を構成して
いる。
ａ、６８ｂ、６８ｃ、６８ｄは、ＴＦＴ６６のドレイン
６２に接続するＩＴＯ第１層をそれぞれの面積Ｓ１、Ｓ
２、Ｓ３、Ｓ４をもつ形状にパターニングして形成され
る。また、これらのＩＴＯ制御容量用電極６８ａ、６８
ｂ、６８ｃ、６８ｄ上には、絶縁膜７０を介して、それ
ぞれ重なり合うＩＴＯ副画素電極（サブピクセル）７２
ａ、７２ｂ、７２ｃ、７２ｄが形成されている。このＩ
ＴＯ副画素電極７２ａ、７２ｂ、７２ｃ、７２ｄの形成
も、絶縁膜７０上に堆積されたＩＴＯ第２層をパターニ
ングして行う。そしてこれら互いに分割されたＩＴＯ副
画素電極７２ａ、７２ｂ、７２ｃ、７２ｄが合成され
て、１ドットのセルの画素電極（ピクセル）を構成して
いる。
【０００５】このようにして、絶縁膜７０を挟むＩＴＯ
副画素電極７２ａ、７２ｂ、７２ｃ、７２ｄとＩＴＯ制
御容量用電極６８ａ、６８ｂ、６８ｃ、６８ｄとの間に
は、それぞれ面積Ｓ１、Ｓ２、Ｓ３、Ｓ４に規定される
制御容量Ｃ１、Ｃ２、Ｃ３、Ｃ４が形成される。従っ
て、それぞれの容量ＣLC1 、ＣLC2 、ＣLC3 、ＣLC4 を
もつＩＴＯ副画素電極７２ａ、７２ｂ、７２ｃ、７２ｄ
は、それぞれ制御容量Ｃ１、Ｃ２、Ｃ３、Ｃ４を介して
ＴＦＴ６６のドレイン６２に接続されていることによ
り、各副画素電極に異なる電圧が印加されるため、これ
らＩＴＯ副画素電極７２ａ、７２ｂ、７２ｃ、７２ｄを
合成した画素電極の階調表示における視角依存性を改善
し、より高い画質の表示を得ることができる。
副画素電極７２ａ、７２ｂ、７２ｃ、７２ｄとＩＴＯ制
御容量用電極６８ａ、６８ｂ、６８ｃ、６８ｄとの間に
は、それぞれ面積Ｓ１、Ｓ２、Ｓ３、Ｓ４に規定される
制御容量Ｃ１、Ｃ２、Ｃ３、Ｃ４が形成される。従っ
て、それぞれの容量ＣLC1 、ＣLC2 、ＣLC3 、ＣLC4 を
もつＩＴＯ副画素電極７２ａ、７２ｂ、７２ｃ、７２ｄ
は、それぞれ制御容量Ｃ１、Ｃ２、Ｃ３、Ｃ４を介して
ＴＦＴ６６のドレイン６２に接続されていることによ
り、各副画素電極に異なる電圧が印加されるため、これ
らＩＴＯ副画素電極７２ａ、７２ｂ、７２ｃ、７２ｄを
合成した画素電極の階調表示における視角依存性を改善
し、より高い画質の表示を得ることができる。
【０００６】
【発明が解決しようとする課題】しかし、上記従来のア
クティブマトリクス液晶表示装置においては、各ＩＴＯ
副画素電極７２ａ、７２ｂ、７２ｃ、７２ｄ間の液晶状
態が制御されない部分からの漏れ光を遮光するために、
対向基板側のブラックマトリクスが複雑になり、合わせ
マージンを考慮すると開口率の損失が大きいという問題
があった。
クティブマトリクス液晶表示装置においては、各ＩＴＯ
副画素電極７２ａ、７２ｂ、７２ｃ、７２ｄ間の液晶状
態が制御されない部分からの漏れ光を遮光するために、
対向基板側のブラックマトリクスが複雑になり、合わせ
マージンを考慮すると開口率の損失が大きいという問題
があった。
【０００７】また、制御容量を付加するためにＩＴＯ制
御容量用電極６８ａ、６８ｂ、６８ｃ、６８ｄを形成す
る場合、ＩＴＯ第１層を堆積する工程と、このＩＴＯ第
１層をパターニングする工程が新たに加わるため、工程
数、マスク数が増加するという問題もあった。そこで本
発明は、制御容量を付加して階調表示における視角依存
性を改善すると共に、各副画素電極間の漏れ光を遮光し
て開口率の損失を防ぎ、工程数等を増加させることなく
制御容量を形成することができる液晶表示装置及びその
製造方法を提供することを目的とする。
御容量用電極６８ａ、６８ｂ、６８ｃ、６８ｄを形成す
る場合、ＩＴＯ第１層を堆積する工程と、このＩＴＯ第
１層をパターニングする工程が新たに加わるため、工程
数、マスク数が増加するという問題もあった。そこで本
発明は、制御容量を付加して階調表示における視角依存
性を改善すると共に、各副画素電極間の漏れ光を遮光し
て開口率の損失を防ぎ、工程数等を増加させることなく
制御容量を形成することができる液晶表示装置及びその
製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題は、ソース、ド
レイン、活性層、ゲート絶縁膜及びゲートからなる薄膜
トランジスタと、前記ドレインに接続された画素電極
と、液晶を挟んで前記画素電極と対向して設けられた対
向電極とを有する液晶表示装置において、前記画素電極
が、複数の副画素電極に分割されており、前記複数の副
画素電極の周辺部の上方又は下方に、絶縁膜を介して、
金属膜層からなる制御容量用電極が形成されており、前
記複数の副画素電極と前記制御容量用電極との間に制御
容量が形成されていることを特徴とする液晶表示装置に
よって達成される。
レイン、活性層、ゲート絶縁膜及びゲートからなる薄膜
トランジスタと、前記ドレインに接続された画素電極
と、液晶を挟んで前記画素電極と対向して設けられた対
向電極とを有する液晶表示装置において、前記画素電極
が、複数の副画素電極に分割されており、前記複数の副
画素電極の周辺部の上方又は下方に、絶縁膜を介して、
金属膜層からなる制御容量用電極が形成されており、前
記複数の副画素電極と前記制御容量用電極との間に制御
容量が形成されていることを特徴とする液晶表示装置に
よって達成される。
【０００９】また、上記の液晶表示装置において、前記
制御容量用電極が、前記絶縁膜を介して、前記複数の副
画素電極のほぼ全周辺部及び前記複数の副画素電極間の
隙間と重なっていることを特徴とする液晶表示装置によ
って達成される。また、上記課題は、透明絶縁性基板上
に第１の金属膜層を堆積した後、前記第１の金属膜層を
所定の形状にパターニングして、制御容量用電極と同時
に薄膜トランジスタへの光の入射を遮断する遮光膜層を
形成する工程と、全面に第１の絶縁膜及び透明導電層を
順に堆積した後、前記透明導電層を所定の形状にパター
ニングして、前記遮光膜層上方にソース、ドレインを形
成すると同時に、前記制御容量用電極上方に周辺部が重
なる複数の副画素電極からなる画素電極を形成する工程
と、前記ソースと前記ドレインとに挟まれた活性層を形
成する工程と、全面に第２の絶縁膜及び第２の金属膜層
を順に堆積した後、前記第２の金属膜層を所定の形状に
パターニングして、前記活性層上方にゲート電極を形成
する工程とを有し、前記第１の絶縁膜を介して設けられ
た前記複数の副画素電極と前記制御容量用電極との間に
制御容量を形成することを特徴とする液晶表示装置の製
造方法によって達成される。
制御容量用電極が、前記絶縁膜を介して、前記複数の副
画素電極のほぼ全周辺部及び前記複数の副画素電極間の
隙間と重なっていることを特徴とする液晶表示装置によ
って達成される。また、上記課題は、透明絶縁性基板上
に第１の金属膜層を堆積した後、前記第１の金属膜層を
所定の形状にパターニングして、制御容量用電極と同時
に薄膜トランジスタへの光の入射を遮断する遮光膜層を
形成する工程と、全面に第１の絶縁膜及び透明導電層を
順に堆積した後、前記透明導電層を所定の形状にパター
ニングして、前記遮光膜層上方にソース、ドレインを形
成すると同時に、前記制御容量用電極上方に周辺部が重
なる複数の副画素電極からなる画素電極を形成する工程
と、前記ソースと前記ドレインとに挟まれた活性層を形
成する工程と、全面に第２の絶縁膜及び第２の金属膜層
を順に堆積した後、前記第２の金属膜層を所定の形状に
パターニングして、前記活性層上方にゲート電極を形成
する工程とを有し、前記第１の絶縁膜を介して設けられ
た前記複数の副画素電極と前記制御容量用電極との間に
制御容量を形成することを特徴とする液晶表示装置の製
造方法によって達成される。
【００１０】また、透明絶縁性基板上に第１の金属膜層
を堆積した後、前記第１の金属膜層を所定の形状にパタ
ーニングして、遮光膜層を形成する工程と、全面に第１
の絶縁膜及び透明導電層を順に堆積した後、前記透明導
電層を所定の形状にパターニングして、前記遮光膜層上
方にソース、ドレインを形成すると同時に、複数の副画
素電極からなる画素電極を形成する工程と、前記ソース
と前記ドレインとに挟まれた活性層を形成する工程と、
全面に第２の絶縁膜及び第２の金属膜層を順に堆積した
後、前記第２の金属膜層を所定の形状にパターニングし
て、前記活性層上方にゲート電極を形成すると同時に、
前記複数の副画素電極の周辺部の上方に制御容量用電極
を形成する工程とを有し、前記第２の絶縁膜を介して設
けられた前記複数の副画素電極と前記制御容量用電極と
の間に制御容量を形成することを特徴とする液晶表示装
置の製造方法によって達成される。
を堆積した後、前記第１の金属膜層を所定の形状にパタ
ーニングして、遮光膜層を形成する工程と、全面に第１
の絶縁膜及び透明導電層を順に堆積した後、前記透明導
電層を所定の形状にパターニングして、前記遮光膜層上
方にソース、ドレインを形成すると同時に、複数の副画
素電極からなる画素電極を形成する工程と、前記ソース
と前記ドレインとに挟まれた活性層を形成する工程と、
全面に第２の絶縁膜及び第２の金属膜層を順に堆積した
後、前記第２の金属膜層を所定の形状にパターニングし
て、前記活性層上方にゲート電極を形成すると同時に、
前記複数の副画素電極の周辺部の上方に制御容量用電極
を形成する工程とを有し、前記第２の絶縁膜を介して設
けられた前記複数の副画素電極と前記制御容量用電極と
の間に制御容量を形成することを特徴とする液晶表示装
置の製造方法によって達成される。
【００１１】また、透明絶縁性基板上に金属膜層を堆積
した後、前記金属膜層を所定の形状にパターニングし
て、ゲート電極と同時に制御容量用電極を形成する工程
と、前記ゲート電極及び前記制御容量用電極上に、ゲー
ト絶縁膜を形成する工程と、前記ゲート絶縁膜上に活性
層を形成した後、前記活性層に接続するソース及びドレ
インを相対して形成する工程と、前記ゲート絶縁膜上
に、周辺部が前記制御容量用電極と重なる複数の副画素
電極からなる画素電極を透明導電層を用いて形成する工
程と、前記ゲート絶縁膜を介して設けられた前記複数の
副画素電極と前記制御容量用電極との間に制御容量を形
成することを特徴とする液晶表示装置の製造方法によっ
て達成される。
した後、前記金属膜層を所定の形状にパターニングし
て、ゲート電極と同時に制御容量用電極を形成する工程
と、前記ゲート電極及び前記制御容量用電極上に、ゲー
ト絶縁膜を形成する工程と、前記ゲート絶縁膜上に活性
層を形成した後、前記活性層に接続するソース及びドレ
インを相対して形成する工程と、前記ゲート絶縁膜上
に、周辺部が前記制御容量用電極と重なる複数の副画素
電極からなる画素電極を透明導電層を用いて形成する工
程と、前記ゲート絶縁膜を介して設けられた前記複数の
副画素電極と前記制御容量用電極との間に制御容量を形
成することを特徴とする液晶表示装置の製造方法によっ
て達成される。
【００１２】
【作用】本発明は、制御容量を形成する副画素電極と制
御容量用電極との重なりが、副画素電極の周辺部に限定
されているため、開口率を損なうことはない。また、制
御容量用電極が金属層から形成されているため、各副画
素電極間の漏れ光を遮断する遮光効果を発揮することが
できる。更に、制御容量用電極は遮光膜層又はゲート電
極と同一工程において同時に形成されるため、工程数、
マスク数を増やす必要がない。
御容量用電極との重なりが、副画素電極の周辺部に限定
されているため、開口率を損なうことはない。また、制
御容量用電極が金属層から形成されているため、各副画
素電極間の漏れ光を遮断する遮光効果を発揮することが
できる。更に、制御容量用電極は遮光膜層又はゲート電
極と同一工程において同時に形成されるため、工程数、
マスク数を増やす必要がない。
【００１３】従って、開口率を減少させることなく且つ
容易に、制御容量を付加することができる。
容易に、制御容量を付加することができる。
【００１４】
【実施例】以下、本発明を図示する実施例に基づいて具
体的に説明する。図１は本発明の第１の実施例によるス
タガー型ＴＦＴをもつアクティブマトリクス液晶表示装
置を示す平面図、図２はそのＡ−Ａ′線断面図、図３は
その制御容量を示す等価回路図である。
体的に説明する。図１は本発明の第１の実施例によるス
タガー型ＴＦＴをもつアクティブマトリクス液晶表示装
置を示す平面図、図２はそのＡ−Ａ′線断面図、図３は
その制御容量を示す等価回路図である。
【００１５】透明絶縁性基板１０上に、Ｃｒ層からなる
Ｃｒ遮光膜層１２及びＣｒ制御容量用電極１４が形成さ
れ、これら透明絶縁性基板１０、Ｃｒ遮光膜層１２及び
Ｃｒ制御容量用電極１４上に、厚さ約３００ｎｍのＳｉ
Ｎ絶縁膜１６が形成されている。また、Ｃｒ遮光膜層１
２上方のＳｉＮ絶縁膜１６上にはａ−Ｓｉ活性層１８が
形成され、このａ−Ｓｉ活性層１８上には、ＳｉＮチャ
ネル保護膜２０及び厚さ約２５０ｎｍのＳｉＮゲート絶
縁膜２２を介して、厚さ約６００ｎｍのＣｒ／Ａｌ層か
らなるＣｒ／Ａｌゲート電極２４が形成され、更にこの
Ｃｒ／Ａｌゲート電極２４に接続するＣｒ／Ａｌゲート
バスライン２６が形成されている。こうして、スタガー
型ＴＦＴ２８が構成されている。
Ｃｒ遮光膜層１２及びＣｒ制御容量用電極１４が形成さ
れ、これら透明絶縁性基板１０、Ｃｒ遮光膜層１２及び
Ｃｒ制御容量用電極１４上に、厚さ約３００ｎｍのＳｉ
Ｎ絶縁膜１６が形成されている。また、Ｃｒ遮光膜層１
２上方のＳｉＮ絶縁膜１６上にはａ−Ｓｉ活性層１８が
形成され、このａ−Ｓｉ活性層１８上には、ＳｉＮチャ
ネル保護膜２０及び厚さ約２５０ｎｍのＳｉＮゲート絶
縁膜２２を介して、厚さ約６００ｎｍのＣｒ／Ａｌ層か
らなるＣｒ／Ａｌゲート電極２４が形成され、更にこの
Ｃｒ／Ａｌゲート電極２４に接続するＣｒ／Ａｌゲート
バスライン２６が形成されている。こうして、スタガー
型ＴＦＴ２８が構成されている。
【００１６】また、ＳｉＮ絶縁膜１６とＳｉＮゲート絶
縁膜２２との間には、ＴＦＴ２８のソース３０に接続す
るＩＴＯソース配線層３２が形成され、このＩＴＯソー
ス配線層３２上に厚さ約１００ｎｍのＭｏ／Ａｌ層から
なるＭｏ／Ａｌソースバスライン３４が形成されてい
る。同様に、ＳｉＮ絶縁膜１６とＳｉＮゲート絶縁膜２
２との間には、ＴＦＴ２８のドレイン３６に接続する７
５μｍ×１０６μｍのＩＴＯ副画素電極３８ａとこのＩ
ＴＯ副画素電極３８ａと４μｍの隙間を開けて分離され
た７５μｍ×１９０μｍのＩＴＯ副画素電極３８ｂとが
形成され、これらＩＴＯ副画素電極３８ａ、３８ｂから
なる画素電極３８を構成している。従って、ＩＴＯ副画
素電極３８ａとＩＴＯ副画素電極３８ｂとの面積比は、
およそ１：２となる。
縁膜２２との間には、ＴＦＴ２８のソース３０に接続す
るＩＴＯソース配線層３２が形成され、このＩＴＯソー
ス配線層３２上に厚さ約１００ｎｍのＭｏ／Ａｌ層から
なるＭｏ／Ａｌソースバスライン３４が形成されてい
る。同様に、ＳｉＮ絶縁膜１６とＳｉＮゲート絶縁膜２
２との間には、ＴＦＴ２８のドレイン３６に接続する７
５μｍ×１０６μｍのＩＴＯ副画素電極３８ａとこのＩ
ＴＯ副画素電極３８ａと４μｍの隙間を開けて分離され
た７５μｍ×１９０μｍのＩＴＯ副画素電極３８ｂとが
形成され、これらＩＴＯ副画素電極３８ａ、３８ｂから
なる画素電極３８を構成している。従って、ＩＴＯ副画
素電極３８ａとＩＴＯ副画素電極３８ｂとの面積比は、
およそ１：２となる。
【００１７】更に、図示はしないが、ＳｉＮゲート絶縁
膜２２及びＣｒ／Ａｌゲート電極２４上には、液晶を介
して、透明絶縁性基板１０に相対する透明絶縁性対向基
板が設けられており、この透明絶縁性対向基板上の液晶
側には、画素電極３８に相対する対向電極が設けられて
いる。こうして、画素電極３８がＩＴＯ副画素電極３８
ａとＩＴＯ副画素電極３８ｂとに分割された１ドット１
１０μｍ×３３０μｍのセルが配置されたアクティブマ
トリクス液晶表示装置が構成されている。
膜２２及びＣｒ／Ａｌゲート電極２４上には、液晶を介
して、透明絶縁性基板１０に相対する透明絶縁性対向基
板が設けられており、この透明絶縁性対向基板上の液晶
側には、画素電極３８に相対する対向電極が設けられて
いる。こうして、画素電極３８がＩＴＯ副画素電極３８
ａとＩＴＯ副画素電極３８ｂとに分割された１ドット１
１０μｍ×３３０μｍのセルが配置されたアクティブマ
トリクス液晶表示装置が構成されている。
【００１８】そしてこのアクティブマトリクス液晶表示
装置においては、Ｃｒ制御容量用電極１４が、ＳｉＮ絶
縁膜１６を介して、ＩＴＯ副画素電極３８ａ、３８ｂの
隣接する周辺部の３μｍ幅、その余の周辺部の４μｍ
幅、ＩＴＯ副画素電極３８ａ、３８ｂ間の４μｍ幅の隙
間と重なっている点に本実施例の特徴がある。従って、
この重なりにより、図３の等価回路図に示されるよう
に、Ｃｒ制御容量用電極１４とＩＴＯ副画素電極３８
ａ、３８ｂとの間には、それぞれ制御容量Ｃ１、Ｃ２が
発生し、これらの制御容量Ｃ１、Ｃ２は、 Ｃ１＝０．１７５ｐＦ Ｃ２＝０．３７５ｐＦ となる。このため、ＩＴＯ副画素電極３８ａは直接にＴ
ＦＴ２８のドレイン３６に接続しているが、ＩＴＯ副画
素電極３８ｂは、制御容量Ｃ、即ち、 Ｃ＝Ｃ１・Ｃ２／（Ｃ１＋Ｃ２） ＝０．１１９ｐＦ を介して、結合されている。
装置においては、Ｃｒ制御容量用電極１４が、ＳｉＮ絶
縁膜１６を介して、ＩＴＯ副画素電極３８ａ、３８ｂの
隣接する周辺部の３μｍ幅、その余の周辺部の４μｍ
幅、ＩＴＯ副画素電極３８ａ、３８ｂ間の４μｍ幅の隙
間と重なっている点に本実施例の特徴がある。従って、
この重なりにより、図３の等価回路図に示されるよう
に、Ｃｒ制御容量用電極１４とＩＴＯ副画素電極３８
ａ、３８ｂとの間には、それぞれ制御容量Ｃ１、Ｃ２が
発生し、これらの制御容量Ｃ１、Ｃ２は、 Ｃ１＝０．１７５ｐＦ Ｃ２＝０．３７５ｐＦ となる。このため、ＩＴＯ副画素電極３８ａは直接にＴ
ＦＴ２８のドレイン３６に接続しているが、ＩＴＯ副画
素電極３８ｂは、制御容量Ｃ、即ち、 Ｃ＝Ｃ１・Ｃ２／（Ｃ１＋Ｃ２） ＝０．１１９ｐＦ を介して、結合されている。
【００１９】また、このとき、ＩＴＯ副画素電極３８
ａ、３８ｂの容量ＣLC1 及び容量ＣLC 2 は、それぞれ、 ＣLC1 ＝０．０６３ｐＦ（ＭＩＮ） ＣLC2 ＝０．１２６ｐＦ（ＭＩＮ） である。
ａ、３８ｂの容量ＣLC1 及び容量ＣLC 2 は、それぞれ、 ＣLC1 ＝０．０６３ｐＦ（ＭＩＮ） ＣLC2 ＝０．１２６ｐＦ（ＭＩＮ） である。
【００２０】次に、図１及び図２に示すアクティブマト
リクス液晶表示装置の製造方法を、図４〜図８の工程図
を用いて説明する。なお、各図の（ａ）は工程平面図を
示し、（ｂ）はそのＡ−Ａ′線断面図を示す。透明絶縁
性基板１０上に、Ｃｒ層を堆積した後、所定の形状にパ
ターニングして、Ｃｒ遮光膜層１２及びＣｒ制御容量用
電極１４を形成する（図４参照）。
リクス液晶表示装置の製造方法を、図４〜図８の工程図
を用いて説明する。なお、各図の（ａ）は工程平面図を
示し、（ｂ）はそのＡ−Ａ′線断面図を示す。透明絶縁
性基板１０上に、Ｃｒ層を堆積した後、所定の形状にパ
ターニングして、Ｃｒ遮光膜層１２及びＣｒ制御容量用
電極１４を形成する（図４参照）。
【００２１】次いで、全面に、厚さ約３００ｎｍのＳｉ
Ｎ絶縁膜１６を成膜した後、ＩＴＯ層を堆積する。続い
て、このＩＴＯ層を所定の形状にパターニングして、Ｉ
ＴＯソース配線層３２並びに４μｍの隙間を開けて分離
された７５μｍ×１０６μｍのＩＴＯ副画素電極３８ａ
及び７５μｍ×１９０μｍのＩＴＯ副画素電極３８ｂを
形成する。
Ｎ絶縁膜１６を成膜した後、ＩＴＯ層を堆積する。続い
て、このＩＴＯ層を所定の形状にパターニングして、Ｉ
ＴＯソース配線層３２並びに４μｍの隙間を開けて分離
された７５μｍ×１０６μｍのＩＴＯ副画素電極３８ａ
及び７５μｍ×１９０μｍのＩＴＯ副画素電極３８ｂを
形成する。
【００２２】このとき、ＩＴＯ副画素電極３８ａ、３８
ｂの隣接する周辺部の３μｍ幅、その余の周辺部の４μ
ｍ幅、ＩＴＯ副画素電極３８ａ、３８ｂ間の４μｍ幅の
隙間が、ＳｉＮ絶縁膜１６を介して、Ｃｒ制御容量用電
極１４と重なるようにする。こうして、これらＩＴＯ副
画素電極３８ａ、３８ｂからなる画素電極３８を形成す
る（図５参照）。
ｂの隣接する周辺部の３μｍ幅、その余の周辺部の４μ
ｍ幅、ＩＴＯ副画素電極３８ａ、３８ｂ間の４μｍ幅の
隙間が、ＳｉＮ絶縁膜１６を介して、Ｃｒ制御容量用電
極１４と重なるようにする。こうして、これらＩＴＯ副
画素電極３８ａ、３８ｂからなる画素電極３８を形成す
る（図５参照）。
【００２３】次いで、ＩＴＯソース配線層３２上に、厚
さ約１００ｎｍのＭｏ／Ａｌソースバスライン３４を形
成する（図６参照）。次いで、全面にａ−Ｓｉ層及びＳ
ｉＮ膜を連続して成膜した後、これらＳｉＮ膜及びａ−
Ｓｉ層を所定の形状にパターニングして素子分離を行
い、ＩＴＯソース配線層３２とＩＴＯ副画素電極３８ａ
とに挟まれたａ−Ｓｉ活性層１８及びこのａ−Ｓｉ活性
層１８上のＳｉＮチャネル保護膜２０を形成する（図７
参照）。
さ約１００ｎｍのＭｏ／Ａｌソースバスライン３４を形
成する（図６参照）。次いで、全面にａ−Ｓｉ層及びＳ
ｉＮ膜を連続して成膜した後、これらＳｉＮ膜及びａ−
Ｓｉ層を所定の形状にパターニングして素子分離を行
い、ＩＴＯソース配線層３２とＩＴＯ副画素電極３８ａ
とに挟まれたａ−Ｓｉ活性層１８及びこのａ−Ｓｉ活性
層１８上のＳｉＮチャネル保護膜２０を形成する（図７
参照）。
【００２４】次いで、全面に、厚さ約２５０ｎｍのＳｉ
Ｎゲート絶縁膜２２を成膜した後、厚さ約６００ｎｍの
Ｃｒ／Ａｌ層を堆積する。続いて、このＣｒ／Ａｌ層を
所定の形状にパターニングして、Ｃｒ／Ａｌゲート電極
２４及びこのＣｒ／Ａｌゲート電極２４に接続するＣｒ
／Ａｌゲートバスライン２６を形成する。こうして、ス
タガー型ＴＦＴ２８を形成する（図８参照）。
Ｎゲート絶縁膜２２を成膜した後、厚さ約６００ｎｍの
Ｃｒ／Ａｌ層を堆積する。続いて、このＣｒ／Ａｌ層を
所定の形状にパターニングして、Ｃｒ／Ａｌゲート電極
２４及びこのＣｒ／Ａｌゲート電極２４に接続するＣｒ
／Ａｌゲートバスライン２６を形成する。こうして、ス
タガー型ＴＦＴ２８を形成する（図８参照）。
【００２５】そして図示はしないが、これ以降は、通常
のアクティブマトリクス液晶表示装置の製造工程と同様
の工程を経ることにより、図１及び図２に示す画素電極
３８がＩＴＯ副画素電極３８ａとＩＴＯ副画素電極３８
ｂとに分割された１ドット１１０μｍ×３３０μｍのセ
ルが配置されたアクティブマトリクス液晶表示装置を完
成する。
のアクティブマトリクス液晶表示装置の製造工程と同様
の工程を経ることにより、図１及び図２に示す画素電極
３８がＩＴＯ副画素電極３８ａとＩＴＯ副画素電極３８
ｂとに分割された１ドット１１０μｍ×３３０μｍのセ
ルが配置されたアクティブマトリクス液晶表示装置を完
成する。
【００２６】このように本実施例によれば、Ｃｒ制御容
量用電極１４とＩＴＯ副画素電極３８ａ、３８ｂとの間
にそれぞれ制御容量Ｃ１、Ｃ２を形成し、ＩＴＯ副画素
電極３８ａはＴＦＴ２８のドレイン３６に直接に接続
し、ＩＴＯ副画素電極３８ｂは制御容量Ｃ＝Ｃ１・Ｃ２
／（Ｃ１＋Ｃ２）を介して接続することにより、ＩＴＯ
副画素電極３８ａ、３８ｂに異なる電圧が印加されるた
め、これらＩＴＯ副画素電極３８ａ、３８ｂを合成した
画素電極３８の階調表示における視角依存性を改善し、
より高い画質の表示を得ることができる。
量用電極１４とＩＴＯ副画素電極３８ａ、３８ｂとの間
にそれぞれ制御容量Ｃ１、Ｃ２を形成し、ＩＴＯ副画素
電極３８ａはＴＦＴ２８のドレイン３６に直接に接続
し、ＩＴＯ副画素電極３８ｂは制御容量Ｃ＝Ｃ１・Ｃ２
／（Ｃ１＋Ｃ２）を介して接続することにより、ＩＴＯ
副画素電極３８ａ、３８ｂに異なる電圧が印加されるた
め、これらＩＴＯ副画素電極３８ａ、３８ｂを合成した
画素電極３８の階調表示における視角依存性を改善し、
より高い画質の表示を得ることができる。
【００２７】例えばノーマリーブラックの場合、ＩＴＯ
副画素電極３８ａの透過率が約９０％まで立ち上がった
とき、ＩＴＯ副画素電極３８ｂの透過率が約１０％とな
り、これらの合成により中間調における視角依存性が緩
和され、良好な表示を得ることができる。また、制御容
量Ｃ１、Ｃ２を形成するＣｒ制御容量用電極１４とＩＴ
Ｏ副画素電極３８ａ、３８ｂとの重なりは、ＩＴＯ副画
素電極３８ａ、３８ｂの周辺部に限定されており、この
部分はもともとブラックマトリクスの合わせマージンに
より光を透過しない部分であるから、開口率を損なうこ
とはない。
副画素電極３８ａの透過率が約９０％まで立ち上がった
とき、ＩＴＯ副画素電極３８ｂの透過率が約１０％とな
り、これらの合成により中間調における視角依存性が緩
和され、良好な表示を得ることができる。また、制御容
量Ｃ１、Ｃ２を形成するＣｒ制御容量用電極１４とＩＴ
Ｏ副画素電極３８ａ、３８ｂとの重なりは、ＩＴＯ副画
素電極３８ａ、３８ｂの周辺部に限定されており、この
部分はもともとブラックマトリクスの合わせマージンに
より光を透過しない部分であるから、開口率を損なうこ
とはない。
【００２８】逆に、このＣｒ制御容量用電極１４がＣｒ
層からなることにより、遮光効果も期待できるため、対
向基板側のブラックマトリクスが複雑化することを防止
することができる。また、このＣｒ制御容量用電極１４
はＣｒ遮光膜層１２と同一工程において同一マスクを用
いて同時に形成するため、制御容量を形成するために工
程数、マスク数を増やす必要がないというプロセス上の
利点も有している。
層からなることにより、遮光効果も期待できるため、対
向基板側のブラックマトリクスが複雑化することを防止
することができる。また、このＣｒ制御容量用電極１４
はＣｒ遮光膜層１２と同一工程において同一マスクを用
いて同時に形成するため、制御容量を形成するために工
程数、マスク数を増やす必要がないというプロセス上の
利点も有している。
【００２９】次に、本発明の第２の実施例によるスタガ
ー型ＴＦＴをもつアクティブマトリクス液晶表示装置
を、図９の断面図を用いて説明する。なお、上記図２の
アクティブマトリクス液晶表示装置と同一の構成要素に
は同一の符号を付して説明を省略する。透明絶縁性基板
１０上にＣｒ遮光膜層１２が形成され、このＣｒ遮光膜
層１２上方には、ＳｉＮ絶縁膜１６を介してａ−Ｓｉ活
性層１８が形成され、このａ−Ｓｉ活性層１８上には、
ＳｉＮチャネル保護膜２０及びＳｉＮゲート絶縁膜２２
を介して、Ｃｒ／ＡｌからなるＣｒ／Ａｌゲート電極２
４及びこのＣｒ／Ａｌゲート電極２４に接続するＣｒ／
Ａｌゲートバスライン２６が形成され、スタガー型ＴＦ
Ｔ２８を構成している。
ー型ＴＦＴをもつアクティブマトリクス液晶表示装置
を、図９の断面図を用いて説明する。なお、上記図２の
アクティブマトリクス液晶表示装置と同一の構成要素に
は同一の符号を付して説明を省略する。透明絶縁性基板
１０上にＣｒ遮光膜層１２が形成され、このＣｒ遮光膜
層１２上方には、ＳｉＮ絶縁膜１６を介してａ−Ｓｉ活
性層１８が形成され、このａ−Ｓｉ活性層１８上には、
ＳｉＮチャネル保護膜２０及びＳｉＮゲート絶縁膜２２
を介して、Ｃｒ／ＡｌからなるＣｒ／Ａｌゲート電極２
４及びこのＣｒ／Ａｌゲート電極２４に接続するＣｒ／
Ａｌゲートバスライン２６が形成され、スタガー型ＴＦ
Ｔ２８を構成している。
【００３０】また、ＳｉＮ絶縁膜１６とＳｉＮゲート絶
縁膜２２との間には、ＴＦＴ２８のソースに接続してＩ
ＴＯソース配線層３２及びＭｏ／Ａｌソースバスライン
３４が形成されていると共に、ＴＦＴ２８のドレインに
接続するＩＴＯ副画素電極３８ａと、このＩＴＯ副画素
電極３８ａと４μｍ幅の隙間を開けて分離されたＩＴＯ
副画素電極３８ｂとが形成され、画素電極３８を構成し
ている。
縁膜２２との間には、ＴＦＴ２８のソースに接続してＩ
ＴＯソース配線層３２及びＭｏ／Ａｌソースバスライン
３４が形成されていると共に、ＴＦＴ２８のドレインに
接続するＩＴＯ副画素電極３８ａと、このＩＴＯ副画素
電極３８ａと４μｍ幅の隙間を開けて分離されたＩＴＯ
副画素電極３８ｂとが形成され、画素電極３８を構成し
ている。
【００３１】そしてＳｉＮゲート絶縁膜２２上には、Ｃ
ｒ／Ａｌ層からなるＣｒ／Ａｌ制御容量用電極４０が形
成され、ＳｉＮゲート絶縁膜２２を介して、ＩＴＯ副画
素電極３８ａ、３８ｂの隣接する周辺部の３μｍ幅、そ
の余の周辺部の４μｍ幅、ＩＴＯ副画素電極３８ａ、３
８ｂ間の４μｍ幅の隙間と重なっている点に本実施例の
特徴がある。
ｒ／Ａｌ層からなるＣｒ／Ａｌ制御容量用電極４０が形
成され、ＳｉＮゲート絶縁膜２２を介して、ＩＴＯ副画
素電極３８ａ、３８ｂの隣接する周辺部の３μｍ幅、そ
の余の周辺部の４μｍ幅、ＩＴＯ副画素電極３８ａ、３
８ｂ間の４μｍ幅の隙間と重なっている点に本実施例の
特徴がある。
【００３２】更に、図示はしないが、ＳｉＮゲート絶縁
膜２２、Ｃｒ／Ａｌゲート電極２４及びＣｒ／Ａｌ制御
容量用電極４０上には、液晶を介して、透明絶縁性基板
１０に相対する透明絶縁性対向基板が設けられており、
この透明絶縁性対向基板上の液晶側には、画素電極３８
に相対する対向電極が設けられている。こうして、画素
電極３８がＩＴＯ副画素電極３８ａとＩＴＯ副画素電極
３８ｂとに分割された１ドット１１０μｍ×３３０μｍ
のセルが配置されたアクティブマトリクス液晶表示装置
が構成されている。
膜２２、Ｃｒ／Ａｌゲート電極２４及びＣｒ／Ａｌ制御
容量用電極４０上には、液晶を介して、透明絶縁性基板
１０に相対する透明絶縁性対向基板が設けられており、
この透明絶縁性対向基板上の液晶側には、画素電極３８
に相対する対向電極が設けられている。こうして、画素
電極３８がＩＴＯ副画素電極３８ａとＩＴＯ副画素電極
３８ｂとに分割された１ドット１１０μｍ×３３０μｍ
のセルが配置されたアクティブマトリクス液晶表示装置
が構成されている。
【００３３】次に、図９に示すアクティブマトリクス液
晶表示装置の製造方法を説明する。この製造工程は、上
記図４〜図７に示す第１の実施例の場合とほぼ同じであ
るが、図４の工程において、Ｃｒ層をパターニングして
Ｃｒ遮光膜層１２と同時にＣｒ制御容量用電極１４を形
成する代わりに、図８の工程において、Ｃｒ／Ａｌ層を
パターニングして、Ｃｒ／Ａｌゲート電極２４及びＣｒ
／Ａｌゲートバスライン２６を形成すると同時に、Ｃｒ
／Ａｌ制御容量用電極４０を形成する点が異なる。
晶表示装置の製造方法を説明する。この製造工程は、上
記図４〜図７に示す第１の実施例の場合とほぼ同じであ
るが、図４の工程において、Ｃｒ層をパターニングして
Ｃｒ遮光膜層１２と同時にＣｒ制御容量用電極１４を形
成する代わりに、図８の工程において、Ｃｒ／Ａｌ層を
パターニングして、Ｃｒ／Ａｌゲート電極２４及びＣｒ
／Ａｌゲートバスライン２６を形成すると同時に、Ｃｒ
／Ａｌ制御容量用電極４０を形成する点が異なる。
【００３４】このように本実施例によれば、上記第１の
実施例がＣｒ制御容量用電極１４をＩＴＯ副画素電極３
８ａ、３８ｂの下方にＳｉＮ絶縁膜１６を介して形成し
ているのに対し、Ｃｒ／Ａｌ制御容量用電極４０をＩＴ
Ｏ副画素電極３８ａ、３８ｂの上方にＳｉＮゲート絶縁
膜２２を介して形成している点において異なるが、この
Ｃｒ／Ａｌ制御容量用電極４０とＩＴＯ副画素電極３８
ａ、３８ｂのとの間にそれぞれ制御容量Ｃ１、Ｃ２を形
成している点は共通する。
実施例がＣｒ制御容量用電極１４をＩＴＯ副画素電極３
８ａ、３８ｂの下方にＳｉＮ絶縁膜１６を介して形成し
ているのに対し、Ｃｒ／Ａｌ制御容量用電極４０をＩＴ
Ｏ副画素電極３８ａ、３８ｂの上方にＳｉＮゲート絶縁
膜２２を介して形成している点において異なるが、この
Ｃｒ／Ａｌ制御容量用電極４０とＩＴＯ副画素電極３８
ａ、３８ｂのとの間にそれぞれ制御容量Ｃ１、Ｃ２を形
成している点は共通する。
【００３５】従って、上記第１の実施例の場合と同様
に、ＩＴＯ副画素電極３８ａ、３８ｂに異なる電圧を印
加し、これらを合成した画素電極３８の階調表示におけ
る視角依存性を改善し、より高い画質の表示を得ること
ができる。また、開口率を損なわないことや、Ｃｒ／Ａ
ｌ制御容量用電極４０が遮光効果を発揮することの同様
である。
に、ＩＴＯ副画素電極３８ａ、３８ｂに異なる電圧を印
加し、これらを合成した画素電極３８の階調表示におけ
る視角依存性を改善し、より高い画質の表示を得ること
ができる。また、開口率を損なわないことや、Ｃｒ／Ａ
ｌ制御容量用電極４０が遮光効果を発揮することの同様
である。
【００３６】更に、このＣｒ／Ａｌ制御容量用電極４０
はＣｒ／Ａｌゲート電極２４と同一工程において同一マ
スクを用いて同時に形成されるため、工程数、マスク数
を増やす必要がないというプロセス上の利点を有してい
ることも共通する。以上、第１及び第２の実施例は、ス
タガー型ＴＦＴをもつアクティブマトリクス液晶表示装
置の場合である。
はＣｒ／Ａｌゲート電極２４と同一工程において同一マ
スクを用いて同時に形成されるため、工程数、マスク数
を増やす必要がないというプロセス上の利点を有してい
ることも共通する。以上、第１及び第２の実施例は、ス
タガー型ＴＦＴをもつアクティブマトリクス液晶表示装
置の場合である。
【００３７】次に、本発明の第３の実施例による逆スタ
ガー型ＴＦＴをもつアクティブマトリクス液晶表示装置
を、図１０を用いて説明する。図１０（ａ）は第３の実
施例による逆スタガー型ＴＦＴをもつアクティブマトリ
クス液晶表示装置を示す平面図、図１０（ｂ）はそのＡ
−Ａ′線断面図である。なお、上記図１及び図２のアク
ティブマトリクス液晶表示装置と同一の構成要素には同
一の符号を付して説明を省略する。
ガー型ＴＦＴをもつアクティブマトリクス液晶表示装置
を、図１０を用いて説明する。図１０（ａ）は第３の実
施例による逆スタガー型ＴＦＴをもつアクティブマトリ
クス液晶表示装置を示す平面図、図１０（ｂ）はそのＡ
−Ａ′線断面図である。なお、上記図１及び図２のアク
ティブマトリクス液晶表示装置と同一の構成要素には同
一の符号を付して説明を省略する。
【００３８】透明絶縁性基板１０上に、Ａｌ／Ｔｉから
なるＡｌ／Ｔｉゲート電極４２、このＡｌ／Ｔｉゲート
電極４２に接続するＡｌ／Ｔｉゲートバスライン４４及
びＡｌ／Ｔｉ制御容量用電極４６が形成され、これら透
明絶縁性基板１０、Ａｌ／Ｔｉゲート電極４２、Ａｌ／
Ｔｉゲートバスライン４４及びＡｌ／Ｔｉ制御容量用電
極４６上には、ＳｉＮゲート絶縁膜２２が形成されてい
る。
なるＡｌ／Ｔｉゲート電極４２、このＡｌ／Ｔｉゲート
電極４２に接続するＡｌ／Ｔｉゲートバスライン４４及
びＡｌ／Ｔｉ制御容量用電極４６が形成され、これら透
明絶縁性基板１０、Ａｌ／Ｔｉゲート電極４２、Ａｌ／
Ｔｉゲートバスライン４４及びＡｌ／Ｔｉ制御容量用電
極４６上には、ＳｉＮゲート絶縁膜２２が形成されてい
る。
【００３９】また、このＡｌ／Ｔｉゲート電極４２上に
は、ＳｉＮゲート絶縁膜２２を介してａ−Ｓｉ活性層１
８が形成され、このａ−Ｓｉ活性層１８及びＳｉＮゲー
ト絶縁膜２２上には、Ｔｉ／Ａｌソース電極４８及びＴ
ｉ／Ａｌドレイン電極５０が相対して形成され、逆スタ
ガー型ＴＦＴ５２を構成している。また、ＳｉＮゲート
絶縁膜２２上には、ＩＴＯ副画素電極３８ａ、３８ｂが
形成されている。このＩＴＯ副画素電極３８ａは、ＴＦ
Ｔ５２のＴｉ／Ａｌドレイン電極５０に接続されてお
り、またＩＴＯ副画素電極３８ｂは、Ａｌ／Ｔｉ制御容
量用電極４６とＳｉＮゲート絶縁膜２２とで構成される
制御容量を介してＩＴＯ副画素電極３８ａに接続されて
おり、これらＩＴＯ副画素電極３８ａ、３８ｂにより、
画素電極３８を構成している。
は、ＳｉＮゲート絶縁膜２２を介してａ−Ｓｉ活性層１
８が形成され、このａ−Ｓｉ活性層１８及びＳｉＮゲー
ト絶縁膜２２上には、Ｔｉ／Ａｌソース電極４８及びＴ
ｉ／Ａｌドレイン電極５０が相対して形成され、逆スタ
ガー型ＴＦＴ５２を構成している。また、ＳｉＮゲート
絶縁膜２２上には、ＩＴＯ副画素電極３８ａ、３８ｂが
形成されている。このＩＴＯ副画素電極３８ａは、ＴＦ
Ｔ５２のＴｉ／Ａｌドレイン電極５０に接続されてお
り、またＩＴＯ副画素電極３８ｂは、Ａｌ／Ｔｉ制御容
量用電極４６とＳｉＮゲート絶縁膜２２とで構成される
制御容量を介してＩＴＯ副画素電極３８ａに接続されて
おり、これらＩＴＯ副画素電極３８ａ、３８ｂにより、
画素電極３８を構成している。
【００４０】そしてＡｌ／Ｔｉ制御容量用電極４６が、
ＳｉＮゲート絶縁膜２２を介して、ＩＴＯ副画素電極３
８ａ、３８ｂの隣接する周辺部の３μｍ幅、その余の周
辺部の４μｍ幅、ＩＴＯ副画素電極３８ａ、３８ｂ間の
４μｍ幅の隙間と重なっている点に本実施例の特徴があ
る。更に、図示はしないが、Ｔｉ／Ａｌソース電極４
８、このＴｉ／Ａｌソース電極４８に接続するＴｉ／Ａ
ｌソースバスライン５４、Ｔｉ／Ａｌドレイン電極５
０、画素電極３８及びＳｉＮゲート絶縁膜２２上には、
液晶を介して、透明絶縁性基板１０に相対する透明絶縁
性対向基板が設けられており、この透明絶縁性対向基板
上の液晶側には、画素電極３８に相対する対向電極が設
けられている。
ＳｉＮゲート絶縁膜２２を介して、ＩＴＯ副画素電極３
８ａ、３８ｂの隣接する周辺部の３μｍ幅、その余の周
辺部の４μｍ幅、ＩＴＯ副画素電極３８ａ、３８ｂ間の
４μｍ幅の隙間と重なっている点に本実施例の特徴があ
る。更に、図示はしないが、Ｔｉ／Ａｌソース電極４
８、このＴｉ／Ａｌソース電極４８に接続するＴｉ／Ａ
ｌソースバスライン５４、Ｔｉ／Ａｌドレイン電極５
０、画素電極３８及びＳｉＮゲート絶縁膜２２上には、
液晶を介して、透明絶縁性基板１０に相対する透明絶縁
性対向基板が設けられており、この透明絶縁性対向基板
上の液晶側には、画素電極３８に相対する対向電極が設
けられている。
【００４１】こうして、画素電極３８がＩＴＯ副画素電
極３８ａとＩＴＯ副画素電極３８ｂとに分割された１ド
ット１１０μｍ×３３０μｍのセルが配置されたアクテ
ィブマトリクス液晶表示装置が構成されている。このよ
うに本実施例によれば、間にＳｉＮゲート絶縁膜２２を
挟んだＩＴＯ副画素電極３８ａ、３８ｂとＡｌ／Ｔｉ制
御容量用電極４６との重なり部に制御容量Ｃ１、Ｃ２を
生じる構成は、上記第１の実施例におけるＣｒ制御容量
用電極１４がＡｌ／Ｔｉ制御容量用電極４６に、ＳｉＮ
絶縁膜１６がＳｉＮゲート絶縁膜２２にそれぞれ置き換
わったものである。
極３８ａとＩＴＯ副画素電極３８ｂとに分割された１ド
ット１１０μｍ×３３０μｍのセルが配置されたアクテ
ィブマトリクス液晶表示装置が構成されている。このよ
うに本実施例によれば、間にＳｉＮゲート絶縁膜２２を
挟んだＩＴＯ副画素電極３８ａ、３８ｂとＡｌ／Ｔｉ制
御容量用電極４６との重なり部に制御容量Ｃ１、Ｃ２を
生じる構成は、上記第１の実施例におけるＣｒ制御容量
用電極１４がＡｌ／Ｔｉ制御容量用電極４６に、ＳｉＮ
絶縁膜１６がＳｉＮゲート絶縁膜２２にそれぞれ置き換
わったものである。
【００４２】従って、上記第１の実施例の場合と同様
に、ＩＴＯ副画素電極３８ａ、３８ｂに異なる電圧を印
加し、これらを合成した画素電極３８の階調表示におけ
る視角依存性を改善し、より高い画質の表示を得ること
ができる。また、開口率を損なわないことや、Ａｌ／Ｔ
ｉ制御容量用電極４６が遮光効果を発揮することの同様
である。
に、ＩＴＯ副画素電極３８ａ、３８ｂに異なる電圧を印
加し、これらを合成した画素電極３８の階調表示におけ
る視角依存性を改善し、より高い画質の表示を得ること
ができる。また、開口率を損なわないことや、Ａｌ／Ｔ
ｉ制御容量用電極４６が遮光効果を発揮することの同様
である。
【００４３】更に、このＡｌ／Ｔｉ制御容量用電極４６
はＡｌ／Ｔｉゲート電極４２と同一工程において同一マ
スクを用いて同時に形成されるため、工程数、マスク数
を増やす必要がないというプロセス上の利点を有してい
ることも共通する。
はＡｌ／Ｔｉゲート電極４２と同一工程において同一マ
スクを用いて同時に形成されるため、工程数、マスク数
を増やす必要がないというプロセス上の利点を有してい
ることも共通する。
【００４４】
【発明の効果】以上のように本発明によれば、複数の副
画素電極の周辺部と金属膜層からなる制御容量用電極と
が絶縁膜を介して重なって制御容量を形成していること
により、開口率を損なうことはなく、各副画素電極間の
漏れ光を遮断する遮光効果を奏することができる。ま
た、制御容量用電極は遮光膜層又はゲート電極と同一工
程において同時に形成することができるため、工程数等
を増加させることなく制御容量を付加することができ
る。
画素電極の周辺部と金属膜層からなる制御容量用電極と
が絶縁膜を介して重なって制御容量を形成していること
により、開口率を損なうことはなく、各副画素電極間の
漏れ光を遮断する遮光効果を奏することができる。ま
た、制御容量用電極は遮光膜層又はゲート電極と同一工
程において同時に形成することができるため、工程数等
を増加させることなく制御容量を付加することができ
る。
【００４５】従って、開口率を減少させることなく容易
に制御容量を付加することができるため、階調表示にお
ける視角依存性を改善し、より高い画質の表示を得るこ
とができる。
に制御容量を付加することができるため、階調表示にお
ける視角依存性を改善し、より高い画質の表示を得るこ
とができる。
【図１】本発明の第１の実施例によるアクティブマトリ
クス液晶表示装置を示す平面図である。
クス液晶表示装置を示す平面図である。
【図２】図１のアクティブマトリクス液晶表示装置のＡ
−Ａ′線断面図である。
−Ａ′線断面図である。
【図３】図１のアクティブマトリクス液晶表示装置の制
御容量を示す等価回路図である。
御容量を示す等価回路図である。
【図４】図１及び図２に示すアクティブマトリクス液晶
表示装置の製造方法を説明するための工程平面図及び工
程断面図（その１）である。
表示装置の製造方法を説明するための工程平面図及び工
程断面図（その１）である。
【図５】図１及び図２に示すアクティブマトリクス液晶
表示装置の製造方法を説明するための工程平面図及び工
程断面図（その２）である。
表示装置の製造方法を説明するための工程平面図及び工
程断面図（その２）である。
【図６】図１及び図２に示すアクティブマトリクス液晶
表示装置の製造方法を説明するための工程平面図及び工
程断面図（その３）である。
表示装置の製造方法を説明するための工程平面図及び工
程断面図（その３）である。
【図７】図１及び図２に示すアクティブマトリクス液晶
表示装置の製造方法を説明するための工程平面図及び工
程断面図（その４）である。
表示装置の製造方法を説明するための工程平面図及び工
程断面図（その４）である。
【図８】図１及び図２に示すアクティブマトリクス液晶
表示装置の製造方法を説明するための工程平面図及び工
程断面図（その５）である。
表示装置の製造方法を説明するための工程平面図及び工
程断面図（その５）である。
【図９】本発明の第２の実施例によるアクティブマトリ
クス液晶表示装置を示す断面図である。
クス液晶表示装置を示す断面図である。
【図１０】本発明の第３の実施例によるアクティブマト
リクス液晶表示装置を示す平面図及び断面図である。
リクス液晶表示装置を示す平面図及び断面図である。
【図１１】従来のアクティブマトリクス液晶表示装置の
画素部を示す模式図である。
画素部を示す模式図である。
１０…透明絶縁性基板 １２…Ｃｒ遮光膜層 １４…Ｃｒ制御容量用電極 １６…ＳｉＮ絶縁膜 １８…ａ−Ｓｉ活性層 ２０…ＳｉＮチャネル保護膜 ２２…ＳｉＮゲート絶縁膜 ２４…Ｃｒ／Ａｌゲート電極 ２６…Ｃｒ／Ａｌゲートバスライン ２８…ＴＦＴ ３０…ソース ３２…ＩＴＯソース配線層 ３４…Ｍｏ／Ａｌソースバスライン ３６…ドレイン ３８ａ、３８ｂ…ＩＴＯ副画素電極 ３８…画素電極 ４０…Ｃｒ／Ａｌ制御容量用電極 ４２…Ａｌ／Ｔｉゲート電極 ４４…Ａｌ／Ｔｉゲートバスライン ４６…Ａｌ／Ｔｉ制御容量用電極 ４８…Ｔｉ／Ａｌソース電極 ５０…Ｔｉ／Ａｌドレイン電極 ５２…ＴＦＴ ５４…Ｔｉ／Ａｌソースバスライン ６０…ソース ６２…ドレイン ６４…ゲート ６６…ＴＦＴ ６８ａ、６８ｂ、６８ｃ、６８ｄ…ＩＴＯ制御容量用電
極 ７０…絶縁膜 ７２ａ、７２ｂ、７２ｃ、７２ｄ…ＩＴＯ副画素電極
極 ７０…絶縁膜 ７２ａ、７２ｂ、７２ｃ、７２ｄ…ＩＴＯ副画素電極
Claims (5)
- 【請求項１】 ソース、ドレイン、活性層、ゲート絶縁
膜及びゲートからなる薄膜トランジスタと、前記ドレイ
ンに接続された画素電極と、液晶を挟んで前記画素電極
と対向して設けられた対向電極とを有する液晶表示装置
において、 前記画素電極が、複数の副画素電極に分割されており、 前記複数の副画素電極の周辺部の上方又は下方に、絶縁
膜を介して、金属膜層からなる制御容量用電極が形成さ
れており、 前記複数の副画素電極と前記制御容量用電極との間に制
御容量が形成されていることを特徴とする液晶表示装
置。 - 【請求項２】 請求項１記載の液晶表示装置において、 前記制御容量用電極が、前記絶縁膜を介して、前記複数
の副画素電極のほぼ全周辺部及び前記複数の副画素電極
間の隙間と重なっていることを特徴とする液晶表示装
置。 - 【請求項３】 透明絶縁性基板上に第１の金属膜層を堆
積した後、前記第１の金属膜層を所定の形状にパターニ
ングして、制御容量用電極と同時に薄膜トランジスタへ
の光の入射を遮断する遮光膜層を形成する工程と、 全面に第１の絶縁膜及び透明導電層を順に堆積した後、
前記透明導電層を所定の形状にパターニングして、前記
遮光膜層上方にソース、ドレインを形成すると同時に、
前記制御容量用電極上方に周辺部が重なる複数の副画素
電極からなる画素電極を形成する工程と、 前記ソースと前記ドレインとに挟まれた活性層を形成す
る工程と、 全面に第２の絶縁膜及び第２の金属膜層を順に堆積した
後、前記第２の金属膜層を所定の形状にパターニングし
て、前記活性層上方にゲート電極を形成する工程とを有
し、 前記第１の絶縁膜を介して設けられた前記複数の副画素
電極と前記制御容量用電極との間に制御容量を形成する
ことを特徴とする液晶表示装置の製造方法。 - 【請求項４】 透明絶縁性基板上に第１の金属膜層を堆
積した後、前記第１の金属膜層を所定の形状にパターニ
ングして、遮光膜層を形成する工程と、 全面に第１の絶縁膜及び透明導電層を順に堆積した後、
前記透明導電層を所定の形状にパターニングして、前記
遮光膜層上方にソース、ドレインを形成すると同時に、
複数の副画素電極からなる画素電極を形成する工程と、 前記ソースと前記ドレインとに挟まれた活性層を形成す
る工程と、 全面に第２の絶縁膜及び第２の金属膜層を順に堆積した
後、前記第２の金属膜層を所定の形状にパターニングし
て、前記活性層上方にゲート電極を形成すると同時に、
前記複数の副画素電極の周辺部の上方に制御容量用電極
を形成する工程とを有し、 前記第２の絶縁膜を介して設けられた前記複数の副画素
電極と前記制御容量用電極との間に制御容量を形成する
ことを特徴とする液晶表示装置の製造方法。 - 【請求項５】 透明絶縁性基板上に金属膜層を堆積した
後、前記金属膜層を所定の形状にパターニングして、ゲ
ート電極と同時に制御容量用電極を形成する工程と、 前記ゲート電極及び前記制御容量用電極上に、ゲート絶
縁膜を形成する工程と、 前記ゲート絶縁膜上に活性層を形成した後、前記活性層
に接続するソース及びドレインを相対して形成する工程
と、 前記ゲート絶縁膜上に、周辺部が前記制御容量用電極と
重なる複数の副画素電極からなる画素電極を透明導電層
を用いて形成する工程と、 前記ゲート絶縁膜を介して設けられた前記複数の副画素
電極と前記制御容量用電極との間に制御容量を形成する
ことを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9559192A JP3081357B2 (ja) | 1992-04-15 | 1992-04-15 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9559192A JP3081357B2 (ja) | 1992-04-15 | 1992-04-15 | 液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05289108A true JPH05289108A (ja) | 1993-11-05 |
| JP3081357B2 JP3081357B2 (ja) | 2000-08-28 |
Family
ID=14141826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9559192A Expired - Fee Related JP3081357B2 (ja) | 1992-04-15 | 1992-04-15 | 液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3081357B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728091A (ja) * | 1993-07-14 | 1995-01-31 | Nec Corp | 液晶表示装置 |
| EP0685756A2 (en) | 1994-05-31 | 1995-12-06 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display unit with a plurality of subpixels |
| WO1997000463A1 (fr) * | 1995-06-16 | 1997-01-03 | Seiko Epson Corporation | Dispositif d'affichage a cristaux liquides, son procede de fabrication, et appareil electronique |
| WO1997034190A1 (fr) * | 1996-03-12 | 1997-09-18 | Seiko Epson Corporation | Dispositif d'affichage a cristaux liquides |
| JPH09269509A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶表示素子及びその製造方法 |
| JP2003140172A (ja) * | 2001-08-22 | 2003-05-14 | Advanced Display Inc | 液晶表示装置および液晶表示装置の製造方法 |
| JP2005062872A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板 |
| US6950160B2 (en) | 2000-08-11 | 2005-09-27 | Sharp Kabushiki Kaisha | Liquid crystal display device with domains formed over solid and open portions of an electrode |
| KR100580387B1 (ko) * | 1998-09-24 | 2007-03-02 | 삼성전자주식회사 | 액정 표시 장치 |
| US7375781B2 (en) | 2003-12-24 | 2008-05-20 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US7379137B2 (en) | 2004-02-02 | 2008-05-27 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US7486343B2 (en) * | 2004-04-08 | 2009-02-03 | Samsung Electronics Co., Ltd. | TFT array panel having a two-portion coupling electrode extending from drain electrode in different directions with first portion extending along a gap between two overlapping subpixel electrodes thereon and second portion extending in same direction as data line |
| US7499129B2 (en) * | 2004-08-04 | 2009-03-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and LCD having plural red, green and blue pixels in which each color pixel includes first and second subpixel electrodes having different voltage/area ratios with respect to each other and for each color pixel |
| US7656465B2 (en) | 2001-09-07 | 2010-02-02 | Sharp Kabushiki Kaisha | Liquid crystal display and method of manufacturing the same |
| JP2010044419A (ja) * | 2003-01-03 | 2010-02-25 | Samsung Electronics Co Ltd | 多重ドメイン液晶表示装置用薄膜トランジスタ表示板 |
| JP2010160493A (ja) * | 2006-02-06 | 2010-07-22 | Sharp Corp | アクティブマトリクス基板、液晶表示装置、テレビジョン受像機 |
| JP2011028295A (ja) * | 2003-06-10 | 2011-02-10 | Samsung Electronics Co Ltd | 液晶表示装置 |
| US8159432B2 (en) | 2005-09-22 | 2012-04-17 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| WO2012111522A1 (ja) * | 2011-02-16 | 2012-08-23 | シャープ株式会社 | アクティブマトリクス基板、表示パネル、表示装置、及びテレビ受信装置 |
-
1992
- 1992-04-15 JP JP9559192A patent/JP3081357B2/ja not_active Expired - Fee Related
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728091A (ja) * | 1993-07-14 | 1995-01-31 | Nec Corp | 液晶表示装置 |
| US5748276A (en) * | 1994-05-31 | 1998-05-05 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display unit with a plurality of subpixels |
| EP0685756A2 (en) | 1994-05-31 | 1995-12-06 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display unit with a plurality of subpixels |
| US5610739A (en) * | 1994-05-31 | 1997-03-11 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display unit with a plurality of subpixels |
| WO1997000463A1 (fr) * | 1995-06-16 | 1997-01-03 | Seiko Epson Corporation | Dispositif d'affichage a cristaux liquides, son procede de fabrication, et appareil electronique |
| US6078367A (en) * | 1995-06-16 | 2000-06-20 | Seiko Epson Corporation | Liquid crystal display with sub-pixel electrodes, and control capacitor electrodes forming control capacitors |
| WO1997034190A1 (fr) * | 1996-03-12 | 1997-09-18 | Seiko Epson Corporation | Dispositif d'affichage a cristaux liquides |
| JPH09269509A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶表示素子及びその製造方法 |
| KR100580387B1 (ko) * | 1998-09-24 | 2007-03-02 | 삼성전자주식회사 | 액정 표시 장치 |
| US6950160B2 (en) | 2000-08-11 | 2005-09-27 | Sharp Kabushiki Kaisha | Liquid crystal display device with domains formed over solid and open portions of an electrode |
| JP2003140172A (ja) * | 2001-08-22 | 2003-05-14 | Advanced Display Inc | 液晶表示装置および液晶表示装置の製造方法 |
| US7656465B2 (en) | 2001-09-07 | 2010-02-02 | Sharp Kabushiki Kaisha | Liquid crystal display and method of manufacturing the same |
| JP2010044419A (ja) * | 2003-01-03 | 2010-02-25 | Samsung Electronics Co Ltd | 多重ドメイン液晶表示装置用薄膜トランジスタ表示板 |
| USRE44166E1 (en) | 2003-01-03 | 2013-04-23 | Samsung Display Co., Ltd. | Thin film transistor panel for liquid crystal display |
| JP2011028295A (ja) * | 2003-06-10 | 2011-02-10 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2005062872A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板 |
| US7978296B2 (en) | 2003-08-13 | 2011-07-12 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor substrate therefor |
| US7375781B2 (en) | 2003-12-24 | 2008-05-20 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US7379137B2 (en) | 2004-02-02 | 2008-05-27 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US7486343B2 (en) * | 2004-04-08 | 2009-02-03 | Samsung Electronics Co., Ltd. | TFT array panel having a two-portion coupling electrode extending from drain electrode in different directions with first portion extending along a gap between two overlapping subpixel electrodes thereon and second portion extending in same direction as data line |
| US7499129B2 (en) * | 2004-08-04 | 2009-03-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and LCD having plural red, green and blue pixels in which each color pixel includes first and second subpixel electrodes having different voltage/area ratios with respect to each other and for each color pixel |
| US8159432B2 (en) | 2005-09-22 | 2012-04-17 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2010160493A (ja) * | 2006-02-06 | 2010-07-22 | Sharp Corp | アクティブマトリクス基板、液晶表示装置、テレビジョン受像機 |
| WO2012111522A1 (ja) * | 2011-02-16 | 2012-08-23 | シャープ株式会社 | アクティブマトリクス基板、表示パネル、表示装置、及びテレビ受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3081357B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8976328B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR100870701B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP3081357B2 (ja) | 液晶表示装置及びその製造方法 | |
| US20120094413A1 (en) | Liquid crystal display apparatus and method of manufacturing the same | |
| KR101848827B1 (ko) | 액정표시장치 | |
| JPH11133450A (ja) | 液晶表示装置及びその製造方法 | |
| JP2015049426A (ja) | 液晶表示装置 | |
| KR101980774B1 (ko) | 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법 | |
| KR101980773B1 (ko) | 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법 | |
| JPH1039336A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20110216272A1 (en) | Electro-optical display apparatus | |
| KR101109978B1 (ko) | 고개구율 액정표시소자 | |
| US6885416B2 (en) | Flat panel display with a non-matrix light shielding structure | |
| JP2004219991A (ja) | 表示装置用基板およびこれを有する液晶表示装置 | |
| KR20090054210A (ko) | 액정표시장치의 어레이 기판 및 그의 제조 방법 | |
| US8017947B2 (en) | Thin film transistor array panel, display device including the same, and method thereof | |
| JPH1096949A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH1082996A (ja) | 液晶表示パネル | |
| JP2536766B2 (ja) | アクティブマトリックス型表示素子 | |
| JPH1152418A (ja) | 液晶表示装置 | |
| JP2001228491A (ja) | 液晶表示装置 | |
| JP2006154080A (ja) | 液晶表示装置 | |
| JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR101264715B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| JP2007017756A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
| LAPS | Cancellation because of no payment of annual fees |