JPH05283424A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05283424A JPH05283424A JP4081840A JP8184092A JPH05283424A JP H05283424 A JPH05283424 A JP H05283424A JP 4081840 A JP4081840 A JP 4081840A JP 8184092 A JP8184092 A JP 8184092A JP H05283424 A JPH05283424 A JP H05283424A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- ions
- implanted
- gate electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＮチャンネルＭＯＳトランジスタのパンチス
ルーを抑制すること。 【構成】 一導電型の半導体基板にしきい値電圧Ｖthを
調整するためのイオンを注入した後、高エネルギーでイ
オン注入により低濃度の一導電型の領域を形成し、ゲー
ト電極を形成し、その後、これをマスクに低濃度の一導
電型の層と、低濃度の逆導電型の層とを形成し、その
後、高濃度の逆導電型のソース／ドレインを形成した。 【効果】 パンチスルーを抑制できるとともに、しきい
値電圧Ｖthの制御性及びチャンネルの移動度を確保で
き、その結果、高信頼性の微細トランジスタが得られ
る。しかもチャンネル近傍のソース／ドレイン周辺は高
濃度とならないため、ホットキャリアの信頼性の劣化を
少なくできる。
ルーを抑制すること。 【構成】 一導電型の半導体基板にしきい値電圧Ｖthを
調整するためのイオンを注入した後、高エネルギーでイ
オン注入により低濃度の一導電型の領域を形成し、ゲー
ト電極を形成し、その後、これをマスクに低濃度の一導
電型の層と、低濃度の逆導電型の層とを形成し、その
後、高濃度の逆導電型のソース／ドレインを形成した。 【効果】 パンチスルーを抑制できるとともに、しきい
値電圧Ｖthの制御性及びチャンネルの移動度を確保で
き、その結果、高信頼性の微細トランジスタが得られ
る。しかもチャンネル近傍のソース／ドレイン周辺は高
濃度とならないため、ホットキャリアの信頼性の劣化を
少なくできる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関するものである。さらに詳しくは、ＭＯＳ型トラ
ンジスタの製造方法に関するものである。
法に関するものである。さらに詳しくは、ＭＯＳ型トラ
ンジスタの製造方法に関するものである。
【０００２】
【従来の技術】図６に従来のＭＯＳ型トランジスタとし
てよく知られるＬＤＤ型トランジスタの一例を示す。製
造方法は以下のとおりである。図６において、（１）Ｐ
型基板１上に酸化膜１０を形成し、（２）酸化膜１０を
通してしきい値電圧Ｖth調整用のイオン２を注入し、
（３）ゲート電極４をパターン形成し、（４）ゲート電
極４をマスクとしてＮ型不純物をイオン注入してＮ- 層
６を形成し、（５）ゲート電極４にサイドウォール７を
形成し、（６）これをマスクとして、Ｎ型イオンを注入
してソース／ドレイン８を形成し、トランジスタを作成
していた。
てよく知られるＬＤＤ型トランジスタの一例を示す。製
造方法は以下のとおりである。図６において、（１）Ｐ
型基板１上に酸化膜１０を形成し、（２）酸化膜１０を
通してしきい値電圧Ｖth調整用のイオン２を注入し、
（３）ゲート電極４をパターン形成し、（４）ゲート電
極４をマスクとしてＮ型不純物をイオン注入してＮ- 層
６を形成し、（５）ゲート電極４にサイドウォール７を
形成し、（６）これをマスクとして、Ｎ型イオンを注入
してソース／ドレイン８を形成し、トランジスタを作成
していた。
【０００３】
【発明が解決しようとする課題】従来の技術では、トラ
ンジスタの微細化に伴ない、パンチスルーを押さえるた
めに、Ｐ型基板（あるいはウエル）の濃度全体を上げる
必要があった。しかしながら上記方法では、Ｖthが上昇
したり、チャンネル領域全体のモビリティ（易動度）の
低下、ホットキャリアの信頼性の低下という問題があっ
た。
ンジスタの微細化に伴ない、パンチスルーを押さえるた
めに、Ｐ型基板（あるいはウエル）の濃度全体を上げる
必要があった。しかしながら上記方法では、Ｖthが上昇
したり、チャンネル領域全体のモビリティ（易動度）の
低下、ホットキャリアの信頼性の低下という問題があっ
た。
【０００４】
【課題を解決するための手段】かくしてこの発明によれ
ば、ＭＯＳ型Ｎｃｈトランジスタの製造方法に関する
（１）一導電型の半導体基板上に酸化膜を形成し、
（２）その酸化膜を通して、半導体基板内の浅い部分に
しきい値電圧調整用のイオン注入を施して浅い注入領域
を形成し、（３）続いて、半導体基板内の深い部分に一
導電型のイオンを注入して深い注入領域を形成し、
（４）続いて、酸化膜上にゲート電極をパターン形成
し、（５）そのゲート電極をマスクとして、一導電型の
イオンを注入し、（６）さらに、ゲート電極をマスクと
して、一導電型とは反対の逆導電型のイオンを注入し、
（７）続いて、ゲート電極にサイドウォールを形成した
後これをマスクとしてさらに一導電型とは反対の逆導電
型のイオンを注入してソース／ドレインを形成すること
よりなる半導体装置の製造方法が提供される。
ば、ＭＯＳ型Ｎｃｈトランジスタの製造方法に関する
（１）一導電型の半導体基板上に酸化膜を形成し、
（２）その酸化膜を通して、半導体基板内の浅い部分に
しきい値電圧調整用のイオン注入を施して浅い注入領域
を形成し、（３）続いて、半導体基板内の深い部分に一
導電型のイオンを注入して深い注入領域を形成し、
（４）続いて、酸化膜上にゲート電極をパターン形成
し、（５）そのゲート電極をマスクとして、一導電型の
イオンを注入し、（６）さらに、ゲート電極をマスクと
して、一導電型とは反対の逆導電型のイオンを注入し、
（７）続いて、ゲート電極にサイドウォールを形成した
後これをマスクとしてさらに一導電型とは反対の逆導電
型のイオンを注入してソース／ドレインを形成すること
よりなる半導体装置の製造方法が提供される。
【０００５】この発明は、例えばＮ型ＭＯＳトランジス
タを形成するに際して、Ｐ型イオン（ボロンイオン）の
チャンネル領域への深い注入と、ゲート電極をマスクと
して、ソース／ドレイン領域へのＮ型イオン（ヒ素イオ
ン）とＰ型イオン（ボロンイオン）の注入との組み合わ
せにより、チャンネル領域は濃度の低いＰ- 層とし、し
きい値電圧Ｖthに影響のない深い部分のみ、ソース／ド
レイン周囲の濃度を上げるようにしたので、パンチスル
ーを抑制できる。
タを形成するに際して、Ｐ型イオン（ボロンイオン）の
チャンネル領域への深い注入と、ゲート電極をマスクと
して、ソース／ドレイン領域へのＮ型イオン（ヒ素イオ
ン）とＰ型イオン（ボロンイオン）の注入との組み合わ
せにより、チャンネル領域は濃度の低いＰ- 層とし、し
きい値電圧Ｖthに影響のない深い部分のみ、ソース／ド
レイン周囲の濃度を上げるようにしたので、パンチスル
ーを抑制できる。
【０００６】
【作用】一導電型の半導体基板（又はウエル）にしきい
値電圧Ｖthを調整するためのイオンを注入した後、高エ
ネルギーでイオン注入により低濃度の一導電型の領域を
形成し、ゲート電極を形成し、その後、これをマスクに
低濃度の一導電型の層と、低濃度の逆導電型の層とを形
成し、その後、高濃度の逆導電型のソース／ドレインを
形成したことから、チャンネル領域を干渉しない形でソ
ース／ドレイン近傍の半導体基板（又はウエル）の濃度
を高くでき、それによってパンチスルーを抑制できる。
しかもチャンネル近傍のソース／ドレイン周辺は高濃度
とならないため、ホットキャリアの信頼性の劣化を少な
くできる。
値電圧Ｖthを調整するためのイオンを注入した後、高エ
ネルギーでイオン注入により低濃度の一導電型の領域を
形成し、ゲート電極を形成し、その後、これをマスクに
低濃度の一導電型の層と、低濃度の逆導電型の層とを形
成し、その後、高濃度の逆導電型のソース／ドレインを
形成したことから、チャンネル領域を干渉しない形でソ
ース／ドレイン近傍の半導体基板（又はウエル）の濃度
を高くでき、それによってパンチスルーを抑制できる。
しかもチャンネル近傍のソース／ドレイン周辺は高濃度
とならないため、ホットキャリアの信頼性の劣化を少な
くできる。
【０００７】
【実施例】図１〜図４は、この発明の方法の一実施例に
よるＮチャンネルＭＯＳトランジスタの製造工程を示
す。まず、図１に示すように、Ｐ型Ｓｉ基板１上を酸化
し、次に、この酸化膜１０を通じてＳｉ基板１の浅い部
分にしきい値電圧Ｖth調整用のイオンをドーズ量１×１
０12ｃｍ-2程度，３５ｋｅＶで注入して注入領域２を形
成し、次に、Ｓｉ基板１の深い部分にボロンイオンを１
００〜１５０ｋｅＶでドーズ量５×１０12ｃｍ-2程度注
入して注入領域３を形成する（図２参照）。
よるＮチャンネルＭＯＳトランジスタの製造工程を示
す。まず、図１に示すように、Ｐ型Ｓｉ基板１上を酸化
し、次に、この酸化膜１０を通じてＳｉ基板１の浅い部
分にしきい値電圧Ｖth調整用のイオンをドーズ量１×１
０12ｃｍ-2程度，３５ｋｅＶで注入して注入領域２を形
成し、次に、Ｓｉ基板１の深い部分にボロンイオンを１
００〜１５０ｋｅＶでドーズ量５×１０12ｃｍ-2程度注
入して注入領域３を形成する（図２参照）。
【０００８】次にゲート電極４をパターン形成した後、
ボロンイオンを２０ｋｅＶ，５×１０12ｃｍ-2程度、ゲ
ート電極４をマスクとして注入し、Ｐ- 層５を形成した
後、同様にリンイオンを３０ｋｅＶ，２×１０12ｃｍ-2
程度で注入し、Ｎ- 層６を形成する（図３参照）。然る
のち、ゲート電極４にサイドウォール７を形成後これを
マスクとしてヒ素イオンを３０ｋｅＶ，２×１０13ｃｍ
-2程度注入し、ソース／ドレインとなるＮ+ 層８を形成
する（図４参照）。
ボロンイオンを２０ｋｅＶ，５×１０12ｃｍ-2程度、ゲ
ート電極４をマスクとして注入し、Ｐ- 層５を形成した
後、同様にリンイオンを３０ｋｅＶ，２×１０12ｃｍ-2
程度で注入し、Ｎ- 層６を形成する（図３参照）。然る
のち、ゲート電極４にサイドウォール７を形成後これを
マスクとしてヒ素イオンを３０ｋｅＶ，２×１０13ｃｍ
-2程度注入し、ソース／ドレインとなるＮ+ 層８を形成
する（図４参照）。
【０００９】以上の工程により、図５の如く、深い注入
領域３を形成するために行ったボロンのイオン注入とソ
ース／ドレイン８周辺のＰ- 層５を形成するために行っ
たボロンイオンの注入との組み合わせにより、ソース／
ドレインとしてのＮ+ 層８の周辺が、チャンネル領域以
外で濃度の高いＰ層９となる構造を実現できる。すなわ
ち、ソース／ドレインであるＮ+ 層８周辺の濃度の高い
Ｐ層９によりパンチスルーが抑制され、かつ該Ｐ層９が
チャンネル領域とのオーバーラップをさけて形成されて
いるため、しきい値電圧Ｖthの制御性及びチャンネルの
移動度も確保できる結果、高信頼性の微細トランジスタ
が得られる。
領域３を形成するために行ったボロンのイオン注入とソ
ース／ドレイン８周辺のＰ- 層５を形成するために行っ
たボロンイオンの注入との組み合わせにより、ソース／
ドレインとしてのＮ+ 層８の周辺が、チャンネル領域以
外で濃度の高いＰ層９となる構造を実現できる。すなわ
ち、ソース／ドレインであるＮ+ 層８周辺の濃度の高い
Ｐ層９によりパンチスルーが抑制され、かつ該Ｐ層９が
チャンネル領域とのオーバーラップをさけて形成されて
いるため、しきい値電圧Ｖthの制御性及びチャンネルの
移動度も確保できる結果、高信頼性の微細トランジスタ
が得られる。
【００１０】
【発明の効果】以上のようにこの発明によれば、一導電
型の半導体基板上にこの導電型とは反対の逆導電型の高
濃度を有するソース・ドレインを形成する際に、その周
辺に、比較的濃度の高い一導電型の層を形成したので、
パンチスルーを抑制でき、かつ上記濃度の高い層がチャ
ンネル領域とのオーバーラップをさけて形成されている
ことから、しきい値電圧Ｖthの制御性及びチャンネルの
移動度を確保でき、その結果、高信頼性の微細トランジ
スタが得られる。しかもチャンネル近傍のソース／ドレ
イン周辺は高濃度とならないため、ホットキャリアの信
頼性の劣化を少なくできる。
型の半導体基板上にこの導電型とは反対の逆導電型の高
濃度を有するソース・ドレインを形成する際に、その周
辺に、比較的濃度の高い一導電型の層を形成したので、
パンチスルーを抑制でき、かつ上記濃度の高い層がチャ
ンネル領域とのオーバーラップをさけて形成されている
ことから、しきい値電圧Ｖthの制御性及びチャンネルの
移動度を確保でき、その結果、高信頼性の微細トランジ
スタが得られる。しかもチャンネル近傍のソース／ドレ
イン周辺は高濃度とならないため、ホットキャリアの信
頼性の劣化を少なくできる。
【図面の簡単な説明】
【図１】この発明の一実施例の製造工程の第１ステップ
を示す構成説明図である。
を示す構成説明図である。
【図２】上記実施例における製造工程の第２ステップを
示す構成説明図である。
示す構成説明図である。
【図３】上記実施例における製造工程の第３ステップを
示す構成説明図である。
示す構成説明図である。
【図４】上記実施例における製造工程の第４ステップを
示す構成説明図である。
示す構成説明図である。
【図５】上記実施例を用いて形成されたＬＤＤ型Ｎチャ
ンネルＭＯＳトランジスタの効果を説明するための構成
説明図である。
ンネルＭＯＳトランジスタの効果を説明するための構成
説明図である。
【図６】従来例を示す構成説明図である。
１ Ｐ型Ｓｉ基板（一導電型の半導体基板） ２ しきい値電圧Ｖth調整用注入領域 ３ 深いボロンイオン注入領域 ４ ゲート電極 ５ Ｐ- 層 ６ Ｎ- 層 ７ サイドウォール ８ ソース／ドレイン（Ｎ+ 層） ９ 比較的濃度の高いＰ層（比較的濃度の高い一導電型
の層） １０ 酸化膜
の層） １０ 酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7377−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｓ
Claims (1)
- 【請求項１】 （１）一導電型の半導体基板上に酸化膜
を形成し、 （２）その酸化膜を通して、半導体基板内の浅い部分に
しきい値電圧調整用のイオン注入を施して浅い注入領域
を形成し、 （３）続いて、半導体基板内の深い部分に一導電型のイ
オンを注入して深い注入領域を形成し、 （４）続いて、酸化膜上にゲート電極をパターン形成
し、 （５）そのゲート電極をマスクとして、一導電型のイオ
ンを注入し、 （６）さらに、ゲート電極をマスクとして、上記一導電
型とは反対の逆導電型のイオンを注入し、 （７）続いて、ゲート電極にサイドウォールを形成した
後これをマスクとしてさらに一導電型とは反対の逆導電
型のイオンを注入してソース／ドレインを形成すること
よりなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081840A JPH05283424A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081840A JPH05283424A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283424A true JPH05283424A (ja) | 1993-10-29 |
Family
ID=13757669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4081840A Pending JPH05283424A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283424A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486480A (en) * | 1991-05-15 | 1996-01-23 | North American Philips Corporation | Method of fabrication of protected programmable transistor with reduced parasitic capacitances |
| US6815525B2 (en) | 2000-12-07 | 2004-11-09 | Eastamn Chemical Company | Component introduction into manufacturing process through recirculation |
-
1992
- 1992-04-03 JP JP4081840A patent/JPH05283424A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486480A (en) * | 1991-05-15 | 1996-01-23 | North American Philips Corporation | Method of fabrication of protected programmable transistor with reduced parasitic capacitances |
| US6815525B2 (en) | 2000-12-07 | 2004-11-09 | Eastamn Chemical Company | Component introduction into manufacturing process through recirculation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5683927A (en) | Method of forming CMOS integrated circuitry | |
| JP3489871B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JP2697392B2 (ja) | 相補型半導体装置の製造方法 | |
| US6074924A (en) | Method of forming CMOS integrated circuitry | |
| US6709939B2 (en) | Method for fabricating semiconductor device | |
| US6218229B1 (en) | Method of fabricating semiconductor device having a dual-gate | |
| JPH0730107A (ja) | 高耐圧トランジスタ及びその製造方法 | |
| JP2790050B2 (ja) | 半導体装置の製造方法 | |
| US6476430B1 (en) | Integrated circuit | |
| JPH10135349A (ja) | Ｃｍｏｓ型半導体装置及びその製造方法 | |
| JPH05283424A (ja) | 半導体装置の製造方法 | |
| JPH02306663A (ja) | 半導体装置の製造方法 | |
| JPS63302562A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH05251697A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP3064445B2 (ja) | 相補型半導体装置の製造方法 | |
| KR100214535B1 (ko) | 엘디디 구조 모스 트랜지스터 제조방법 | |
| JP3110062B2 (ja) | 半導体装置の製造方法 | |
| JPH07297296A (ja) | 半導体装置の製造方法 | |
| JPH0964361A (ja) | 半導体装置の製造方法 | |
| JPH06196642A (ja) | 半導体装置及びその製造方法 | |
| JPH06151452A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2005005457A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11186549A (ja) | 半導体装置及びその製造方法 | |
| JPH04286358A (ja) | 半導体装置の製造方法 |