JPH05283417A - 半導体シリコンウェハース中の格子間酸素析出処理方法 - Google Patents
半導体シリコンウェハース中の格子間酸素析出処理方法Info
- Publication number
- JPH05283417A JPH05283417A JP7503592A JP7503592A JPH05283417A JP H05283417 A JPH05283417 A JP H05283417A JP 7503592 A JP7503592 A JP 7503592A JP 7503592 A JP7503592 A JP 7503592A JP H05283417 A JPH05283417 A JP H05283417A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor silicon
- thermal diffusion
- diffusion furnace
- furnace
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】半導体シリコンウェハース内部の酸素析出欠陥
密度を半導体シリコンウェハース間で均一にする事によ
り、リーク不良指数の安定化を図る。 【構成】熱拡散炉3を用いた半導体シリコンウェハース
1中の格子間酸素析出処理方法において、、高純度石英
ボート2に乗せた半導体シリコンウェハース1を熱拡散
炉3に、450±10℃の温度にて入出炉させる事によ
って、高純度石英ボート2に乗せた半導体シリコンウェ
ハース1の位置によって生じる650℃での熱履歴差を
解消する事により、半導体シリコンウェハース1内部に
存在する潜在欠陥密度を半導体シリコンウェハース間
(例、CとD)で均一にする事が出来る。
密度を半導体シリコンウェハース間で均一にする事によ
り、リーク不良指数の安定化を図る。 【構成】熱拡散炉3を用いた半導体シリコンウェハース
1中の格子間酸素析出処理方法において、、高純度石英
ボート2に乗せた半導体シリコンウェハース1を熱拡散
炉3に、450±10℃の温度にて入出炉させる事によ
って、高純度石英ボート2に乗せた半導体シリコンウェ
ハース1の位置によって生じる650℃での熱履歴差を
解消する事により、半導体シリコンウェハース1内部に
存在する潜在欠陥密度を半導体シリコンウェハース間
(例、CとD)で均一にする事が出来る。
Description
【0001】
【産業上の利用分野】本発明は、半導体シリコンウェハ
ース中の格子間酸素析出処理方法に関し、特に半導体製
造プロセスに関する。
ース中の格子間酸素析出処理方法に関し、特に半導体製
造プロセスに関する。
【0002】
【従来の技術】従来の半導体シリコンウェハース中の格
子間酸素析出処理方法は、半導体製造プロセスの前熱処
理として、100〜200枚程度の半導体シリコンウェ
ハースを高純度石英ボートに乗せ、650℃の熱拡散炉
に20〜50cm/minのボートスピードにて入炉
後、窒素ガス雰囲気中で半導体シリコンウェハースを熱
拡散炉内で一定時間処理した後、熱拡散炉より20〜5
0cm/minのボートスピードにて出炉して行ってい
た。なお、半導体シリコンウェハースの熱拡散炉への入
炉に際し、熱拡散炉内は窒素ガスにて充分に置換してい
る。
子間酸素析出処理方法は、半導体製造プロセスの前熱処
理として、100〜200枚程度の半導体シリコンウェ
ハースを高純度石英ボートに乗せ、650℃の熱拡散炉
に20〜50cm/minのボートスピードにて入炉
後、窒素ガス雰囲気中で半導体シリコンウェハースを熱
拡散炉内で一定時間処理した後、熱拡散炉より20〜5
0cm/minのボートスピードにて出炉して行ってい
た。なお、半導体シリコンウェハースの熱拡散炉への入
炉に際し、熱拡散炉内は窒素ガスにて充分に置換してい
る。
【0003】
【発明が解決しようとする課題】上述した従来の半導体
シリコンウェハース中の格子間酸素析出処理方法は、1
00〜200枚程度の半導体シリコンウェハースを65
0℃の熱拡散炉に入炉しているため、図4に示す様に半
導体シリコンウェハース1の高純度石英ボート2に乗せ
た位置によって、半導体シリコンウェハース1が受ける
650℃での熱履歴が半導体シリコンウェハースAとB
とでは異なっている。即ち、半導体ウェハース内部に存
在する潜在欠陥密度が半導体シリコンウェハースAとB
とでは異なっており、N−MOS型DRAM(記憶保持
動作が必要な随時書き込み・読み出しメモリー)を形成
したときの半導体シリコンウェハース内部の酸素析出欠
陥密度は図5に示す様に高純度石英ボート2に乗せた半
導体シリコンウェハース1の位置が熱拡散炉側に近い半
導体シリコンウェハースA程、即ち650℃での熱履歴
が長い程高くなっており最大で4×107 コ/cm2 程
度の酸素析出欠陥密度差が生じている。半導体シリコン
ウェハース内部の酸素析出密度が高密度になることによ
って半導体活性領域への酸素析出欠陥の突き出しによ
り、又低密度であれば汚染不純物のゲッタリング効果不
足によって図5に示すようにリーク不良指数が増大しN
−MOS型DRAMの歩留に不安定さを生じさせるとい
う問題点を有していた。
シリコンウェハース中の格子間酸素析出処理方法は、1
00〜200枚程度の半導体シリコンウェハースを65
0℃の熱拡散炉に入炉しているため、図4に示す様に半
導体シリコンウェハース1の高純度石英ボート2に乗せ
た位置によって、半導体シリコンウェハース1が受ける
650℃での熱履歴が半導体シリコンウェハースAとB
とでは異なっている。即ち、半導体ウェハース内部に存
在する潜在欠陥密度が半導体シリコンウェハースAとB
とでは異なっており、N−MOS型DRAM(記憶保持
動作が必要な随時書き込み・読み出しメモリー)を形成
したときの半導体シリコンウェハース内部の酸素析出欠
陥密度は図5に示す様に高純度石英ボート2に乗せた半
導体シリコンウェハース1の位置が熱拡散炉側に近い半
導体シリコンウェハースA程、即ち650℃での熱履歴
が長い程高くなっており最大で4×107 コ/cm2 程
度の酸素析出欠陥密度差が生じている。半導体シリコン
ウェハース内部の酸素析出密度が高密度になることによ
って半導体活性領域への酸素析出欠陥の突き出しによ
り、又低密度であれば汚染不純物のゲッタリング効果不
足によって図5に示すようにリーク不良指数が増大しN
−MOS型DRAMの歩留に不安定さを生じさせるとい
う問題点を有していた。
【0004】
【課題を解決するための手段】本発明の半導体シリコン
ウェハース中の格子間酸素析出処理方法は、熱拡散炉を
用いた650℃での半導体シリコンウェハース中の格子
間酸素析出処理方法において、高純度石英ボート2に乗
せた半導体シリコンウェハースを450±10℃との熱
拡散炉3に入炉させた後、熱拡散炉の炉体温度を650
℃に昇温し、一定時間処理した後、熱拡散炉の炉体温度
を450±10℃に降温し、高純度石英ボートに乗せた
半導体シリコンウェハース1を熱拡散炉より出炉させる
ことによって高純度石英ボートに乗せた半導体シリコン
ウェハースの位置によって生じる650℃での熱履歴差
を解消することを特徴とする。
ウェハース中の格子間酸素析出処理方法は、熱拡散炉を
用いた650℃での半導体シリコンウェハース中の格子
間酸素析出処理方法において、高純度石英ボート2に乗
せた半導体シリコンウェハースを450±10℃との熱
拡散炉3に入炉させた後、熱拡散炉の炉体温度を650
℃に昇温し、一定時間処理した後、熱拡散炉の炉体温度
を450±10℃に降温し、高純度石英ボートに乗せた
半導体シリコンウェハース1を熱拡散炉より出炉させる
ことによって高純度石英ボートに乗せた半導体シリコン
ウェハースの位置によって生じる650℃での熱履歴差
を解消することを特徴とする。
【0005】
【実施例】次に本発明について図面を参照して説明す
る。図1は、本発明の半導体シリコンウェハース中の格
子間酸素析出処理方法の第1の実施例であり、N−MO
S型DRAM形成の前処理として利用する。高純度石英
ボート2に乗せた半導体シリコンウェハース1は熱拡散
炉内を窒素ガスで置換した炉体温度450±10℃の熱
拡散炉3にボートスピード50cm/minで入炉さ
せ、半導体シリコンウェハース1が熱拡散炉3に入炉し
終った後、熱拡散炉3の炉体温度をヒータ4の出力を上
げて0.5℃/minのレートで650℃まで昇温させ
る。熱拡散炉3の炉体温度を650℃に保った後、窒素
ガスを所定流量流しながら一定時間処理する。しかる
後、熱拡散炉3の炉体温度をヒータ4の出力を下げて
0.5℃/minのレートで450±10℃まで降温さ
せ、熱拡散炉3より高純度石英ボート2に乗せた半導体
シリコウェハース1をボートスピード50cm/min
で出炉させる。
る。図1は、本発明の半導体シリコンウェハース中の格
子間酸素析出処理方法の第1の実施例であり、N−MO
S型DRAM形成の前処理として利用する。高純度石英
ボート2に乗せた半導体シリコンウェハース1は熱拡散
炉内を窒素ガスで置換した炉体温度450±10℃の熱
拡散炉3にボートスピード50cm/minで入炉さ
せ、半導体シリコンウェハース1が熱拡散炉3に入炉し
終った後、熱拡散炉3の炉体温度をヒータ4の出力を上
げて0.5℃/minのレートで650℃まで昇温させ
る。熱拡散炉3の炉体温度を650℃に保った後、窒素
ガスを所定流量流しながら一定時間処理する。しかる
後、熱拡散炉3の炉体温度をヒータ4の出力を下げて
0.5℃/minのレートで450±10℃まで降温さ
せ、熱拡散炉3より高純度石英ボート2に乗せた半導体
シリコウェハース1をボートスピード50cm/min
で出炉させる。
【0006】本発明の第1の実施例の半導体シリコンウ
ェハース中の格子間酸素析出処理方法を用いた半導体シ
リコンウェハース1に1000〜1200℃の高温熱処
理を経ないN−MOS型DRAMの形成を行なった後の
半導体シリコンウェハース内部の酸素析出欠陥密度,リ
ーク不良指数と高純度石英ボート2に乗せた半導体シリ
コンウェハース1の位置との関係を図2に示す。
ェハース中の格子間酸素析出処理方法を用いた半導体シ
リコンウェハース1に1000〜1200℃の高温熱処
理を経ないN−MOS型DRAMの形成を行なった後の
半導体シリコンウェハース内部の酸素析出欠陥密度,リ
ーク不良指数と高純度石英ボート2に乗せた半導体シリ
コンウェハース1の位置との関係を図2に示す。
【0007】N−MOS型DRAMの形成を行なった半
導体シリコンウェハース内部の酸素析出欠陥密度は、第
1の実施例の半導体シリコンウェハース中の格子間酸素
析出処理方法における高純度石英ボート2に乗せた半導
体シリコンウェハース1の位置、即ち図1に示す半導体
シリコンウェハースCとDとの位置に依らず、650℃
での熱履歴が均一である為、ほぼ均一に保たれリーク不
良指数も低減、安定化される。
導体シリコンウェハース内部の酸素析出欠陥密度は、第
1の実施例の半導体シリコンウェハース中の格子間酸素
析出処理方法における高純度石英ボート2に乗せた半導
体シリコンウェハース1の位置、即ち図1に示す半導体
シリコンウェハースCとDとの位置に依らず、650℃
での熱履歴が均一である為、ほぼ均一に保たれリーク不
良指数も低減、安定化される。
【0008】次に本発明の半導体シリコンウェハース中
の格子間酸素析出処理方法の第2の実施例について説明
する。この実施例は熱拡散炉3の炉体温度の昇温,降温
レートを5.0℃/minにしたものであり、C−MO
S型DRAM形成の前処理として利用する。C−MOS
型DRAM形成の半導体製造プロセスにおける熱処理内
に1000〜1200℃の高温熱処理を有している為、
半導体シリコンウェハース内部に多くの潜在欠陥を必要
としない。即ち炉体温度の昇温,降温レートを高めるこ
とによって潜在欠陥を抑制する。この実施例の半導体シ
リコンウェハース中の格子間酸素析出処理を用いた半導
体シリコンウェハース1にC−MOS型DRAMの形成
を行なった後の半導体シリコンウェハース内部の酸素析
出欠陥密度、リーク不良指数と高純度石英ボート2に乗
せた半導体シリコンウェハース1の位置との関係を図3
に示す。C−MOS型DRAMの形成を行なった半導体
シリコンウェハース内部の酸素析出欠陥密度は、第2の
実施例の半導体シリコンウェハース中の格子間酸素析出
処理方法における高純度石英ボート2に乗せた半導体シ
リコンウェハース1の位置に依らず、650℃での熱履
歴が均一である為、ほぼ均一に保たれ、リーク不良指数
は安定化される。
の格子間酸素析出処理方法の第2の実施例について説明
する。この実施例は熱拡散炉3の炉体温度の昇温,降温
レートを5.0℃/minにしたものであり、C−MO
S型DRAM形成の前処理として利用する。C−MOS
型DRAM形成の半導体製造プロセスにおける熱処理内
に1000〜1200℃の高温熱処理を有している為、
半導体シリコンウェハース内部に多くの潜在欠陥を必要
としない。即ち炉体温度の昇温,降温レートを高めるこ
とによって潜在欠陥を抑制する。この実施例の半導体シ
リコンウェハース中の格子間酸素析出処理を用いた半導
体シリコンウェハース1にC−MOS型DRAMの形成
を行なった後の半導体シリコンウェハース内部の酸素析
出欠陥密度、リーク不良指数と高純度石英ボート2に乗
せた半導体シリコンウェハース1の位置との関係を図3
に示す。C−MOS型DRAMの形成を行なった半導体
シリコンウェハース内部の酸素析出欠陥密度は、第2の
実施例の半導体シリコンウェハース中の格子間酸素析出
処理方法における高純度石英ボート2に乗せた半導体シ
リコンウェハース1の位置に依らず、650℃での熱履
歴が均一である為、ほぼ均一に保たれ、リーク不良指数
は安定化される。
【0009】
【発明の効果】以上説明したように本発明は、熱拡散炉
を用いた650℃での半導体シリコンウェハース中の格
子間酸素析出処理方法において、高純度石英ボートに乗
せた半導体シリコンウェハースを炉体温度450±10
℃の熱拡散炉へ入炉し、また熱拡散炉より出炉させるこ
とにより、650℃での一定時間処理が高純度石英ボー
トに乗せた半導体シリコンウェハースの位置に依らず均
一化された。即ち、半導体製造プロセスにおける熱処理
を経た半導体シリコンウェハース内部に、一定密度の酸
素析出欠陥を得ることができ、この酸素析出欠陥が、適
正なゲッタリングを行なうことにより、リーク不良の原
因となる汚染不純物を除去し、その結果、安定した歩留
りを得る効果を有する。
を用いた650℃での半導体シリコンウェハース中の格
子間酸素析出処理方法において、高純度石英ボートに乗
せた半導体シリコンウェハースを炉体温度450±10
℃の熱拡散炉へ入炉し、また熱拡散炉より出炉させるこ
とにより、650℃での一定時間処理が高純度石英ボー
トに乗せた半導体シリコンウェハースの位置に依らず均
一化された。即ち、半導体製造プロセスにおける熱処理
を経た半導体シリコンウェハース内部に、一定密度の酸
素析出欠陥を得ることができ、この酸素析出欠陥が、適
正なゲッタリングを行なうことにより、リーク不良の原
因となる汚染不純物を除去し、その結果、安定した歩留
りを得る効果を有する。
【図1】本発明の第1の実施例を説明するための図であ
る。
る。
【図2】本発明の第1の実施例の半導体シリコンウェハ
ースの位置と酸素析出欠陥密度およびリーク不良指数と
の関係を示す図である。
ースの位置と酸素析出欠陥密度およびリーク不良指数と
の関係を示す図である。
【図3】本発明の第2の実施例の半導体シリコンウェハ
ースの位置と酸素析出欠陥密度およびリーク不良指数と
の関係を示す図である。
ースの位置と酸素析出欠陥密度およびリーク不良指数と
の関係を示す図である。
【図4】従来例を説明するための図である。
【図5】従来例の半導体シリコンウェハースの位置と酸
素析出欠陥密度およびリーク不良指数との関係を示す図
である。
素析出欠陥密度およびリーク不良指数との関係を示す図
である。
1 半導体シリコンウェハース 2 高純度石英ボート 3 熱拡散炉 4 ヒータ
Claims (1)
- 【請求項1】 熱拡散炉を用いた半導体シリコンウェハ
ース中の格子間酸素を析出させる方法において、半導体
シリコンウェハースを450±10℃の熱拡散炉に入炉
した後、0.5〜5.0℃/minのレートにて昇温さ
せ650℃で一定時間処理した後、0.5〜5.0℃/
minのレートで降温させ450±10℃で出炉するこ
とを特徴とする半導体シリコンウェハース中の格子間酸
素析出処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7503592A JP2833329B2 (ja) | 1992-03-31 | 1992-03-31 | 半導体シリコンウェハース中の格子間酸素析出処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7503592A JP2833329B2 (ja) | 1992-03-31 | 1992-03-31 | 半導体シリコンウェハース中の格子間酸素析出処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05283417A true JPH05283417A (ja) | 1993-10-29 |
JP2833329B2 JP2833329B2 (ja) | 1998-12-09 |
Family
ID=13564543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7503592A Expired - Lifetime JP2833329B2 (ja) | 1992-03-31 | 1992-03-31 | 半導体シリコンウェハース中の格子間酸素析出処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2833329B2 (ja) |
-
1992
- 1992-03-31 JP JP7503592A patent/JP2833329B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2833329B2 (ja) | 1998-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
JP2003282577A (ja) | シリコン半導体ウェハ及びその製造方法 | |
JPH0997789A (ja) | 半導体装置の製造方法 | |
US6599815B1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
JPH0232535A (ja) | 半導体デバイス用シリコン基板の製造方法 | |
US6339016B1 (en) | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone | |
JP4432317B2 (ja) | シリコンウエーハの熱処理方法 | |
JPS59202640A (ja) | 半導体ウエハの処理方法 | |
US6538285B2 (en) | Silicon wafer | |
JPH05283417A (ja) | 半導体シリコンウェハース中の格子間酸素析出処理方法 | |
JP3042659B2 (ja) | 半導体ウエーハの酸化方法 | |
JPH06252154A (ja) | シリコンウェーハ | |
KR100481476B1 (ko) | 어닐 웨이퍼 및 그 제조 방법 | |
JPH09232264A (ja) | 半導体装置の製造方法 | |
JP3386083B2 (ja) | シリコンウエーハの処理方法 | |
JPH04287926A (ja) | 半導体ウェハーの熱処理方法 | |
JPS63142822A (ja) | 半導体装置の製造方法 | |
JPH03166733A (ja) | 半導体装置の製造方法 | |
JPS63112488A (ja) | 単結晶シリコンの成長方法 | |
JPS6211782B2 (ja) | ||
JPH08162461A (ja) | 半導体基板の熱処理方法 | |
JPH0160932B2 (ja) | ||
JPS60176241A (ja) | 半導体基板の製造方法 | |
JPH1012546A (ja) | 半導体ウェハの加熱処理方法 | |
JPS6216538B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |